DE69231938T2 - Iteratives Dekodierungsverfahren, Dekodierungsmodul und Dekoder dafür - Google Patents
Iteratives Dekodierungsverfahren, Dekodierungsmodul und Dekoder dafürInfo
- Publication number
- DE69231938T2 DE69231938T2 DE69231938T DE69231938T DE69231938T2 DE 69231938 T2 DE69231938 T2 DE 69231938T2 DE 69231938 T DE69231938 T DE 69231938T DE 69231938 T DE69231938 T DE 69231938T DE 69231938 T2 DE69231938 T2 DE 69231938T2
- Authority
- DE
- Germany
- Prior art keywords
- data
- decoding
- data value
- value
- coding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 90
- 230000005540 biological transmission Effects 0.000 claims description 31
- 230000002123 temporal effect Effects 0.000 claims description 8
- 230000006835 compression Effects 0.000 claims description 6
- 238000007906 compression Methods 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 6
- 230000009897 systematic effect Effects 0.000 claims description 5
- 230000007935 neutral effect Effects 0.000 claims description 4
- 230000006870 function Effects 0.000 description 16
- 239000011159 matrix material Substances 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 230000006872 improvement Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000009776 industrial production Methods 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 238000007476 Maximum Likelihood Methods 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
- H04L1/0066—Parallel concatenated codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/2978—Particular arrangement of the component decoders
- H03M13/2987—Particular arrangement of the component decoders using more component decoders than component codes, e.g. pipelined turbo iterations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
- H03M13/658—Scaling by multiplication or division
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
- H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
- H04L1/0068—Rate matching by puncturing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
Description
- Die Erfindung betrifft das Kodieren digitaler Daten, die einer Folge von Quelldaten angehören, welche übertragen oder verbreitet werden sollen, insbesondere bei Vorhandensein von Senderauschen sowie das iterative Dekodieren der so übertragenen Daten.
- Genauer gesagt betrifft die Erfindung ein Dekodierverfahren, das die Verwirklichung von Modulardecodern mit mehreren Qualitätsebenen als Funktion der Zahl der angewandten Module ermöglicht.
- Die Erfindung ist bei allen Fällen anwendbar, bei denen digitale Daten mit einem gewissen Zuverlässigkeitsgrad zu übertragen sind. Ein bevorzugtes Anwendungsgebiet der Erfindung ist das der digitalen Übertragung über Kanäle mit starkem Rauschen. Beispielsweise kann die Erfindung für das Empfangen und Senden von Signalen über Satelliten eingesetzt werden. Sie kann ebenfalls vorteilhafterweise für Übertragungen im Weltall angewandt werden, entweder zwischen der Erde und Raumschiffen oder zwischen Raumschiffen und/oder Raumsonden und ganz allgemein in allen Fällen, bei denen die Zuverlässigkeit der Dekodierung kritisch ist. Die Erfindung ist dennoch in derselben Weise für jede Art von Übertragung einsetzbar, ob über Funk oder über Kabel.
- Jedes digitale Signal kann unabhängig seines Ursprungs gemäß der Erfindung kodiert und dekodiert werden. Es kann sich dabei beispielsweise um ein Bildsignal, um ein Tonsignal, um ein Datensignal oder um ein Multiplex mehrerer verschiedener Signale handeln.
- Bekannterweise erfolgt das Kodieren solcher Signale allgemein mit Hilfe eines oder mehrerer faltender Kodiervorrichtungen. Im Dekodierer werden die Ausgangsdaten meistens mit Hilfe eines Algorithmus mit höchster Wahrscheinlichkeit rekonstruiert, beispielsweise der Viterbialgorithmus, dessen Entscheidungen gegebenenfalls gewichtet werden können.
- Faltende Codes assoziieren jedem zu kodierenden Quellwert mindestens einen kodierten Wert, der durch Summierung Modulo 2 dieses Wertes mit mindestens einem der vorangegangenen Quellwerte erhalten wird. So ist jedes kodierte Symbol eine lineare Kombination der zu kodierenden Quelldaten und der berücksichtigten vorangegangenen Quelldaten. Durch Berücksichtigung einer Folge empfangener kodierter Symbole liefert der Viterbialgorithmus eine Abschätzung eines jeden beim Senden kodierten Wertes, wobei diejenige Quellfolge bestimmt wird, die am wahrscheinlichsten der empfangenen Folge entspricht.
- Ein ebenfalls bekanntes Verfahren besteht darin, daß mehrere faltende oder nicht faltende Kodierer in Reihe geschaltet werden. In diesem Falle werden die im ersten Kodierer kodierten Daten einem zweiten Kodierer eingegeben, der diese Daten "überkodiert". Selbstverständlich erfolgt das Dekodieren symmetrisch, angefangen beim zweiten Code.
- Dieses Code-Verkettung genannte Prinzip hat zwei Arten von Nachteilen. Einmal haben Kodierer, welche verkettete Codes anwenden, eine schwache Gesamtleistung. Beispielsweise beträgt, im Falle von zwei Kodierern in Reihe, die jeweils eine Leistung von 1/2 haben, die Gesamtleistung ¹/&sub4;. Verwendet man mehr als zwei Kodierer, wird diese Leistung schnell sehr schwach.
- Andererseits ist die technische Realisierung solcher Kodierer relativ komplex, insbesondere bezüglich der mit jedem Kodierer assoziierten Taktgeber, die unabhängig sein müssen.
- Bezüglich der Dekodierer wurde bereits angegeben, daß im allgemeinen Algorithmen mit höchster Wahrscheinlichkeit angewandt wurden, wie beispielsweise der Viterbialgorithmus. Diese Algorithmen treffen Entscheidungen, wobei sie eine große Anzahl empfangener Symbole berücksichtigen. Die Entscheidung ist eindeutig um so zuverlässiger, je höher die Zahl der berücksichtigten Symbole ist. Andererseits, je höher diese Zahl, um so komplexer ist der Dekodierer. Die erforderliche Speicherkapazität wird schnell sehr groß, wie auch die entsprechenden Rechenzeiten.
- Integrierte Schaltungen, die solche Algorithmen anwenden, basieren demnach meistens auf einem Kompromiß zwischen Kosten und Leistung. Diese notwendigen industriellen Auswahlen erlauben es nicht, Dekodierer zu bauen, die einer gegebenen Anwendung optimal angepaßt sind. So ist es beispielsweise nicht möglich, Dekodierer mit niedrigem Herstellungspreis für Anwendungen zu realisieren, bei denen die Empfangsqualität nicht allzu wichtig ist, weil die integrierten Schaltkreise zu teuer in der Herstellung sind. Andererseits sind diese integrierten Schaltkreise auch nicht für die Realisierung von Empfängern mit sehr hoher Dekodierungsqualität geeignet, bei denen der Herstellungspreis eine geringfügige Rolle spielt.
- Die Erfindung hat insbesondere zum Zweck, diesen Nachteilen und Begrenzungen des Standes der Technik entgegenzuwirken.
- Genauer gesagt besteht ein Zweck der Erfindung in der Bereitstellung eines Kodierverfahrens für digitale Daten mit ausgezeichneten Fehlerberichtigungsvermögen im Vergleich zu den bekannten, derzeit bei digitalen Kommunikationssystemen angewandten Verfahren.
- Insbesondere besteht ein Zweck der Erfindung im Vergleich zu den bekannten Verfahren, in der Bereitstellung besonders leistungsfähiger Verfahren bei der Übertragung über Kanäle mit sehr starkem Rauschen.
- Ein besonderer Zweck der Erfindung ist die Bereitstellung von Verfahren, die ein sehr zuverlässiges Dekodieren der empfangenen Daten ermöglichen, beispielsweise von über Satellit übertragenen Daten oder von Daten, die von Raumsonden oder Raumschiffen gesendet werden.
- Ein weiterer Zweck der Erfindung ist die Bereitstellung von Verfahren, welche das Kodieren und Dekodieren von Daten mit sehr hohem Durchsatz ermöglichen.
- Ebenfalls Zweck der Erfindung ist die Bereitstellung von Verfahren, die eine relativ einfache Realisierung von Kodierern und Dekodierern im Vergleich zu deren Leistung ermöglichen.
- Insbesondere hat die Erfindung als Zweck die Bereitstellung eines Kodierverfahrens, das mehrere faltende Codes ins Spiel bringt, aber sowohl für den Kodierer als auch für den Dekodierer nur einen Taktgeber benötigt.
- Ein weiterer Zweck der Erfindung ist die Bereitstellung eines Kodierverfahrens mit sehr guter Gesamtkodierleistung.
- Noch ein Zweck der Erfindung ist die Bereitstellung von Kodier- und Dekodierverfahren, welche die Realisierung von Hochleistungsdekodierern ermöglichen, die dennoch leicht industriell zu akzeptablen Kosten zu fertigen sind.
- So ist ein besonderer Zweck der Erfindung das Bereitstellen von Verfahren, die die Verwirklichung des Dekodierverfahrens auf einer ausreichend kleinen Siliziumfläche ermöglichen, um die industrielle Fertigung sicherzustellen, beispielsweise auf einer Fläche von weniger als 50 mm².
- Die Erfindung hat ebenfalls zum Zweck die Bereitstellung von Kodierverfahren, welche die Verwirklichung einer Vielzahl von Dekodiertypen ermöglicht mit variablen Leistungen und Herstellungskosten, abhängig vom jeweiligen Bedarf und bei denen ein oder mehrere integrierte Schaltkreise eines Typs angewandt werden.
- Anders ausgedrückt ist ein wesentlicher Zweck der Erfindung die Bereitstellung von Verfahren, die einerseits eine wirtschaftlich tragbare Verwirklichung gewährleisten, basierend auf der Entwicklung eines einzigen, relativ einfachen integrierten Schaltkreises und andererseits die Verwirklichung von Dekodierern ermöglichen, die für eine breite Palette verschiedener Anwendungen einsetzbar sein sollen.
- Diese Ziele sowie andere, die im nachfolgenden ersichtlich werden, werden nach der Erfindung mit Hilfe eines Dekodierverfahrens für die empfangenen kodierten digitalen Daten, welche Quelldaten entsprechen, erreicht, welches ein iteratives Dekodierverfahren umfaßt, welches die folgenden Schritte enthält:
- - einen Dekodierschritt eines Zwischenwertes, der für einen empfangenen Wert repräsentativ ist und einen dekodierten Wert erzeugt und
- - einen Schritt zum Schätzen des empfangenen Wertes mit Hilfe des dekodierten Wertes, wobei ein geschätzter Wert erzeugt wird,
- wobei der Zwischenwert bei der ersten Iteration durch Kombination des empfangenen Wertes mit einem im voraus festgelegten Wert erhalten wird und bei den folgenden Iterationen, durch eine Kombination des empfangenen Wertes mit mindestens einem bei den vorhergehenden Iterationen geschätzten Wert.
- Mit diesem Verfahren kann man Dekodierer herstellen, die aus einer Kaskade identischer Module bestehen, wobei jedes Modul einer Iteration entspricht. Es ist eindeutig, daß die Effektivität der Dekodierung eine direkte Funktion der Zahl der angewandten Iterationen ist und somit der Zahl der eingesetzten Module. So kann man einfach durch Variieren der Zahl der Module, mehrere Qualitätsebenen für die Empfänger definieren.
- Somit hat jedes Modul die Aufgabe, neben dem dekodierten Wert, eine neue Abschätzung des gesendeten Wertes zu berechnen. Dieser Wert wird bereits im folgenden Modul genutzt.
- Vorteilhafterweise ordnet der Schätzungsschritt dem Schätzwert ein zusätzliches Rauschen zu, das von demjenigen Rauschen dekorreliert ist, welches dem empfangenen Wert zugeordnet ist.
- So ist der bei der folgenden Iteration berücksichtigte Wert, der eine Kombination des empfangenen Wertes und des geschätzten Wertes ist, mit einem weniger störenden Gesamtrauschen behaftet als bei der vorhergehenden Iteration.
- Bei einer bevorzugten Ausführung ist der im voraus festgelegte Wert neutral oder null und die Kombinationen sind für alle Iterationen, mit Ausnahme der ersten, Summen des empfangenen Wertes und des ersten geschätzten Wertes.
- Im Falle der Dekodierung der Daten, die nach einem Verfahren kodiert wurden, das die gemeinsame Übertragung der Quelldaten und der kodierten Redundanzdaten sicherstellt, beispielsweise mit Hilfe der oben erwähnten "pseudo-systematischen" Codes, ist es von Vorteil, wenn der Dekodierungsschritt die Gesamtheit der empfangen Daten, der Quelldaten und der kodierten Daten berücksichtigt, wobei der Schätzschritt nur auf die Schätzung der Quelldaten angewandt wird.
- Das erfindungsgemäße Dekodierverfahren wird vorteilhafterweise verbunden mit einer fehlerberichtigenden Kodierung digitaler Quelldaten, die parallel zueinander mindestens zwei unabhängige Schritte systematisch faltender Kodierung anwendet, wobei jede dieser Kodierschritte die Gesamtheit der Quelldaten berücksichtigt, und wobei sie mindestens einen Schritt zur zeitlichen Verschachtelung dieser Quelldaten umfaßt, der die Reihenfolge der Berücksichtigung dieser Quelldaten für jeden der Kodierschritte ändert.
- Dieses im nachfolgenden "parallele Verkettungskodierung" genannte Verfahren erlaubt beim Dekodieren die Verfügung über Symbole, die aus zwei verschiedenen Kodierern kommen, im Gegensatz zu der in der Präambel beschriebenen klassischen Technik der "seriellen Verkettung".
- Die angewandten redundanten Kodierungen sind von systematischer Art. Jeder Quellwert ist demnach auch ein faltendes Kodiersymbol, und dieses Symbol teilen sich die zwei Codes.
- So ermöglicht das Aufteilen der Kodierredundanz in mehreren parallelen Redundanzen die künstliche Erhöhung der Gesamtleistung des Codes. So kann beispielsweise ein Code mit "paralleler Verkettung" mit der Leistung 1/3 in Wirklichkeit zwei Codes der Leistung 1/2 enthalten. Wäre es darum gegangen, in klassischer Weise, d. h. durch "Serienverkettung", zwei Codes der Leistung 1/2 zu verketten, so hätte die Gesamtleistung 1/4 betragen.
- Ein weiterer Vorteil des Codes mit "paralleler Verkettung" gegenüber der Codes mit "Serienverkettung" ist die Einfachheit der Kodier- und Dekodierschaltkreise bezüglich der Taktgeber.
- Bei einer bevorzugten Ausführung umfaßt das Kodierverfahren einen Schritt zur systematischen Eliminierung mindestens eines der kodierten Werte zu gegebenen Sendezeitpunkten, die sich aus mindestens einem der Kodierschritte ergeben.
- Der Eliminierungsschritt kann beispielsweise aus einer periodischen Kommutation zwischen den Kodierschritten bestehen, wobei zu jedem Augenblick der Sendung die Auswahl eines einzigen kodierten Wertes unter der Menge der Daten durch jeden der Kodierschritte sichergestellt wird.
- Demnach wird nur ein kodiertes Symbol zu jedem Übertragungszeitpunkt gesendet: es gibt keine Erhöhung des gesamten Datendurchsatzes. Dafür gewährleistet das Kodierverfahren der Erfindung die systematische Übertragung des Quellwertes zu jedem Übertragungszeitpunkt.
- Bei dieser Ausführung werden "pseudo-systematisch" genannte Codes angewandt, wie diejenigen, die in der französischen Patentanmeldung FR 91 05278 beschrieben sind, das unter der Überschrift "pseudo-systematische Fehler berichtigendes faltendes Kodierverfahren, Dekodierverfahren und entsprechende Einrichtungen" am 23. April 1991 im Namen derselben Anmelder eingereicht wurde. Mit diesen Codes werden ausgezeichnete Dekodierungsqualitäten erzielt, insbesondere bei hohem Übertragungsrauschen. Durch ihre systematische Eigenschaft sind sie außerdem von großem Interesse für die Anwendung des weiter unten beschriebenen Dekodierverfahrens.
- Vorteilhafterweise folgt jedem der Schritte zur zeitlichen Verschachtelung ein Verzögerungsschritt, wobei der Schritt zur zeitlichen Verschachtelung die Quelldaten in der Reihenfolge, in der diese Quelldaten einen ersten Kodierschritt speisen, berücksichtigt und sie in einer anderen Reihenfolge wiedergibt, um einen zweiten Kodierschritt zu speisen, wobei der Verzögerungsschritt jede der Quelldaten, die sich aus dem zeitlichen Verschachtelungsschritt ergeben, mit einer Verzögerung behaftet, die gleich der Dekodierungslatenz der Daten ist, welche durch den ersten Kodierschritt kodiert werden.
- Diese Verzögerungen erweisen sich als nützlich für die Anwendung eines Realisationsmodus des Dekodierverfahrens der Erfindung, wie weiter unten ersichtlich wird.
- Vorteilhafterweise wendet der Schritt zur zeitlichen Verschachtelung mindestens eine Verschachtelungsmatrix an, in der die Quelldaten nach aufeinanderfolgenden Zeilen (bzw. Spalten) eingegeben und nach aufeinanderfolgenden Spalten (bzw. Zeilen) gelesen werden.
- Dieser Verschachtelungsschritt erlaubt, daß alle Quelldaten berücksichtigt und kodiert werden, wobei die Reihenfolge für beide Codes verschieden ist. Die Verschachtelung kann demnach in klassischer Weise mit Hilfe einer Verschachtelungsmatrix erfolgen. Dennoch schlägt die Erfindung mehrere mögliche Anpassungen dieser Technik mit dem Ziel vor, die Verschachtelungsleistung zu verbessern.
- So ist bevorzugterweise beim Eingeben das Inkrement zwischen zwei Zeilen (bzw. Spalten) und/oder beim Lesen das Inkrement zwischen zwei Spalten (bzw. Zeilen) streng größer als 1.
- Notwendigerweise haben diese Inkremente selbstverständlich auch keinen gemeinsamen Teiler mit der Zahl der Spalten oder der Zeilen dieser Matrix.
- Vorteilhafterweise ist das Inkrement zwischen zwei Zeilen (bzw. Spalten) eine Funktion der Stellung der Spalte (bzw. Zeile) während der Eingabe (bzw. des Lesens).
- Ein günstiger Effekt dieser Technik ist, das beim Dekodieren, die rechteckigen Fehlerpakete "aufgebrochen" werden, gegenüber denen das Dekodierverfahren am verletzlichsten ist. Diese Verschachtelungstechnik wird im Nachhinein "dispersiv" genannt.
- In dem Fall, in dem ein derartiges Kodierverfahren angewendet wird, umfaßt das Dekodierverfahren vorteilhafterweise die folgenden aufeinanderfolgenden Schritte:
- - erste Dekodierung gemäß der ersten redundanten Kodierung, als Funktion von mindestens einem der Zwischenwerte und mindestens einem kodierten Wert, der beim ersten Kodierungsschritt erzeugt wurde, die einen ersten dekodierten Wert erzeugt,
- - zeitliche Verschachtelung, die identisch ist zum Verschachtelungsschritt des Kodierverfahrens der ersten dekodierten Daten,
- - zweite Dekodierung gemäß der zweiten redundanten Dekodierung, als Funktion von mindestens einem der ersten dekodierten und entschachtelten Werte und von mindestens einem beim zweiten Kodierungsschritt erzeugten kodierten Wert, die einen zweiten dekodierten Wert erzeugt,
- - Abschätzung des empfangenen Quellwertes als Funktion von mindestens einem der ersten und zweiten dekodierten Werte, die einen geschätzten Wert erzeugen,
- - symmetrische Entschachtelung zum Verschachtelungsschritt der geschätzten Daten.
- Vorteilhafterweise besteht der Schätzungsschritt in der Festlegung der Größe (d&sub2;x(X&sub1;)-(X&sub2;))/(d&sub2;-1), wobei:
- - d&sub2; der freie Abstand der zweiten redundanten Kodierung ist;
- - X&sub1; und X&sub2; die Daten sind, die vom ersten und vom zweiten Dekodierschritt dekodiert wurden;
- - und einer Entschachtelung (52), die symmetrisch ist zu dem Verschachtelungsschritt (47) der geschätzten Daten ((Z)p).
- Diese Funktion subtrahiert vom Ergebnis des vom zweiten Dekodierschritt gelieferten dekodierten Wertes den mit dem Quellwert verbundenen Beitrag. So sind das addierte Rauschen des Quellwertes und des geschätzten Wertes praktisch vollkommen dekorreliert.
- Bevorzugterweise folgt dem Schätzungsschritt, vor dem Entschachtelungsschritt, ein Schritt zur logarithmischen Kompression.
- Zweck dieser logarithmischen Kompression ist es, einen Akzent bezüglich der Abtastungsgenauigkeit auf die kritischen Werte zu setzen, daß heißt, auf die Werte nahe null, wenn die Werte zwischen -n und +n kodiert sind.
- Bei einer vorteilhaften Ausführung der Erfindung wird der erste Dekodierschritt von einem Schritt gefolgt, bei dem der erste dekodierte Wert mit einem Koeffizienten β multipliziert wird, der streng größer als 1 ist.
- Die Rolle dieses Koeffizienten β ist es, für die zweite Dekodierung die Werte, die aus dem ersten Dekodierer kommen, gegenüber den empfangenen kodierten Werten zu bevorzugen, die mit stärkerem Rauschen gehaftet sind, weil sie direkt vom Übertragungskanal geliefert wurden.
- Bevorzugterweise variiert der Koeffizient β als Funktion des Signal/Rausch-Verhältnisses des Übertragungskanals.
- Vorteilhafterweise wendet der oder wenden die Dekodierschritt(e) Dekodieralgorithmen mit höchster Wahrscheinlichkeit an, von der Art des Viterbi-Algorithmus mit gewichteten Entscheidungen.
- Man kann insbesondere das Dekodierverfahren anwenden, welches in der ebenfalls eingereichten Anmeldung "Dekodierverfahren eines faltenden Codes mit höchster Wahrscheinlichkeit und gewichteten Entscheidungen und entsprechender Dekodierer", der im Namen derselben Antragsteller eingereicht wurde.
- Vorteilhafterweise umfaßt das Dekodierverfahren ebenfalls einen Schritt zum Demultiplexieren, das die empfangenen kodierten Daten zu den richtigen Dekodierschritten hinlenkt und welches Nullwerte zu den Dekodierschritten überträgt, für die keine kodierte Daten übertragen wurden.
- Dieser Schritt ist nützlich, wenn kodierte Daten zu gewissen Übertragungszeitpunkten selektiv nicht übertragen werden.
- Die Erfindung betrifft ebenfalls ein Dekodiermodul, das eine Iteration des oben beschriebenen Dekodierverfahrens durchführt. Ein solches Modul umfaßt mindestens zwei Eingänge, die mindestens einem empfangenen Wert und mindestens einem geschätzten Wert entsprechen sowie mindestens zwei Ausgänge, die mindestens einem empfangenen Wert und mindestens einem geschätzten Wert entsprechen. Es kann mit mindestens einem anderen identischen Modul zu einer Kaskade zusammengefügt werden.
- Ein Modul kann insbesondere als integrierter Schaltkreis verwirklicht werden. Ein solcher Schaltkreis belegt eine ausreichend kleine Siliziumfläche, um eine einfache, zuverlässige und kostengünstige industrielle Fertigung zu gewährleisten.
- Die Modulbauweise ermöglicht es, ausgehend von einem einzigen integrierten Schaltkreis, jede Art von Anwendung in Betracht zu ziehen. In den Fällen, die nur einen schwachen Schutz erfordern, oder wenn der Kanal mit wenig Rauschen behaftet ist, kann ein einziges Modul ausreichen. Hingegen können für besondere Fälle, bei denen die Zuverlässigkeit unentbehrlich und/oder das Übertragungsrauschen stark ist, beispielsweise im Falle von Daten, die von einer Raumsonde übertragen werden, zehn oder mehr Module als Kaskade aneinandergereiht werden.
- Die Erfindung betrifft ebenfalls Dekodierer, welche ein Modul oder mehrere solche Module anwenden.
- Weitere Eigenschaften und Vorteile der Erfindung werden beim Lesen der nachfolgenden Beschreibung einer bevorzugten Ausführung der Erfindung, die zur Veranschaulichung und nicht einschränkend dargestellt wird, sowie der beigefügten Figuren, wobei
- - Fig. 1 ein Übersichtsdiagramm darstellt, in dem das "mit paralleler Verkettung" genannte Grundprinzip des Dekodierverfahrens der Erfindung veranschaulicht wird;
- - Fig. 2 eine besondere Ausführung eines Kodierers nach dem Verfahren der Fig. 1 darstellt, welches eine 100% Redundanz gewährleistet;
- - Fig. 3 ein Übersichtsdiagramm des Grundprinzips eines modularen Dekodierers nach der Erfindung mit vier Modulen darstellt;
- - Fig. 4 ein detailliertes Übersichtsdiagramm einer bevorzugten Ausführung eines Moduls der Fig. 3 darstellt, für den Fall, daß die Daten mit Hilfe des Kodierers der Fig. 2 kodiert sind;
- - die Fig. 5 und 6 die mit Hilfe eines Dekodierers erzielten Ergebnisse darstellen, der die Module der Fig. 4 anwendet, als Funktion der Zahl der zu einer Kaskade aneinandergereihten Module, für den Fall eines idealen Dekodierers (Fig. 6);
- - Fig. 7 ein Beispiel für ein "pseudo-systematisches" Kodiermodul mit einer Bedingungslänge v = 2 und einer Leistung R = 1/2 darstellt, das im Kodierer der Fig. 1 eingesetzt werden kann.
- Die vorliegende Erfindung beruht auf zwei neuen Konzepten, nämlich einem Kodierverfahren, das gleichzeitig mehrere Kodierungen parallel und ein iteratives Dekodierverfahren anwendet.
- Kombiniert betrachtet weisen diese zwei Konzepte eine sehr starke Synergie auf, die bei der Dekodierung eine besonders geringe Fehlerrate ergibt, insbesondere viel geringer als diejenigen, die mit den bekannten Dekodierern gleicher Komplexität erzielt werden und ebenfalls insbesondere in Gegenwart von hohem Übertragungsrauschen.
- Fig. 1 stellt ein Übersichtsdiagramm eines Kodierers dar, der das Verfahren der Erfindung anwendet, für den Fall, daß zwei verschiedene Codes parallel eingesetzt sind.
- Jeder zu kodierende Quellwert d wird einerseits einem ersten Kodiermodul 11 und andererseits einem zeitlichen Verschachtelungsmodul 12 zugeführt, welches selbst ein zweites Kodiermodul 13 speist.
- Nach diesem Verfahren erscheint es demnach, daß jedem Quellwert d mindestens zwei kodierte Werte Y&sub1; und Y&sub2; zugeordnet sind, welche aus verschiedenen Kodierern 11 und 13 kommen. Es ist eindeutig, daß die Zahl der in diesem Falle auf zwei begrenzte Kodierer, nach demselben Prinzip leicht ausgedehnt werden kann.
- Die Module 11 und 13 können jeder bekannten Systemart angehören. Vorteilhafterweise handelt es sich um faltende Kodierer, die zum Kodieren des Quellwertes d mindestens eines der vorhergehenden Quellwerte berücksichtigen. Die in den Modulen 11 und 13 eingesetzten Codes können identisch oder bevorzugterweise verschieden sein.
- Ein wesentliches Merkmal der Erfindung ist, daß die kodierten Daten Y&sub1; und Y&sub2; die gleichen Quelldaten d berücksichtigen, aber nach verschiedenen Reihenfolgen, dank der Verschachtelungstechnik. Diese Verschachtelung kann klassischerweise mit Hilfe einer Verschachtelungsmatrix erzielt werden, in der die Quellwerte zeilenweise eingefügt und spaltenweise herausgegeben werden. Wie weiter unten gezeigt wird, bietet die Erfindung jedoch neue Verbesserungen dieses Verschachtelungsverfahrens an, die unter anderem dazu da sind, die Fehler beim Dekodieren gut zu trennen.
- Andererseits kann jede andere Technik, die eine Änderung der Reihenfolge der Quelldaten ermöglicht, in diesem zeitlichen Verschachtelungsmodul 12 angewandt werden.
- Bei der in Fig. 1 dargestellten Ausführung wird ein Wert X, welcher dem Quellwert d gleich ist, systematisch übertragen. Dies ist eine notwendige Eigenschaft für die Anwendung der Dekodiermodule, wie sie weiter unten beschrieben sind.
- In diesem Falle verwenden die Module 11 und 13 bevorzugterweise Codes wie die im bereits erwähnten Patentantrag FR 91 05278 beschriebenen. Diese "pseudosystematisch" genannten Codes werden durch die Tatsache charakterisiert, daß der Quellwert systematisch übertragen wird, zusammen mit mindestens einem kodierten Wert oder Redundanzsymbol.
- Diese Redundanzsymbole sind derart aufgebaut, daß der freie Abstand des Codes maximal ist. Sie berücksichtigen nicht eine Reihe der vorhergehenden Quelldaten, wie dies üblicherweise bei den faltenden Codes erfolgt, sondern eine Reihe von Hilfsdaten, die durch mathematische Kombination des berücksichtigten Quellwertes mit mindestens einem der vorhergehenden Hilfsdaten erhalten werden.
- Diese neuen Codes gewährleisten sehr gute Leistungen bezüglich der Fehlerwerte.
- Ein Beispiel eines Kodierers (mit einer Bedingungslänge v = 2 und eine Leistung R = 1/2), bei dem diese Technik zum Einsatz kommt, ist in Fig. 7 dargestellt.
- Dieser Kodierer assoziiert jedem Quellwert dk zwei kodierte Werte Xk und Yk,
- Der Wert Xk wird systematisch gleich dem Quellwert dk angesetzt.
- Der Wert Yk wird klassischerweise mit Hilfe einer Kombination 81 von mindestens zwei Binärelementen berechnet, die in einem Verschieberegister 82 enthalten sind. Dafür enthält dieses Register 82 in den Zellen 82A und 82B nicht die vorhergehenden Quellwerte dk-1, dk-2, sondern verschiedene Zwischenwerte ak-1, ak-2.
- Das Hauptmerkmal der Erfindung ist nämlich die Festlegung des kodierten Wertes Yk, ausgehend von den besonderen Werten ak, die man über eine mathematische Kombinierung und beispielsweise ein exklusives ODER 83, des Quellwertes dk mit mindestens einem der vorhergehenden besonderen Werten ak-2 erhält (im Gegensatz zu den bekannten faltenden Kodierverfahren, welche die Reihe der vorhergehenden Quellwerte direkt berücksichtigen).
- Das entspricht gewissermaßen der Ausführung einer Gegenreaktion auf die Quellwerte dk. Es ist ersichtlich, daß diese Gegenreaktion höhere Leistungen ermöglicht, als im Falle klassischer Codes, wobei den Kodierern nur ein exklusives ODER 83 anzufügen ist.
- Es scheint, daß dieser Gewinn insbesondere darauf zurückzuführen ist, daß die Plätze der Übertragungsfehler in einer empfangenen Datenfolge nur selten vollkommen dekorreliert sind. Die Anwendung einer Kombination mit einem exklusiven ODER über diese Daten kann dann die Eliminierung einiger der Fehler bewirken.
- Viele Simulationen mit Codes verschiedener Bedingungslänge und/oder Leistung erlaubten es festzustellen, daß in jedem der in den Figuren dargestellten Fällen, dieses "pseudo-systematische" Kodierverfahren eine höhere Leistung (bezüglich Leistung und Bedingungslänge) als die entsprechenden klassischen faltenden Kodierer erbringen, insbesondere wenn das empfangene Signal mit sehr hohem Rauschen behaftet ist (Eb/NO kleiner oder gleich 3 dB).
- Wie bereits erwähnt, weist das Prinzip der Kodierung mit "paralleler Verkettung" gemäß der Erfindung insbesondere zwei Vorteile gegenüber der klassischen Kodierung mit Serienverkettung auf: einerseits ist die Gesamtleistung des Codes besser und andererseits sind die Kodier- und Dekodierschaltkreise einfacher in bezug auf die Taktgeber. Im Falle der "parallelen Verkettung" funktionieren alle Schaltkreise gemäß einem einzigen Taktgebers: derjenige der Datenflußrate.
- Die Fig. 2 veranschaulicht eine besondere Ausführung eines solchen Kodierers, der genauer gesagt dem Kodieren dekodierbarer Daten mit Hilfe der weiter unten, im Zusammenhang mit Fig. 4 beschriebenen Module dient.
- Es wird beispielsweise ein Kodierer mit der Gesamtleistung R größer oder gleich 1/3 betrachtet (ein typischer Wert für R ist 1/2), der zwei Codes mit den entsprechenden spezifischen Leistungen R&sub1; und R&sub2; = (RR&sub1;)/(RR&sub1; + R&sub1; - R) anwenden, wobei sowohl R&sub1; als auch R&sub2; größer als 1/2 sind.
- Dieser Kodierer sendet zu jedem Übertragungszeitpunkt zwei digitale, beispielsweise binäre, Symbole X und Y. Das Symbol X wird systematisch gleich dem Quellwert d angesetzt und das Symbol Y ist ein Redundanzsymbol.
- Das Symbol Y gleicht entweder dem aus dem ersten Kodiermodul 11 kommenden Wert Y&sub1; oder dem aus dem zweiten Kodiermodul 13 kommenden Wert Y&sub2;. Ein Auswahlmodul 15 stellt einen periodischen Wechsel zwischen den Ausgängen Y&sub1; und Y&sub2;. Die Periodizität der Umschaltung wird durch die zwei Leistungen R&sub1; und R&sub2; derart festgelegt, daß die Symbole X und Y tatsächlich zwei Codes der Leistung R&sub1; und R&sub2; enthalten.
- So können beispielsweise, für die Codeleistungen R&sub1; = 3/5 und R&sub2; = 3/4, die übertragenen Datenfolgen die folgenden sein:
- Xt Xt+1 Xt+2 Xt+3 Xt+4 Xt+5, ...
- Y1,t Y1,t+1 Y2,t+2 Y1,t+3 Y1,t+4 Y2,t+5, ...
- Die Funktionsweise dieses Auswahlmoduls 15 kann selbstverständlich verallgemeinert werden. So kann, falls mehr als zwei Kodiermodule vorhanden sind, die Auswahl derart erfolgen, daß die Übertragung einer Zahl m von kodierten Daten gewährleistet wird, die unter den n erzeugten kodierten Daten ausgewählt wurden. Andererseits kann das Auswahlmodul 15 ebenfalls eine Kennzeichnung der kodierten Daten sicherstellen, wobei der (oder die) Wert(e) Y nicht zu vorgegebenen Übertragungszeitpunkten übertragen wird.
- Die Quelldaten d werden auf dem ersten Kodiermodul 11 und einem Verschachtelungsmodul 12 angewandt. Dieses Modul 12 stellt eine Matrixenverschachtelung sicher. Die Daten werden in aufeinanderfolgenden Zeilen in einen Speicher der Größe nExnE geschrieben und in aufeinanderfolgenden Spalten wiedergegeben. Diese Technik ist beispielsweise im Artikel "Optimal interleaving scheme for convolutional coding" (Optimale Verschachtelungsmethode für die faltende Kodierung) von Dunscombe E. und Piper F. C. beschrieben, der in "Electronic Letters" Band 25, Nr. 22 vom Oktober 1989 erschienen ist.
- Es wird im Artikel gezeigt, daß die Verschachtelungsleistung für kleine Werte nE (einige Zehner) verbessert wird, wenn die Reihenfolge der Zeiten und Spalten nach einem Inkrement erfolgt, das größer als 1 ist und notwendigerweise keinen gemeinsamen Teiler mit nE hat.
- Die Erfindung schlägt eine weitere Verbesserung dieser Verschachtelungstechnik vor. Es erscheint in der Tat vorteilhaft, daß das Zeilensprunginkrement, das nie einen gemeinsamen Teiler mit nE hat, Funktion der Stellung der betrachteten Spalte sein soll. Das erlaubt das Aufbrechen rechteckiger Fehlerpakete.
- Es können selbstverständlich andere Verschachtelungstechniken angewandt werden, insbesondere das übliche Verfahren bei dem Schreib- und Leseinkremente gleich 1 sind, ohne den Rahmen der Erfindung zu verlassen. Es ist andererseits eindeutig, daß die Rolle der Zeilen und der Spalten vertauscht werden kann.
- Die aus dem Verschachtelungsmodul 12 kommenden Daten werden danach für eine feste Zeitdauer verzögert, um die Latenz L&sub1; des dem ersten Code 11 entsprechenden Dekodiermoduls zu kompensieren. Dazu werden Verzögerungsmittel 14, wie ein Verschieberegister der Länge L&sub1;, welches als Verzögerungszeile wirkt, am Ausgang des Verschachtelungsmoduls 12 angebracht.
- Es wird nun das Dekodierverfahren der Erfindung im Zusammenhang mit Fig. 3 vorgestellt.
- Hauptmerkmal dieses Dekodierverfahrens ist, das es iterativ ist. Bei jeder Iteration erfolgt das Dekodieren von mindestens einem Zwischenwert. Hauptsächlich mit Hilfe des dekodierten Wertes wird dann eine Schätzung des zu dekodierenden Wertes ausgeführt. Bei der folgenden Iteration erfolgt eine identische Dekodierung eines Zwischenwertes, welche durch Kombination des empfangenen Wertes mit dem geschätzten Wert erfolgt. Wenn das Kodierverfahren und das Schätzverfahren gut gewählt sind, findet man, wie weiter unten gezeigt, daß die Dekodierungsqualität eine Funktion der Zahl der durchgeführten Iterationen ist.
- Hauptvorteil dieses iterativen Verfahrens ist, daß es die Verwirklichung von Dekodierern in Modulbauweise ermöglicht. Es können nämlich Dekodiermodule 31&sub1; bis 31&sub4; definiert werden, wie in der Fig. 3 dargestellt. Jedes Modul führt eine Iteration des Dekodierverfahrens aus. Durch aneinanderreihen von n Modulen zu einer Kaskade, werden demnach n Iterationen des Verfahrens ausgeführt.
- Das Modul 31i hat mindestens zwei Eingänge: der empfangene Wert X, der dekodiert werden muß, und einen Wert Zp, der für diesen empfangenen Wert X repräsentativ ist, geschätzt vom vorhergehenden Modul 31p-1 und zwei Ausgänge: der geschätzte Wert Zp und der dekodierte Wert S. der nur am Ausgang des letzten Moduls berücksichtigt wird. Für das erste Modul 31&sub1; wird der Wert Z&sub1; auf einen vorgegebenen Wert null festgelegt. Vorteilhafterweise wird der Wert Zp so festgelegt, das er repräsentativ für das gesendete Symbol X ist, wobei es mit einem vom Rauschen des empfangenen Wertes X dekorrelierten zusätzlichen Rauschen behaftet ist.
- So schwächt sich von einer Iteration zur nächsten der Einfluß des Rauschens ab, wodurch die Fehlerrate nach und nach reduziert wird.
- Bei anderen Ausführungsarten kann jedes Modul mehrere Daten Zp berücksichtigen, die bei den vorhergehenden Schritten geschätzt wurden oder gar die Gesamtmenge dieser Daten. Die Kombination mit dem empfangenen Wert X kann eine einfache Summierung oder aber eine gewichtete Summierung sein. Es kann beispielsweise in Betracht kommen, den verschiedenen geschätzten Werten Zp variable Wichtungen zu geben. Es ist ebenfalls möglich, daß diese Wichtungen als Funktion gewisser Kriterien variieren, wie beispielsweise das Signal/Rausch-Verhältnis.
- Die Modulstruktur der Erfindung hat insbesondere zwei Vorteile.
- Zunächst ermöglicht sie es, ausgehend von der selben Grundlage, mehrere Dekodiererqualitäten zu definieren, nur durch Variieren der Zahl der Module. Dies ermöglicht ebenfalls die einfache Erhöhung der Leistung eines existierenden Dekodierers durch Hinzufügen eines oder mehrerer Module, falls es erforderlich wird.
- Die verschiedenen Module arbeiten nach der sogenannten "pipeline"-Techhik. Jedes Modul arbeitet ständig an verschiedenen Daten. Das Hinzufügen eines Moduls stört nicht die Funktion der vorhergehenden. Es verlängert lediglich ein wenig die Gesamtzeit des Dekodierens, nämlich um die Zeit, die für die Ausführung der eigenen Operationen erforderlich ist.
- Andererseits erfordert diese Struktur nur die Konzeption und die industrielle Fertigung eines einzigen Dekodiermoduls, beispielsweise als relativ einfachen integrierten Schaltkreis, der keine große Siliziumfläche erfordert. Der Preis ist somit tragbar, insbesondere, da das Modul für eine breite Anwendungspalette einsetzbar ist. Je nach Bedarf wird die Zahl der Module variiert und nicht deren Struktur.
- Es wird darauf aufmerksam gemacht, daß das iterative Konzept des Verfahrens der Erfindung in keiner Weise die Realisierung mehr konventioneller Dekodierer verhindert, die nur ein Modul verwenden. In der Tat hat jedes Modul einen empfangenen Dateneingang und einen Ausgang für dekodierte Daten S.
- Fig. 4 zeigt eine besondere Ausführung eines Moduls gemäß der Erfindung, deren Leistung sehr interessant ist, wie aus den weiter unten diskutierten Kurven der Fig. 5 und 6 hevorgeht.
- Dieses Modul ist dem Decodieren kodierter Daten gewidmet, die mit Hilfe des Kodierers der Fig. 2 übertragen werden.
- Ein solches Modell mit Rang p hat demnach:
- - 3 Eingänge: (X)p, (Y)p, und (Z)p
- - 4 Ausgänge: (X)p+1, (Y)p+1, (ZX)p+1 und (S)p
- Die Größen (X), (Y) und (Z) sind in idealer Weise reelle Variablen und in der Praxis über n Bits (typischerweise n = 4) kodierte Abtastwerte. Die Größe (S), die den Modulausgang darstellt, ist binär. Die Entscheidung des kompletten Dekodierers wird vom Ausgang (S) des letzten Moduls gegeben. Bezüglich des ersten Moduls, werden die Eingangsdaten (X)&sub1; und (Y)&sub1; von den entsprechenden Symbolen des Kodierers gegeben, nach Übertragung und Demodulation. Sein Eingang (Z)&sub1; wird auf einen neutralen Wert eingestellt (Nullwichtung).
- In diesem Modul werden die Eingangsdaten (X)p und (Z)p durch ein Addierwerk 41 summiert, um den Zwischenwert (X&sub1;)p zu ergeben, der für das Dekodieren an Stelle des empfangenen Wertes (X)p verwendet wird. Wie bereits hervorgehoben, können die Daten (X)p und (Z)p gegebenenfalls gewichtet werden.
- Der Wert (Y)p wird an Demultiplexier- und Einfügemittel 42 weitergegeben, deren Rolle das Trennen der vom Kodierer 11 (Fig. 2) erzeugten Redundanz (Y&sub1;) von der vom Kodierer 13 erzeugten Redundanz (Y&sub2;) ist und an Stelle der nicht verfügbaren Werte (Y), neutrale Werte der Wichtung null einzufügen.
- Die Daten (X&sub1;)p und (Y&sub1;)p werden an einen ersten Dekodierer 43 weitergegeben, der die Dekodierung entsprechend dem Kodierer 11 sicherstellt. Dieser Dekodierer 43 ist derart ausgelegt, daß die Skala am Eingang (X&sub1;) das Doppelte derjenigen des Eingangs (Y)&sub1; ist, um die Tatsache zu berücksichtigen, daß (X&sub1;) das Summieren der zwei Werte (X) und (Z) darstellt.
- Der Ausgang 45 des Dekodierers 43 wird einem Subtrahierwerk 411 zugeführt, das die Differenz zwischen dem Ausgang 45 und dem zu einem homogenen Zeitpunkt berücksichtigten Eingang (Z) mit Hilfe des Verschieberegisters 410 berechnet. Da (Z) eine Information ist, die vom (weiter unten beschriebenen) zweiten Dekodierer 48 des vorhergehenden Moduls erzeugt und verwendet wird, ist es im Falle eines Dekodierers mit mindestens zwei Dekodiermodulen vorzuziehen, diese Information nicht wieder bei späteren Iterationen anzuwenden.
- Die Differenz 412 wird dann an ein Multiplikationswerk 44 geleitet, das diesen Wert 412 mit einem Faktor β multipliziert, der größer als 1 ist. Die Multiplikation mit β erlaubt es, angesichts der zweiten Dekodierung, die aus dem ersten Dekodierer 43 kommenden Daten gegenüber den Daten (Y&sub2;)p zu bevorzugen, welche aufgrund der Tatsache, daß sie aus dem Übertragungskanal kommen, mit einem stärkeren Rauschen behaftet sind.
- Der Faktor β kann fest sein. Vorteilhafterweise ist er jedoch variabel und hängt vom Signal/Rausch-Verhältnis des Übertragungskanals ab. Es ist andererseits eindeutig, daß das Multiplikationswerk nicht unbedingt für die Verwirklichung der Erfindung erforderlich ist. Es ermöglicht dennoch eine eindeutige Verbesserung der Leistung.
- Die mit β multiplizierten Daten 46 werden dann mit Hilfe einer Matrix 47 der Größe nE · nE verschachtelt, die derjenigen ähnlich ist, die beim Kodieren angewandt wurde. Diese Matrix 47 ergibt am Ausgang den Wert (X&sub2;)p, der einem zweiten Dekodierer 48 zugeführt wird, welcher auch die von den Demultiplexier- und Einfügemittel 42 gelieferten Daten (Y&sub2;)p ebenfalls berücksichtigt. Dieser zweite Dekodierer 48 führt die dem zweiten Kodierer 13 der Fig. 2 entsprechende Dekodierung aus. Er ist derart ausgelegt, daß die Skala am Eingang (X&sub2;)β mal größer als die am Eingang (Y&sub2;) ist.
- Es wird darauf aufmerksam gemacht, daß wenn die Kodierung parallel erfolgt, die Dekodierung in Reihe stattfindet. So berücksichtigt der zweite Dekodierer 48 nicht den empfangenen Wert (X)p sondern den dekodierten und selbstverständlich verschachtelten Wert (X&sub2;)p, der viel zuverlässiger ist. Das ist der Grund, weshalb die Wichtigkeit dieses Wertes vom Multiplikationswerk 44 verstärkt wird.
- Vorteilhafterweise wenden die zwei Dekodierer 43 und 48 ein Dekodierverfahren mit höchster Wahrscheinlichkeit an, von der Art der Verfahren, die den Viterbi- Algorithmus mit gewichteten Entscheidungen anwenden.
- Bei einer bevorzugten Ausführung werden Dekodierer verwendet, wie sie in der Patentanmeldung FR 91 05279 mit der Überschrift "Kodierverfahren eines faltenden Codes mit höchster Wahrscheinlichkeit und Wichtung der Entscheidungen und entsprechender Dekodierer" beschrieben sind, der am 23.04.91 im Namen derselben Antragsteller eingereicht wurde.
- Diese Dekodierer wenden insbesondere zwei verschiedene Gitter an. Die Entscheidung wird in klassischer Weise durch Verfolgen des optimalen Weges im ersten Gitter getroffen. Die Wichtung wird dann festgelegt, indem der optimale Weg und sein Konkurrent im zweiten Gitter verfolgt werden.
- Nach dem Verfahren dieser Patentanmeldung werden die Wichtungsfaktoren vorteilhafterweise einer logarithmischen Kompression unterworfen. Beim derzeit beschriebenen Modul erschien es dennoch günstiger, daß dieses Gesetz der logarithmischen Kompression nur vom ersten Dekodierer 43 angewandt wird. Wie weiter unten gezeigt, wird es im Falle des zweiten Dekodierers 48 gewissermaßen zeitlich hinausgeschoben.
- Die vom zweiten Dekodierer 48 erzeugten Daten (X&sub3;)p speisen eine Entschachtelungsmatrix 49 der Größe nExnE, die eine duale Funktion der Verschachtelung 47 ausführt und die dekodierten Daten (S)p liefert.
- Diese dekodierten Daten (S)p werden selbstverständlich nur am Ausgang des letzten Moduls berücksichtigt, der die geringste Fehlerrate hat, mit Ausnahme des Falles von Tests, beispielsweise zum Feststellen der Zahl der für eine gegebene Anwendung erforderlichen Module.
- Anderseits werden die Daten (X&sub3;)p dem Eingang des Schätzblocks 50 für den Wert (X)p zugeführt. Dieser Block 50 berücksichtigt ebenfalls den entsprechenden Eingangswert des zweiten Dekodierers (X'&sub2;)p, der in einem Verschieberegister 51 gespeichert wird, der als Verzögerungsleitung dient. Zweck dieses Registers der Länge L&sub2;, wobei L&sub2; die Latenz des zweiten Dekodierers 48 ist, ist das Kompensieren der Dekodierzeit dieses Dekodierers 48, so daß das Modul 50 die Eingangsdaten (X'&sub2;)p und die Ausgangsdaten (X&sub3;)p des zweiten Dekodierers an homogenen Zeitpunkten berücksichtigt.
- Die Rolle des Schätzblocks 50 ist demnach das Festlegen einer Schätzung (Z)p des gesendeten Symbols X. Diese Schätzung erfolgt derart, daß die Größe (Z)p mit einem Rauschen behaftet ist, das von dem Rauschen dekorreliert ist, mit dem das Symbol (X) behaftet ist. (Z)p wird im folgenden Modul (p + 1) berücksichtigt. So verarbeitet in diesem Modul (p + 1) der erste Dekodierer einen virtuellen Code der Leistung R&sub1;/(1 + R&sub1;), wobei R&sub1; die Leistung des ersten Kodierers 11 ist.
- Die Dekorrelierung zwischen dem additiven Rauschen von (X)p und (Z)p kann beispielsweise durch eine Funktion g sichergestellt werden, die vom Ergebnis (X&sub3;)p des zweiten Dekodierers 48 den mit (X)p zusammenhängenden Beitrag subtrahiert. Die Funktion g ist vorteilhafterweise folgende:
- g((X&sub2;)p, (X&sub3;)p) = (d&sub2;(X&sub3;)p - (X&sub2;)p)/(d&sub2; - 1)
- wobei d der freie Abstand des zweiten Codes ist.
- Block 50 führt danach vorteilhafterweise eine logarithmische Kompression der Werte g((X&sub2;)p, (X&sub3;)p) durch, d. h. genau diejenige, die im zweiten Dekodierer 48 eliminiert wurde. Die so erhaltenen Werte werden an eine Entschachtelungsmatrix 52 weitergeleitet, die der Matrix 49 identisch ist und den Ausgangswert (Z)p+1 liefert.
- Das Modul mit Rang p stellt andererseits die Übertragung der empfangenen Daten (X) und (Y) sicher, mit Verzögerungen, die es ermöglichen, für Module, die dem Rang p + 1 folgen, Ausgangswerte zu homogenen Zeitpunkten vorzustellen. Jedes Moduls umfaßt demnach zwei Verschieberegister 43 und 54 jeweils für die Werte (X) und (Y). Diese Verschieberegister spielen die Rolle von Verzögerungsleitungen und haben eine Länge von L&sub1; + L&sub2; + 2nE², um folgendes zu kompensieren:
- die Latenz L&sub1; des ersten Dekodierers 43;
- - die Latenz nE² der Verschachtelungsmatrix 47;
- - die Latenz L&sub2; des zweiten Dekodierers 48;
- - die Latenz nE² der Entschachtelungsmatrix 52,
- Die Fig. 5 und 6 stellen die mit Hilfe eines Dekodierers, der mit solchen Modulen ausgerüstet ist, erzielten Ergebnisse dar, für einen Kodierer der Leistung 1/2 von der Art 3/5(v = 4)//3/4(v = 4), d. h. eine parallele Verkettung der zwei Codes mit der Leistung 3/5 und 3/4, bei Bedingungslängen v = 4. Die Abszisse der Kurven ist das Signal/Rausch-Verhältnis Eb/NO auf dem Übertragungskanal (Eb: je nützliches Bit empfangene Energie, NO: einseitige Spektraldichte des Rauschens). Die Ordinate ist die beobachtete binäre Fehlerrate: die Kurven stellen die Dekodierungsergebnisse dar, die durch Simulation eines gausschen Kanals erzielt werden, wobei die Demodulierung kohärent ist.
- Fig. 5 entspricht einem idealen Dekodierer, der mit reellen Variablen und mit großer Verschachtelung arbeitet. Fig. 6 stellt den Fall eines "integrierbaren" Dekodierers in einem integrierten Schaltkreis dar, mit den folgenden Hauptmerkmalen:
- - über 4 Bits kodierte abgetastete Werte,
- - Gitterlänge für jeden Dekodierer: 58, davon 25 Revisionsstufen für die Wichtung,
- - β = 1.5,
- Verschachtelung mit der Streuung 31 · 31.
- Die Kurven 61&sub1; bis 61&sub5; der Fig. 5 und 71&sub1; bis 71&sub5; der Fig. 6 stellen jeweils die Ausgangswerte (S)p einer Kette von fünf identischen Modulen. Zum Vergleich, hat man ebenfalls die Kurven 62 dargestellt, die einer nicht kodierten Übertragung entsprechen sowie die Kurven 63 und 64, die den Korrekturkurven der einfachen Standardcodes mit Bedingungslängen v = 4 und v = 6 entsprechen.
- Diese Kurven erlauben es, mehrere Schlüsse zu ziehen. Es wird zuerst festgestellt, das in Gegenwart starken Übertragungsrauschens die erhaltenen Ergebnisse außerordentlich viel besser sind, als mit Anwendung der bekannten Techniken. So stellt man beispielsweise fest, daß bei einer Fehlerrate von 10&supmin;&sup5; der Gewinn höher als 1,5 dB ist für einen Dekodierer mit zwei Modulen, im Verhältnis zu einem klassischen Dekodierer mit der Bedingungslänge v = 6 (wobei die für die Simulation der Leistungen der Erfindung angewandten Kodierer Bedingungslängen von v = 4 haben).
- Es erscheint ebenfalls, daß die Leistung eines Dekodierers gemäß der Erfindung besser ist, als die bekannten Dekodierer, wenn man eine Fehlerrate der Größenordnung 10&supmin;&sup4; anstrebt, auch bei Anwendung eines einzigen Moduls (Kurven 61&sub1; und 71&sub1;).
- Zuletzt kann man feststellen, daß jedes hinzugefügte Modul eine Verbesserung der Dekodierqualität ermöglicht, wenn man sich der Shannongrenze nähert, die bei 0 dB für einen Kodierer der Leistung 1/2 ist. Mit Hilfe dieser Reihe von Kurven 61&sub1; bis 61&sub5; ist es möglich, die Zahl der erforderlichen Modulen in Abhängigkeit einer bestimmten Anwendung zu wählen.
- Für die "integrierbaren" Fälle (Kurven 71&sub1; bis 71&sub5;) hängen Leistungsverluste bei starkem Rauschen im Verhältnis zum Idealfall (Kurven 61&sub1; bis 61&sub5;) nahezu vollständig mit der sehr kleinen Größe der Verschachtelungsmatrix zusammen. Es wurden in der Tat kleine Matrizen gewählt (31 · 31), um die erforderliche Siliziumfläche zu reduzieren. Mit solchen Matrizen liegt die belegte Siliziumfläche in der Größenordnung von 30 mm². Die Erfahrung zeigt jedoch, daß größere Matrizen, von der Größenordnung 100 · 100 (was RAM-Speicher klassischer Größe entspricht), eine starke Leistungsverbesserung ermöglichen, wobei sie durchaus innerhalb annehmbarer Grenzen bleiben im Hinblick auf die industrielle Herstellung von integrierten Schaltkreisen.
Claims (16)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9105280A FR2675971B1 (fr) | 1991-04-23 | 1991-04-23 | Procede de codage correcteur d'erreurs a au moins deux codages convolutifs systematiques en parallele, procede de decodage iteratif, module de decodage et decodeur correspondants. |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69231938D1 DE69231938D1 (de) | 2001-08-16 |
DE69231938T2 true DE69231938T2 (de) | 2002-04-04 |
Family
ID=9412374
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69231938T Expired - Lifetime DE69231938T2 (de) | 1991-04-23 | 1992-04-22 | Iteratives Dekodierungsverfahren, Dekodierungsmodul und Dekoder dafür |
DE69215743T Expired - Lifetime DE69215743T2 (de) | 1991-04-23 | 1992-04-22 | Fehlerkorrekturkodierungsverfahren mit mindestens zwei parallellen, systematischen Faltungsenkodern, iterativem Dekodierungsverfahren, Dekodierungsmodul und Dekoder dafür |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69215743T Expired - Lifetime DE69215743T2 (de) | 1991-04-23 | 1992-04-22 | Fehlerkorrekturkodierungsverfahren mit mindestens zwei parallellen, systematischen Faltungsenkodern, iterativem Dekodierungsverfahren, Dekodierungsmodul und Dekoder dafür |
Country Status (5)
Country | Link |
---|---|
US (1) | US5446747A (de) |
EP (2) | EP0735696B1 (de) |
DE (2) | DE69231938T2 (de) |
FR (1) | FR2675971B1 (de) |
HK (1) | HK1007841A1 (de) |
Families Citing this family (231)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5574834A (en) * | 1992-01-09 | 1996-11-12 | Matsushita Graphic Communications Systems, Inc. | Image communication system for following a communication procedure to simultaneously transmit image code data |
FR2730370B1 (fr) * | 1995-02-07 | 1997-04-25 | France Telecom | Dispositif de reception de signaux numeriques a structure iterative, module et procede correspondants |
ES2198452T3 (es) * | 1995-06-12 | 2004-02-01 | Siemens Aktiengesellschaft | Procedimiento e instalacion de codificacion para la transmision segura de datos por medio de codificacion de componentes multiples. |
DE19526416A1 (de) * | 1995-07-19 | 1997-01-23 | Siemens Ag | Verfahren und Anordnung zur Bestimmung eines adaptiven Abbruchkriteriums beim iterativen Decodieren multidimensional codierter Infomation |
FR2747255B1 (fr) * | 1996-04-03 | 1998-07-10 | France Telecom | Procede et dispositif de codage convolutif de blocs de donnees, et procede et dispositif de decodage correspondants |
US5721745A (en) * | 1996-04-19 | 1998-02-24 | General Electric Company | Parallel concatenated tail-biting convolutional code and decoder therefor |
US6023783A (en) * | 1996-05-15 | 2000-02-08 | California Institute Of Technology | Hybrid concatenated codes and iterative decoding |
US5734962A (en) * | 1996-07-17 | 1998-03-31 | General Electric Company | Satellite communications system utilizing parallel concatenated coding |
US5996104A (en) * | 1996-09-13 | 1999-11-30 | Herzberg; Hanan | System for coding system |
US6377610B1 (en) * | 1997-04-25 | 2002-04-23 | Deutsche Telekom Ag | Decoding method and decoding device for a CDMA transmission system for demodulating a received signal available in serial code concatenation |
WO1998058468A1 (fr) * | 1997-06-19 | 1998-12-23 | Kabushiki Kaisha Toshiba | Systeme de transmission avec multiplexage de donnees d'information, multiplexeur et demultiplexeur utilises a cet effet et codeur et decodeur pour correction d'erreurs |
US5881093A (en) * | 1997-02-10 | 1999-03-09 | Motorola, Inc. | Method of interleaving a convolutionally coded signal in a spread spectrum communication system |
US6161209A (en) * | 1997-03-28 | 2000-12-12 | Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communications Research Centre | Joint detector for multiple coded digital signals |
US5983384A (en) * | 1997-04-21 | 1999-11-09 | General Electric Company | Turbo-coding with staged data transmission and processing |
KR19990003242A (ko) | 1997-06-25 | 1999-01-15 | 윤종용 | 구조적 펀처드 길쌈부호 부호와 및 복호기 |
KR19990012821A (ko) | 1997-07-31 | 1999-02-25 | 홍성용 | 전자기파 흡수체 조성물과 이의 제조 방법, 전자기파 흡수용도료 조성물과 이의 제조 방법 및 이의 도포 방법 |
US5907582A (en) * | 1997-08-11 | 1999-05-25 | Orbital Sciences Corporation | System for turbo-coded satellite digital audio broadcasting |
US5983385A (en) * | 1997-08-14 | 1999-11-09 | Ericsson Inc. | Communications systems and methods employing parallel coding without interleaving |
US6192503B1 (en) * | 1997-08-14 | 2001-02-20 | Ericsson Inc. | Communications system and methods employing selective recursive decording |
US6138260A (en) * | 1997-09-04 | 2000-10-24 | Conexant Systems, Inc. | Retransmission packet capture system within a wireless multiservice communications environment with turbo decoding |
WO1999014883A1 (de) * | 1997-09-18 | 1999-03-25 | Siemens Aktiengesellschaft | Schnelle decodierung von partiell empfangenen faltungscodierten daten |
US6167552A (en) * | 1997-10-02 | 2000-12-26 | Harris Corporation | Apparatus for convolutional self-doubly orthogonal encoding and decoding |
US6157642A (en) * | 1997-10-14 | 2000-12-05 | Teledesic Llc | Coding system and method for low-earth orbit satellite data communication |
EP0952673B1 (de) * | 1997-11-10 | 2017-05-17 | Ntt Mobile Communications Network Inc. | Verschachtelungsverfahren und vorrichtung sowie aufziehungsträger auf welchem ein verschachtelungsmustererzeugungsprogramm aufgezeichnet ist |
CA2315795C (en) * | 1997-12-24 | 2006-01-31 | Inmarsat Ltd. | Coding method and apparatus |
US6088387A (en) | 1997-12-31 | 2000-07-11 | At&T Corp. | Multi-channel parallel/serial concatenated convolutional codes and trellis coded modulation encoder/decoder |
US6263466B1 (en) | 1998-03-05 | 2001-07-17 | Teledesic Llc | System and method of separately coding the header and payload of a data packet for use in satellite data communication |
EP1367748B1 (de) | 1998-03-31 | 2009-07-22 | Samsung Electronics Co., Ltd. | Turboenkoder/dekoder und von der Servicequalität (QoS) abhängiges Rahmenverarbeitungsverfahren |
KR100557177B1 (ko) | 1998-04-04 | 2006-07-21 | 삼성전자주식회사 | 적응 채널 부호/복호화 방법 및 그 부호/복호 장치 |
KR100429506B1 (ko) * | 1998-04-18 | 2004-11-20 | 삼성전자주식회사 | 통신시스템의 채널부호/복호장치 및 방법 |
EP0990308B1 (de) * | 1998-04-18 | 2010-08-18 | Samsung Electronics Co., Ltd. | Turbocodierung mit Einfügung bekannter Bits |
US6339834B1 (en) | 1998-05-28 | 2002-01-15 | Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communication Research Centre | Interleaving with golden section increments |
US6510536B1 (en) | 1998-06-01 | 2003-01-21 | Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communications Research Centre | Reduced-complexity max-log-APP decoders and related turbo decoders |
WO1999065148A1 (en) * | 1998-06-05 | 1999-12-16 | Samsung Electronics Co., Ltd. | Channel coding device and method for rate matching |
US5978365A (en) * | 1998-07-07 | 1999-11-02 | Orbital Sciences Corporation | Communications system handoff operation combining turbo coding and soft handoff techniques |
US6347385B1 (en) * | 1998-08-03 | 2002-02-12 | Nortel Networks Limited | Interleavers for turbo code |
CN1509093A (zh) * | 1998-08-06 | 2004-06-30 | ���ǵ�����ʽ���� | 通信系统中的信道编码/解码 |
JP2000068862A (ja) | 1998-08-19 | 2000-03-03 | Fujitsu Ltd | 誤り訂正符号化装置 |
JP2000068863A (ja) | 1998-08-19 | 2000-03-03 | Fujitsu Ltd | 符号化装置及びその方法 |
US6192501B1 (en) | 1998-08-20 | 2001-02-20 | General Electric Company | High data rate maximum a posteriori decoder for segmented trellis code words |
US6128765A (en) * | 1998-08-20 | 2000-10-03 | General Electric Company | Maximum A posterior estimator with fast sigma calculator |
US6263467B1 (en) | 1998-08-20 | 2001-07-17 | General Electric Company | Turbo code decoder with modified systematic symbol transition probabilities |
US6374386B1 (en) * | 1998-08-20 | 2002-04-16 | Samsung Electronics Co., Ltd. | Device and method for inserting previously known bits in input stage of channel encoder |
US6223319B1 (en) | 1998-08-20 | 2001-04-24 | General Electric Company | Turbo code decoder with controlled probability estimate feedback |
US6798736B1 (en) | 1998-09-22 | 2004-09-28 | Qualcomm Incorporated | Method and apparatus for transmitting and receiving variable rate data |
KR100280863B1 (ko) | 1998-09-25 | 2001-02-01 | 윤덕용 | 터보코드의 가중치를 준 병렬형 복호화 방법및 그 장치 |
EP1118159B1 (de) | 1998-09-28 | 2004-07-07 | Comtech Telecommunications Corp. | Turbo produktkode decodierer |
CN1157954C (zh) * | 1998-09-29 | 2004-07-14 | 皇家菲利浦电子有限公司 | 编码视频数据的转换 |
US6028897A (en) * | 1998-10-22 | 2000-02-22 | The Aerospace Corporation | Error-floor mitigating turbo code communication method |
US6044116A (en) * | 1998-10-29 | 2000-03-28 | The Aerospace Corporation | Error-floor mitigated and repetitive turbo coding communication system |
US6292918B1 (en) | 1998-11-05 | 2001-09-18 | Qualcomm Incorporated | Efficient iterative decoding |
US6202189B1 (en) | 1998-12-17 | 2001-03-13 | Teledesic Llc | Punctured serial concatenated convolutional coding system and method for low-earth-orbit satellite data communication |
KR100346170B1 (ko) | 1998-12-21 | 2002-11-30 | 삼성전자 주식회사 | 통신시스템의인터리빙/디인터리빙장치및방법 |
KR100296028B1 (ko) * | 1998-12-31 | 2001-09-06 | 윤종용 | 이동통신시스템에서 이득 조절 장치를 가지는 복호기 |
DE19902100C2 (de) * | 1999-01-20 | 2003-05-22 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Decodierung von Faltungscodes |
US6304995B1 (en) * | 1999-01-26 | 2001-10-16 | Trw Inc. | Pipelined architecture to decode parallel and serial concatenated codes |
FR2789824B1 (fr) | 1999-02-12 | 2001-05-11 | Canon Kk | Procede de correction d'erreurs residuelles a la sortie d'un turbo-decodeur |
US6499128B1 (en) | 1999-02-18 | 2002-12-24 | Cisco Technology, Inc. | Iterated soft-decision decoding of block codes |
CA2298919C (en) * | 1999-02-19 | 2006-04-18 | Ntt Mobile Communications Network Inc. | Interleaving and turbo encoding using prime number permutations |
EP1650873B1 (de) * | 1999-02-26 | 2011-05-11 | Fujitsu Ltd. | Turbo Decodiervorrichtung und Vorrichtung zur Turboverschachtelung und Turboentschachtelung |
DE69936067T2 (de) | 1999-03-01 | 2008-01-10 | Fujitsu Ltd., Kawasaki | Verfahren und Vorrichtung zur Maximum-a-Posteriori Warscheinlichkeits-Dekodierung |
JP3932091B2 (ja) | 1999-03-01 | 2007-06-20 | 富士通株式会社 | ターボ復号装置 |
FR2790621B1 (fr) * | 1999-03-05 | 2001-12-21 | Canon Kk | Dispositif et procede d'entrelacement pour turbocodage et turbodecodage |
US6304996B1 (en) | 1999-03-08 | 2001-10-16 | General Electric Company | High-speed turbo decoder |
DE19914742A1 (de) * | 1999-03-31 | 2000-10-12 | Siemens Ag | Verfahren zum Übertragen von Daten |
KR100480286B1 (ko) | 1999-04-02 | 2005-04-06 | 삼성전자주식회사 | 터보 인터리빙 어드레스 발생 장치 및 방법 |
AU745959B2 (en) | 1999-04-02 | 2002-04-11 | Huawei Technologies Co., Ltd. | Interleaving / deinterleaving apparatus and method for a communication system |
EP1166449A4 (de) | 1999-04-06 | 2005-10-19 | Samsung Electronics Co Ltd | Geraet unf verfahren zur zweidimensionalen verschachtelung |
WO2000064058A1 (fr) | 1999-04-16 | 2000-10-26 | Fujitsu Limited | Codeur et decodeur |
US6715120B1 (en) | 1999-04-30 | 2004-03-30 | General Electric Company | Turbo decoder with modified input for increased code word length and data rate |
US6594792B1 (en) | 1999-04-30 | 2003-07-15 | General Electric Company | Modular turbo decoder for expanded code word length |
DK1367726T3 (da) | 1999-05-19 | 2013-05-06 | Samsung Electronics Co Ltd | Apparat og fremgangsmåde til turbo-interleaving |
IL141800A0 (en) * | 1999-07-06 | 2002-03-10 | Samsung Electronics Co Ltd | Rate matching device and method for a data communication system |
DE19934646C2 (de) * | 1999-07-16 | 2001-09-13 | Univ Dresden Tech | Verfahren und Vorrichtung zur iterativen Decodierung von verketteten Codes |
FR2796780B1 (fr) * | 1999-07-21 | 2003-09-19 | Groupe Ecoles Telecomm | Procede et dispositif de codage a au moins deux codages en parallele et permutation amelioree, et procede et dispositif de decodage correspondants |
US6654650B1 (en) * | 1999-10-04 | 2003-11-25 | General Electric Company | Methods for error proofing |
US6693983B1 (en) | 1999-10-05 | 2004-02-17 | Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communication Research Centre | Method and system for detection of short digital radio messages |
JP2001127649A (ja) * | 1999-10-29 | 2001-05-11 | Mitsubishi Electric Corp | 通信装置および通信方法 |
US6400290B1 (en) | 1999-11-29 | 2002-06-04 | Altera Corporation | Normalization implementation for a logmap decoder |
WO2001043310A2 (en) * | 1999-12-03 | 2001-06-14 | Broadcom Corporation | Embedded training sequences for carrier acquisition and tracking |
EP1234420A2 (de) * | 1999-12-03 | 2002-08-28 | Broadcom Corporation | Viterbi-slicer für turbokoden |
WO2001050614A2 (en) * | 2000-01-03 | 2001-07-12 | Icoding Technology, Inc. | System and method for high speed processing of turbo codes |
US7302621B2 (en) * | 2000-01-03 | 2007-11-27 | Icoding Technology, Inc. | High spread highly randomized generatable interleavers |
BR0104453A (pt) * | 2000-02-10 | 2002-02-19 | Hughes Electronics Corp | Sistema e método de decodificação de dados codificados e meio de instruções legivél por computador |
FR2805106A1 (fr) * | 2000-02-14 | 2001-08-17 | Mitsubishi Electric Inf Tech | Procede de transmission numerique de type a codage correcteur d'erreurs |
US6516437B1 (en) | 2000-03-07 | 2003-02-04 | General Electric Company | Turbo decoder control for use with a programmable interleaver, variable block length, and multiple code rates |
US7356752B2 (en) * | 2000-03-14 | 2008-04-08 | Comtech Telecommunications Corp. | Enhanced turbo product codes |
GB2360858B (en) * | 2000-03-20 | 2004-08-18 | Motorola Inc | High-speed maximum a posteriori (MAP) architecture with optimized memory size and power consumption |
CA2404984A1 (en) * | 2000-04-04 | 2001-10-11 | Comtech Telecommunications Corp. | Enhanced turbo product code decoder system |
FR2807237A1 (fr) * | 2000-04-04 | 2001-10-05 | Canon Kk | Procede et dispositif d'evaluation du bruit associe aux turbocodes, et systemes les mettant en oeuvre |
US6606725B1 (en) | 2000-04-25 | 2003-08-12 | Mitsubishi Electric Research Laboratories, Inc. | MAP decoding for turbo codes by parallel matrix processing |
WO2001086821A2 (en) * | 2000-05-05 | 2001-11-15 | Icoding Technology, Inc. | Improved error floor turbo codes |
US6732327B1 (en) | 2000-05-05 | 2004-05-04 | Nokia Networks Oy | Scaled-feedback turbo decoder |
US6542559B1 (en) | 2000-05-15 | 2003-04-01 | Qualcomm, Incorporated | Decoding method and apparatus |
US6718508B2 (en) * | 2000-05-26 | 2004-04-06 | Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communication Research Centre | High-performance error-correcting codes with skew mapping |
US6539367B1 (en) * | 2000-05-26 | 2003-03-25 | Agere Systems Inc. | Methods and apparatus for decoding of general codes on probability dependency graphs |
US7032154B2 (en) | 2000-06-05 | 2006-04-18 | Tyco Telecommunications (Us) Inc. | Concatenated forward error correction decoder |
WO2001095502A1 (en) * | 2000-06-07 | 2001-12-13 | Tycom (Us) Inc. | Concatenated forward error correction decoder |
JP2002009633A (ja) * | 2000-06-19 | 2002-01-11 | Mitsubishi Electric Corp | 復号回路および復号方法、並びに符号化回路および符号化方法 |
US6944803B2 (en) * | 2000-07-06 | 2005-09-13 | Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communications Research Centre Canada | Code structure, encoder, encoding method, and associated decoder and decoding method and iteratively decodable code structure, encoder, encoding method, and associated iterative decoder and iterative decoding method |
WO2002019552A2 (en) * | 2000-09-01 | 2002-03-07 | Broadcom Corporation | Satellite receiver |
AU2001287101A1 (en) * | 2000-09-05 | 2002-03-22 | Broadcom Corporation | Quasi error free (qef) communication using turbo codes |
US7360146B1 (en) | 2002-08-15 | 2008-04-15 | Broadcom Corporation | Inverse function of min*:min*- (inverse function of max*:max*-) |
US7242726B2 (en) * | 2000-09-12 | 2007-07-10 | Broadcom Corporation | Parallel concatenated code with soft-in soft-out interactive turbo decoder |
US7383485B2 (en) * | 2000-09-12 | 2008-06-03 | Broadcom Corporation | Fast min*- or max*-circuit in LDPC (low density parity check) decoder |
US7340664B2 (en) * | 2000-09-20 | 2008-03-04 | Lsi Logic Corporation | Single engine turbo decoder with single frame size buffer for interleaving/deinterleaving |
KR100628201B1 (ko) | 2000-10-16 | 2006-09-26 | 엘지전자 주식회사 | 터보 디코딩 방법 |
US6518892B2 (en) | 2000-11-06 | 2003-02-11 | Broadcom Corporation | Stopping criteria for iterative decoding |
US6987543B1 (en) | 2000-11-30 | 2006-01-17 | Lsi Logic Corporation | System to efficiently transmit two HDTV channels over satellite using turbo coded 8PSK modulation for DSS compliant receivers |
US6745352B2 (en) | 2000-12-13 | 2004-06-01 | Ericsson Inc. | Methods of estimating error rates for communications received using iterative processing and related receivers |
KR100365724B1 (ko) | 2000-12-27 | 2002-12-31 | 한국전자통신연구원 | 이진 로그맵 알고리즘을 이용한 터보 복호기 및 그 구현방법 |
EP1410513A4 (de) | 2000-12-29 | 2005-06-29 | Infineon Technologies Ag | Kanal-codec-prozessor, der für mehrere drahtlose kommunikationsstandards konfigurierbar ist |
US6813742B2 (en) * | 2001-01-02 | 2004-11-02 | Icomm Technologies, Inc. | High speed turbo codes decoder for 3G using pipelined SISO log-map decoders architecture |
US6785861B2 (en) * | 2001-02-09 | 2004-08-31 | Stmicroelectronics S.R.L. | Versatile serial concatenated convolutional codes |
US6950977B2 (en) * | 2001-03-15 | 2005-09-27 | 3G.Com, Inc. | Mechanism for turbo decoding when CRC for partial blocks is provided |
US7093179B2 (en) * | 2001-03-22 | 2006-08-15 | University Of Florida | Method and coding means for error-correction utilizing concatenated parity and turbo codes |
JP4451008B2 (ja) * | 2001-04-04 | 2010-04-14 | 三菱電機株式会社 | 誤り訂正符号化方法および復号化方法とその装置 |
US7010052B2 (en) * | 2001-04-16 | 2006-03-07 | The Ohio University | Apparatus and method of CTCM encoding and decoding for a digital communication system |
US20030012372A1 (en) * | 2001-04-25 | 2003-01-16 | Cheng Siu Lung | System and method for joint encryption and error-correcting coding |
WO2002091592A1 (en) * | 2001-05-09 | 2002-11-14 | Comtech Telecommunications Corp. | Low density parity check codes and low density turbo product codes |
CN1279699C (zh) | 2001-06-06 | 2006-10-11 | 西加特技术有限责任公司 | 使用数据存储或数据传输的低密度奇偶校验码的方法和编码装置 |
JP4198904B2 (ja) | 2001-06-11 | 2008-12-17 | 富士通株式会社 | 記録再生装置、信号復号回路、エラー訂正方法、及び反復型復号器 |
US7085969B2 (en) * | 2001-08-27 | 2006-08-01 | Industrial Technology Research Institute | Encoding and decoding apparatus and method |
KR100449578B1 (ko) | 2001-09-14 | 2004-09-21 | 한국전자통신연구원 | 3차원 이상의 블럭터보 부호에 대한 반복 복호 방법 |
US6701482B2 (en) * | 2001-09-20 | 2004-03-02 | Qualcomm Incorporated | Method and apparatus for coding bits of data in parallel |
US7489744B2 (en) * | 2001-09-25 | 2009-02-10 | Qualcomm Incorporated | Turbo decoding method and apparatus for wireless communications |
US6948109B2 (en) * | 2001-10-24 | 2005-09-20 | Vitesse Semiconductor Corporation | Low-density parity check forward error correction |
KR100456474B1 (ko) * | 2001-12-08 | 2004-11-09 | 한국전자통신연구원 | 블록터보 부호의 반복 복호 방법 및 블록터보 부호의 반복복호 프로그램을 저장한 기록매체 |
US20030115530A1 (en) * | 2001-12-19 | 2003-06-19 | Yeun-Renn Ting | Fast turbo-code encoder |
US20030131306A1 (en) * | 2001-12-27 | 2003-07-10 | Yeun-Renn Ting | Method for turbo-code block message tailing and turbo-code encoder employing the same |
DE60206873T2 (de) * | 2002-02-14 | 2006-06-14 | Lucent Technologies Inc | Empfänger und Verfahren für mehrfacheingabe und mehrfachausgabe iterative Detektion mittels Rückkopplung von weichen Entscheidungen |
FR2838581B1 (fr) * | 2002-04-16 | 2005-07-08 | Universit De Bretagne Sud | Procede de codage et/ou de decodage de codes correcteurs d'erreurs, dispositifs et signal correspondants |
US7043681B2 (en) | 2002-05-03 | 2006-05-09 | Ibiquity Digital Corporation | Digital audio broadcasting method and apparatus using complementary pattern-mapped convolutional codes |
US7472335B1 (en) | 2002-05-31 | 2008-12-30 | Broadcom Corporation | Symbol by symbol variable code rate capable communication device |
US7085985B2 (en) * | 2002-05-31 | 2006-08-01 | Broadcom Corporation | Close two constituent trellis of a turbo encoder within the interleave block |
US7188301B1 (en) | 2002-05-31 | 2007-03-06 | Broadcom Corporation | Parallel concatenated turbo code modulation encoder |
US7321633B1 (en) | 2002-05-31 | 2008-01-22 | Broadcom Corporation | Determination of variable code rates for a rate control sequence |
US7210092B1 (en) | 2002-05-31 | 2007-04-24 | Broadcom Corporation | Symbol by symbol variable constellation type and/or mapping capable communication device |
US7137059B2 (en) * | 2002-11-20 | 2006-11-14 | Broadcom Corporation | Single stage implementation of min*, max*, min and /or max to perform state metric calculation in SISO decoder |
US7065695B2 (en) * | 2002-05-31 | 2006-06-20 | Broadcom Corporation | Metric calculation design for variable code rate decoding of broadband trellis, TCM, or TTCM |
US6954832B2 (en) * | 2002-05-31 | 2005-10-11 | Broadcom Corporation | Interleaver for iterative decoder |
US7032164B2 (en) * | 2002-05-31 | 2006-04-18 | Broadcom Corporation | Efficient design to calculate extrinsic information for soft-in-soft-out (SISO) decoder |
US7111226B1 (en) | 2002-05-31 | 2006-09-19 | Broadcom Corporation | Communication decoder employing single trellis to support multiple code rates and/or multiple modulations |
US7093187B2 (en) * | 2002-05-31 | 2006-08-15 | Broadcom Corporation | Variable code rate and signal constellation turbo trellis coded modulation codec |
US7107512B2 (en) * | 2002-05-31 | 2006-09-12 | Broadcom Corporation | TTCM decoder design |
US7657822B2 (en) * | 2002-05-31 | 2010-02-02 | Broadcom Corporation | True bit level decoding of TTCM (turbo trellis code modulation) of variable rates and signal constellations |
US7062700B2 (en) * | 2002-05-31 | 2006-06-13 | Broadcom Corporation | 16 QAM and 16 APSK TTCM (Turbo Trellis Coded Modulation) with minimum bandwidth efficiency of 3 bit/s/Hz using a rate 2/4 constituent encoder |
US6718504B1 (en) | 2002-06-05 | 2004-04-06 | Arc International | Method and apparatus for implementing a data processor adapted for turbo decoding |
US7073114B2 (en) * | 2002-06-24 | 2006-07-04 | Massey Peter C | Method of decoding utilizing a recursive table-lookup decoding method |
US7729373B2 (en) * | 2002-07-02 | 2010-06-01 | Broadcom Corporation | Modified range requests enabling bandwidth requests and state of health reporting |
US7254192B2 (en) * | 2002-07-12 | 2007-08-07 | Texas Instruments Incorporated | Iterative detection in MIMO systems |
US7694210B2 (en) * | 2002-07-31 | 2010-04-06 | Broadcom Corporation | Turbo-coding DOCSIS information for satellite communication |
US7178080B2 (en) * | 2002-08-15 | 2007-02-13 | Texas Instruments Incorporated | Hardware-efficient low density parity check code for digital communications |
US7447985B2 (en) * | 2002-08-15 | 2008-11-04 | Broadcom Corporation | Efficient design to implement min**/min**- or max**/max**- functions in LDPC (low density parity check) decoders |
US7409628B2 (en) * | 2002-08-15 | 2008-08-05 | Broadcom Corporation | Efficient design to implement LDPC (Low Density Parity Check) decoder |
US7395487B2 (en) * | 2002-08-15 | 2008-07-01 | Broadcom Corporation | Common circuitry supporting both bit node and check node processing in LDPC (Low Density Parity Check) decoder |
US7738596B2 (en) * | 2002-09-13 | 2010-06-15 | Broadcom Corporation | High speed data service via satellite modem termination system and satellite modems |
US6901083B2 (en) * | 2002-10-25 | 2005-05-31 | Qualcomm, Incorporated | Method and system for code combining at an outer decoder on a communication system |
US7346833B2 (en) * | 2002-11-05 | 2008-03-18 | Analog Devices, Inc. | Reduced complexity turbo decoding scheme |
US7765577B2 (en) | 2002-12-27 | 2010-07-27 | Broadcom Corporation | Turbo coding for upstream and downstream transmission in cable systems |
JP2004235925A (ja) * | 2003-01-30 | 2004-08-19 | Hitachi Ltd | 誤り訂正方法、誤り訂正回路および情報記録再生装置 |
US7239667B2 (en) * | 2003-03-18 | 2007-07-03 | Broadcom Corporation | 8 PSK rotationally invariant turbo trellis coded modulation without parallel transitions |
US7139959B2 (en) * | 2003-03-24 | 2006-11-21 | Texas Instruments Incorporated | Layered low density parity check decoding for digital communications |
US7221714B2 (en) | 2003-05-12 | 2007-05-22 | Broadcom Corporation | Non-systematic and non-linear PC-TCM (Parallel Concatenate Trellis Coded Modulation) |
US20050084032A1 (en) * | 2003-08-04 | 2005-04-21 | Lowell Rosen | Wideband holographic communications apparatus and methods |
US20050041752A1 (en) * | 2003-08-04 | 2005-02-24 | Lowell Rosen | Pulse-shaped holographic communications apparatus and methods |
US20050031051A1 (en) * | 2003-08-04 | 2005-02-10 | Lowell Rosen | Multiple access holographic communications apparatus and methods |
US20050100076A1 (en) * | 2003-08-04 | 2005-05-12 | Gazdzinski Robert F. | Adaptive holographic wideband communications apparatus and methods |
US20050084033A1 (en) * | 2003-08-04 | 2005-04-21 | Lowell Rosen | Scalable transform wideband holographic communications apparatus and methods |
US20050031016A1 (en) * | 2003-08-04 | 2005-02-10 | Lowell Rosen | Epoch-variant holographic communications apparatus and methods |
JP4294407B2 (ja) * | 2003-08-18 | 2009-07-15 | 株式会社日立グローバルストレージテクノロジーズ | 信号処理方法及び信号処理回路 |
JP2005093038A (ja) * | 2003-09-19 | 2005-04-07 | Fujitsu Ltd | 記録再生装置および記録再生回路 |
JP2005109771A (ja) * | 2003-09-30 | 2005-04-21 | Fujitsu Ltd | 最大事後確率復号方法及び装置 |
US7458003B2 (en) * | 2003-12-01 | 2008-11-25 | Qualcomm Incorporated | Low-complexity, capacity-achieving code for communication systems |
US6995693B1 (en) * | 2003-12-04 | 2006-02-07 | Rockwell Collins, Inc. | Method and apparatus for multiple input diversity decoding |
US7502983B2 (en) * | 2004-06-28 | 2009-03-10 | Massey Peter C | Binary error-correction coding method and decoding method for trellis with permuted and sequential symbols |
DE102004063950B4 (de) * | 2004-08-07 | 2009-02-19 | Tropf, Hermann | Kanalcodiervorrichtung |
WO2006044427A2 (en) * | 2004-10-13 | 2006-04-27 | Conexant Systems, Inc. | Method and system for a turbo trellis coded modulation scheme for communication systems |
RU2373641C2 (ru) | 2004-12-15 | 2009-11-20 | Нек Корпорейшн | Устройство кодирования с исправлением ошибок и способ кодирования с исправлением ошибок, используемый в нем |
US7881675B1 (en) | 2005-01-07 | 2011-02-01 | Gazdzinski Robert F | Wireless connector and methods |
US7620881B2 (en) * | 2005-03-09 | 2009-11-17 | Harris Corporation | System and method for communicating data using iterative equalizing and decoding and recursive inner code |
US7447981B2 (en) * | 2005-04-01 | 2008-11-04 | Broadcom Corporation | System correcting random and/or burst errors using RS (Reed-Solomon) code, turbo/LDPC (Low Density Parity Check) code and convolutional interleave |
US7447984B2 (en) | 2005-04-01 | 2008-11-04 | Broadcom Corporation | System correcting random and/or burst errors using RS (Reed-Solomon) code, turbo/LDPC (Low Density Parity Check) code and convolutional interleave |
WO2007011345A2 (en) * | 2005-07-18 | 2007-01-25 | Mitsubishi Electric Research Laboratories | Method, apparatus and system for modulating and demodulating signals compatible with multiple receiver types and designed for improved receiver performance |
US8098773B1 (en) | 2005-09-19 | 2012-01-17 | Piesinger Gregory H | Communication method and apparatus |
US7590044B2 (en) * | 2005-11-14 | 2009-09-15 | Motorola, Inc. | Method and apparatus for interleaving\within a communication system |
US8091009B2 (en) * | 2006-03-23 | 2012-01-03 | Broadcom Corporation | Symbol by symbol map detection for signals corrupted by colored and/or signal dependent noise |
KR100950661B1 (ko) * | 2006-05-20 | 2010-04-02 | 삼성전자주식회사 | 통신 시스템에서 신호 수신 장치 및 방법 |
US7827472B2 (en) * | 2006-05-26 | 2010-11-02 | Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry, Through The Communications Research Centre Canada | Puncture-constrained interleaving for concatenated codes |
US7689896B2 (en) * | 2006-06-21 | 2010-03-30 | Broadcom Corporation | Minimal hardware implementation of non-parity and parity trellis |
KR101283862B1 (ko) * | 2006-08-16 | 2013-07-08 | 엘지전자 주식회사 | 터보 부호의 부호화 장치 및 방법 |
US8074155B2 (en) * | 2006-09-28 | 2011-12-06 | Broadcom Corporation | Tail-biting turbo coding to accommodate any information and/or interleaver block size |
US20080092018A1 (en) * | 2006-09-28 | 2008-04-17 | Broadcom Corporation, A California Corporation | Tail-biting turbo code for arbitrary number of information bits |
US7831894B2 (en) | 2006-10-10 | 2010-11-09 | Broadcom Corporation | Address generation for contention-free memory mappings of turbo codes with ARP (almost regular permutation) interleaves |
US8065587B2 (en) | 2006-10-10 | 2011-11-22 | Broadcom Corporation | Reduced complexity ARP (almost regular permutation) interleaves providing flexible granularity and parallelism adaptable to any possible turbo code block size |
US7882416B2 (en) * | 2006-10-10 | 2011-02-01 | Broadcom Corporation | General and algebraic-constructed contention-free memory mapping for parallel turbo decoding with algebraic interleave ARP (almost regular permutation) of all possible sizes |
US7827473B2 (en) | 2006-10-10 | 2010-11-02 | Broadcom Corporation | Turbo decoder employing ARP (almost regular permutation) interleave and arbitrary number of decoding processors |
US7810018B2 (en) * | 2006-10-27 | 2010-10-05 | Telefonaktiebolaget Lm Ericsson (Publ) | Sliding window method and apparatus for soft input/soft output processing |
US7957484B2 (en) * | 2006-12-08 | 2011-06-07 | Texas Instruments Incorporated | Candidate list generation and interference cancellation framework for MIMO detection |
US8432986B2 (en) * | 2006-12-22 | 2013-04-30 | Samsung Electronics Co., Ltd. | Apparatus and method for receiving signals in multiple-input multiple-output wireless communication system |
US7975203B2 (en) * | 2007-01-17 | 2011-07-05 | Broadcom Corporation | Quadratic polynomial permutation (QPP) interleaver providing hardware savings and flexible granularity adaptable to any possible turbo code block size |
US8065588B2 (en) * | 2007-01-17 | 2011-11-22 | Broadcom Corporation | Formulaic flexible collision-free memory accessing for parallel turbo decoding with quadratic polynomial permutation (QPP) interleave |
US8155217B2 (en) * | 2007-01-30 | 2012-04-10 | Texas Instruments Incorporated | Systems and methods for low-complexity MIMO detection with analytical leaf-node prediction |
US8306139B2 (en) * | 2007-01-30 | 2012-11-06 | Texas Instruments Incorporated | Systems and methods for low-complexity MIMO detection using leaf-node prediction via look-up tables |
GB2459998B (en) * | 2007-03-27 | 2011-06-15 | Shell Int Research | Wellbore communication, downhole module and method for communicating |
US20080256424A1 (en) * | 2007-04-13 | 2008-10-16 | Broadcom Corporation | Information bit puncturing for turbo coding with parameter selectable rate matching tailored to lower eb/no without degrading bler (block error rate) performance |
US8904265B2 (en) * | 2007-05-02 | 2014-12-02 | Broadcom Corporation | Optimal period rate matching for turbo coding |
US8065594B2 (en) * | 2007-06-29 | 2011-11-22 | Limberg Allen Leroy | 8VSB DTV signals with PCCC and subsequent trellis coding |
US8069387B2 (en) * | 2007-07-16 | 2011-11-29 | Broadcom Corporation | Turbo coding having combined turbo de-padding and rate matching de-padding |
US8069400B2 (en) * | 2007-08-13 | 2011-11-29 | Broadcom Corporation | Optimal circular buffer rate matching for turbo code |
EP2096884A1 (de) | 2008-02-29 | 2009-09-02 | Koninklijke KPN N.V. | Telekommunikationsnetzwerk und Verfahren für den zeitbasierten Netzwerkzugang |
US8352840B2 (en) * | 2008-03-25 | 2013-01-08 | Her Majesty The Queen in Right of Canada, As Represented by The Minister of Industry, Through The Commincations Research Centre Canada | Event cleanup processing for improving the performance of sequence-based decoders |
US8468426B2 (en) * | 2008-07-02 | 2013-06-18 | Apple Inc. | Multimedia-aware quality-of-service and error correction provisioning |
EP2178213A1 (de) | 2008-10-16 | 2010-04-21 | Thomson Licensing | Verfahren und Vorrichtungen zur fehlerkorrigierenden Codierung |
US8175186B1 (en) * | 2008-11-20 | 2012-05-08 | L-3 Services, Inc. | Preserving the content of a communication signal corrupted by interference during transmission |
KR20100072717A (ko) * | 2008-12-22 | 2010-07-01 | 삼성전자주식회사 | 데이터 처리 방법 및 장치 |
JP5195550B2 (ja) * | 2009-03-17 | 2013-05-08 | 沖電気工業株式会社 | 復号装置及び符号化システム |
US8320868B2 (en) * | 2010-02-11 | 2012-11-27 | Mediatek Singapore Pte. Ltd. | Integrated circuits, communication units and methods of cancellation of intermodulation distortion |
WO2011119137A1 (en) | 2010-03-22 | 2011-09-29 | Lrdc Systems, Llc | A method of identifying and protecting the integrity of a set of source data |
FR2972876B1 (fr) | 2011-03-15 | 2013-03-22 | Cassidian Sas | Procede d'encodage correcteur d'erreur, procede de decodage et dispositifs associes. |
FR2972877B1 (fr) | 2011-03-15 | 2013-03-22 | Cassidian Sas | Procede d'encodage correcteur d'erreur, procede de decodage et dispositifs associes. |
FR2972878B1 (fr) | 2011-03-15 | 2014-01-10 | Cassidian Sas | Procede d'encodage correcteur d'erreur, procede de decodage et dispositifs associes. |
US8984377B2 (en) | 2011-04-19 | 2015-03-17 | National Kaohsiung First University Of Science And Technology | Stopping methods for iterative signal processing |
FR2983372B1 (fr) * | 2011-11-29 | 2015-08-28 | Sagem Defense Securite | Decodeur de faible complexite pour codage convolutif |
US8774324B2 (en) * | 2011-12-14 | 2014-07-08 | Xilinx, Inc. | Systems and methods for changing decoding parameters in a communication system |
US9608851B2 (en) | 2013-03-15 | 2017-03-28 | Jonathan Kanter | Turbo decoding techniques |
US20140344648A1 (en) | 2013-03-15 | 2014-11-20 | Jonathan Kanter | Turbo decoding techniques |
EP3662301A1 (de) | 2017-08-15 | 2020-06-10 | Flarm Technology AG | Entfernte flugzeugidentifikation für uav |
WO2019234903A1 (ja) | 2018-06-08 | 2019-12-12 | 日本電気株式会社 | 復号装置、復号方法、及び非一時的なコンピュータ可読媒体 |
EP3764233A1 (de) | 2019-07-08 | 2021-01-13 | Continental Teves AG & Co. OHG | Verfahren zur erkennung von fehlern in oder manipulationen von in einer vorrichtung gespeicherten daten oder software |
CN110889370B (zh) * | 2019-11-26 | 2023-10-24 | 上海大学 | 基于条件生成对抗网络的端对端的侧面人脸合成正脸的系统及方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3652998A (en) * | 1970-03-01 | 1972-03-28 | Codex Corp | Interleavers |
US4295218A (en) * | 1979-06-25 | 1981-10-13 | Regents Of The University Of California | Error-correcting coding system |
US4677626A (en) * | 1985-03-01 | 1987-06-30 | Paradyne Corporation | Self-synchronizing interleaver for trellis encoder used in wireline modems |
US4677625A (en) * | 1985-03-01 | 1987-06-30 | Paradyne Corporation | Distributed trellis encoder |
FR2585906B1 (fr) * | 1985-08-02 | 1987-09-25 | Battail Gerard | Procede de decodage d'un code convolutif et decodeur correspondant |
FR2592258B1 (fr) * | 1985-12-23 | 1991-05-03 | Thomson Csf | Procede et dispositif de transmission radioelectrique d'informations codees, resistant au brouillage |
US4882733A (en) * | 1987-03-13 | 1989-11-21 | Ford Aerospace Corporation | Method and apparatus for combining encoding and modulation |
FR2616986B1 (fr) * | 1987-06-17 | 1989-10-27 | Matra | Dispositif de decodage par syndromes de messages en code convolutionnel |
US4881241A (en) * | 1988-02-24 | 1989-11-14 | Centre National D'etudes Des Telecommunications | Method and installation for digital communication, particularly between and toward moving vehicles |
US5077741A (en) * | 1989-12-05 | 1991-12-31 | Motorola, Inc. | Data throughput enhancement |
US5157671A (en) * | 1990-05-29 | 1992-10-20 | Space Systems/Loral, Inc. | Semi-systolic architecture for decoding error-correcting codes |
US5263051A (en) * | 1991-07-05 | 1993-11-16 | Codex Corporation | Device and method of interleaving for a trellis precoding system |
US5289501A (en) * | 1991-11-26 | 1994-02-22 | At&T Bell Laboratories | Coded modulation with unequal error protection for fading channels |
US5287374A (en) * | 1992-04-30 | 1994-02-15 | Hughes Aircraft Company | Identification of encoder type through observation of data received |
-
1991
- 1991-04-23 FR FR9105280A patent/FR2675971B1/fr not_active Expired - Lifetime
-
1992
- 1992-04-16 US US07/870,614 patent/US5446747A/en not_active Expired - Lifetime
- 1992-04-22 DE DE69231938T patent/DE69231938T2/de not_active Expired - Lifetime
- 1992-04-22 DE DE69215743T patent/DE69215743T2/de not_active Expired - Lifetime
- 1992-04-22 EP EP96107690A patent/EP0735696B1/de not_active Expired - Lifetime
- 1992-04-22 EP EP92460013A patent/EP0511141B1/de not_active Expired - Lifetime
-
1998
- 1998-06-26 HK HK98106926A patent/HK1007841A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0735696A3 (de) | 1999-01-13 |
EP0735696B1 (de) | 2001-07-11 |
DE69215743D1 (de) | 1997-01-23 |
EP0511141A1 (de) | 1992-10-28 |
DE69215743T2 (de) | 1997-07-10 |
DE69231938D1 (de) | 2001-08-16 |
US5446747A (en) | 1995-08-29 |
HK1007841A1 (en) | 1999-04-23 |
FR2675971A1 (fr) | 1992-10-30 |
EP0511141B1 (de) | 1996-12-11 |
FR2675971B1 (fr) | 1993-08-06 |
EP0735696A2 (de) | 1996-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69231938T2 (de) | Iteratives Dekodierungsverfahren, Dekodierungsmodul und Dekoder dafür | |
DE3910739C2 (de) | ||
DE69026916T2 (de) | Verschachtelung in kodierte Modulation für den mobilen Funk | |
EP0301161B1 (de) | Verfahren zur Aufbereitung eines Faltungscodes zur Übertragung sowie dessen empfangsseitige Rückwandlung sowie Anordnung hierzu | |
DE69722331T2 (de) | Informationsbits-Übertragungsverfahren mit Fehlerkorrektur-Kodierung, Kodier- und Dekodiervorrichtung dafür | |
DE3689819T2 (de) | Fehler-Korrektur-Koder/Dekoder. | |
DE69424877T2 (de) | Reed-solomon-dekoder | |
DE69722571T2 (de) | System und Verfahren zur digitalen Übertragung mit einem Produktkode kombiniert mit multidimensionaler Modulation | |
DE69128347T2 (de) | Vorwärts fehlerkorrekturkodesystem | |
DE69621228T2 (de) | Verfahren, modul und vorrichtung zum empfang digitaler signale mit iterativer arbeitsweise | |
DE69905987T2 (de) | Verfahren und Gerät zur Kodierung und Signalübertragung unter Verwendung eines Sub-Codes von einem Produktcodes | |
DE69936908T2 (de) | Iterative dekodierung von produktkoden | |
DE60108892T2 (de) | Modul, vorrichtung und verfahren zum hochbitratigen dekodieren eines verketteten codes | |
EP0778687A2 (de) | Bestimmung der Zweigmetriken in einem Viterbi-Entzerrer | |
DE69936067T2 (de) | Verfahren und Vorrichtung zur Maximum-a-Posteriori Warscheinlichkeits-Dekodierung | |
EP0392603A2 (de) | Übertragungssystem | |
DE69936568T2 (de) | Verfahren und Vorrichtung zum Verchachteln einer ersten Bitsequenz in eine zweite Bitsequenz | |
EP0488456B1 (de) | Maximalwahrscheinlichkeitsempfänger | |
DE2515038A1 (de) | Synchronisationsschaltung fuer einen viterbi-dekodierer | |
DE69020951T2 (de) | Kodiereinrichtung für einen Fehlerprüfungs- und Fehlerkorrekturkode. | |
DE69916726T2 (de) | Kodierungsvorrichtung und -Verfahren | |
DE69737337T2 (de) | Datenempfänger und Empfangsverfahren für punktierte, faltungskodierte Daten | |
DE1803222B2 (de) | Verfahren zum zusammenfassen pulscodierter nachrichten | |
DE2315347C3 (de) | Verfahren und Vorrichtung zur fortlaufenden Korrelations-Decodierung unter Einbeziehung von Amplitudengewichtung von Gruppen bildenden Signalen | |
DE10010238C2 (de) | Verfahren zum Speichern von Pfadmetriken in einem Viterbi-Decodierer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
R071 | Expiry of right |
Ref document number: 735696 Country of ref document: EP |
|
R081 | Change of applicant/patentee |
Ref document number: 735696 Country of ref document: EP Owner name: FRANCE TELECOM, FR Free format text: FORMER OWNER: FRANCE TELECOM, TELEDIFFUSION DE FRANCE S.A., , FR Effective date: 20121108 |
|
R082 | Change of representative |
Ref document number: 735696 Country of ref document: EP Representative=s name: EISENFUEHR, SPEISER & PARTNER, DE Effective date: 20121108 |