KR20100072717A - 데이터 처리 방법 및 장치 - Google Patents

데이터 처리 방법 및 장치 Download PDF

Info

Publication number
KR20100072717A
KR20100072717A KR1020080131205A KR20080131205A KR20100072717A KR 20100072717 A KR20100072717 A KR 20100072717A KR 1020080131205 A KR1020080131205 A KR 1020080131205A KR 20080131205 A KR20080131205 A KR 20080131205A KR 20100072717 A KR20100072717 A KR 20100072717A
Authority
KR
South Korea
Prior art keywords
data
error
bit
extracted
bits
Prior art date
Application number
KR1020080131205A
Other languages
English (en)
Inventor
황성희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080131205A priority Critical patent/KR20100072717A/ko
Priority to US12/561,576 priority patent/US20100162079A1/en
Priority to AT09179563T priority patent/ATE548693T1/de
Priority to EP09179563A priority patent/EP2199912B1/en
Priority to JP2009289750A priority patent/JP2010146697A/ja
Priority to CN200910261076A priority patent/CN101783689A/zh
Publication of KR20100072717A publication Critical patent/KR20100072717A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1405—Saving, restoring, recovering or retrying at machine instruction level
    • G06F11/141—Saving, restoring, recovering or retrying at machine instruction level for bus or memory accesses

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

추출된 데이터를 디코딩하고, 디코딩된 데이터의 에러를 정정하여 데이터 비트 및 데이터 비트 중 정정된 데이터 비트를 표시하는 데이터 비트 플래그를 생성하고, 데이터 비트 및 데이터 비트 플래그를 이용하여 추출된 데이터를 다시 디코딩하고, 다시 디코딩된 데이터의 에러를 정정하는 데이터 처리 방법이 개시된다.
에러, 정정, 피드백

Description

데이터 처리 방법 및 장치{Data processing method and apparatus}
본 발명은 데이터 처리 방법 및 장치에 대한 것으로, 보다 구체적으로 에러 정정된 데이터를 이용하여 재생하려는 데이터를 다시 디코딩하고, 다시 디코딩된 데이터에 대해 다시 에러 정정을 수행함으로써 보다 양질의 신호가 재생되는 데이터 처리 방법 및 장치에 대한 것이다.
기술의 발달로 데이터 저장 및 전송에 있어서 데이터량의 고용량화, 대량화를 위한 다양한 방법들이 고안되고 있다.
정보 저장 매체의 경우 기록 파워나 재생 파워의 영향으로, 그리고 먼지, 스크래치, 지문 등으로 인하여 디스크상에 기록된 데이터의 신뢰성이 떨어질 수 있다. 또한 정보 저장 매체가 고용량화될수록 재생되는 신호는 품질이 낮아지게 된다. 마찬가지로, 유선 또는 무선 통신망을 통한 정보 전송량이 대량화될수록 동일한 시간에 보다 만큼 많은 정보를 송수신해야 하기 때문에 주파수가 더 커져서 수신 신호를 제대로 얻기가 더 어려워지게 된다. 즉, 통신망을 통한 정보 전송량이 대량화될수록 재생되는 신호는 상대적으로 낮은 SNR(signal to noise ratio)을 갖게 되어 신호 품질이 낮아지게 된다.
본 발명은 데이터의 에러를 정정할 때 에러 정정에 대한 정보를 생성하고 이를 이용하여 데이터를 신호처리함으로써 데이터의 품질을 향상시키기 위한 데이터 처리 방법 및 장치를 제공하기 위한 것이다.
본 발명의 일 측면에 따르면, 추출된 데이터를 디코딩하는 단계, 상기 디코딩된 데이터의 에러를 정정하여 데이터 비트 및 상기 데이터 비트 중 정정된 데이터 비트를 표시하는 데이터 비트 플래그를 생성하는 단계, 상기 데이터 비트 및 상기 데이터 비트 플래그를 이용하여 상기 추출된 데이터를 다시 디코딩하는 단계 및 상기 다시 디코딩된 데이터의 에러를 정정하는 단계를 포함하는 데이터 처리 방법을 제공할 수 있다.
바람직한 실시 예에서, 상기 데이터를 다시 디코딩하는 단계는 상기 데이터 비트 플래그를 이용하여 상기 데이터 비트 중 에러가 정정된 데이터 비트를 감지하는 단계 및 상기 감지된 비트를 이용하여 상기 추출된 데이터를 다시 디코딩하는 단계를 포함할 수 있다. 또한, 상기 추출된 데이터가 에러 정정 인코딩된 후 변조된 데이터인 경우, 상기 에러 정정 이전에 상기 디코딩된 데이터를 복조하는 단계를 더 포함하고, 상기 추출된 데이터를 다시 디코딩하는 단계는 상기 데이터 비트를 변조하여 채널 비트를 생성하고, 상기 데이터 비트 플래그를 변조하여 채널 비트 플래그를 생성하는 단계 및 상기 채널 비트 및 상기 채널 비트 플래그를 이용하여 상기 추출된 데이터를 다시 디코딩하는 단계를 포함할 수 있다.
또한, 상기 추출된 데이터가 에러 정정 인코딩된 후 인터리빙된 데이터인 경 우, 상기 디코딩된 데이터의 에러를 정정하는 단계는 상기 디코딩된 데이터를 디인터리빙하는 단계, 상기 디인터리빙된 데이터를 에러 정정하고, 상기 에러 정정된 데이터를 인터리빙하는 단계 및 상기 인터리빙된 데이터를 이용하여 데이터 비트 및 상기 데이터 비트 중 정정된 데이터 비트를 표시하는 데이터 비트 플래그를 생성하는 단계를 포함할 수 있다. 또한, 상기 데이터는 기록 매체나 플래쉬 메모리로부터 추출되거나, 통신망을 통해 외부 단말로부터 수신하여 추출될 수 있다.
또한, 상기 디코딩된 데이터의 에러를 정정하는 단계는 RS code, LDPC code, Turbo code 중 하나를 이용하여 수행될 수 있다. 또한, 상기 추출된 데이터를 다시 디코딩하는 단계 및 상기 다시 디코딩된 데이터의 에러를 정정하는 단계는 상기 추출된 데이터의 에러율이 소정치가 될때까지 반복될 수 있다.
본 발명의 다른 측면에 따르면, 추출된 데이터를 디코딩하는 신호 처리부 및 상기 디코딩된 데이터의 에러를 정정하여 데이터 비트 및 상기 데이터 비트 중 정정된 데이터 비트를 표시하는 데이터 비트 플래그를 생성하는 에러 정정부를 포함하고, 상기 신호 처리부는 상기 데이터 비트 및 상기 데이터 비트 플래그를 이용하여 상기 추출된 데이터를 다시 디코딩하고, 상기 에러 정정부는 다시 디코딩된 데이터의 에러를 정정하는 데이터 처리 장치를 제공할 수 있다.
본 발명의 또 다른 측면에 따르면, 추출된 데이터를 디코딩하는 단계, 상기 디코딩된 데이터의 에러를 정정하여 데이터 비트 및 상기 데이터 비트 중 정정된 데이터 비트를 표시하는 데이터 비트 플래그를 생성하는 단계, 상기 데이터 비트 및 상기 데이터 비트 플래그를 이용하여 상기 추출된 데이터를 다시 디코딩하는 단 계 및 상기 다시 디코딩된 데이터의 에러를 정정하는 단계를 포함하는 데이터 처리 방법을 실행하기 위한 프로그램을 저장한 컴퓨터로 판독 가능한 정보 저장 매체를 제공할 수 있다.
본 발명에 따르면, 데이터의 에러를 정정할 때 에러 정정에 대한 정보를 생성하고 이를 이용하여 데이터를 신호처리함으로써 데이터의 품질을 향상시키는 데이터 처리 방법 및 장치를 제공할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명하기로 한다.
정보 저장 매체의 고용량화를 위해 고밀도, 다층(multi layers) 구조 등에 대한 연구들이 수행되고 있다. 정보 저장 매체가 고용량화될수록 정보 저장 매체로부터 추출된 신호는 상대적으로 낮은 SNR(signal to noise ratio)을 갖게 되므로 에러 정정 방법이 요구된다. Blu-ray Disc 25GB에서 기록 선밀도를 40GB로 향상하기 위해서는 1 채널 비트의 물리적인 길이가 74.50nm에서 46.5625nm로 감소되어야 하므로 신호 재생이 어려워진다. 이를 무선 네트웍에 비유하면 동일한 시간에 그 만큼 많은 정보를 송수신해야 하기 때문에 주파수가 더 커져서 수신 신호를 제대로 얻기가 더 어려워짐을 의미한다.
또 다른 예로, 기존의 1 채널 비트에 해당하는 물리적인 위치로부터 0 또는 1의 신호를 기록/재생하는 이진(binary) 방식보다 00,01,10,11의 신호를 기록/재생하는 4-ary 방식은 신호들로 인하여 변별력이 떨어져 신호 품질이 떨어지게 된다.
이를 무선 네트웍에 비유하면 이진 방식은 BPSK(Binary Phase Shift Keying), Q-ary 방식은 QPSK(Quadrature Phase Shift Keying)에 대응한다고 볼 수 있다. QPSK는 2개의 위상만을 가지는 BPSK와 달리 4개의 위상을 가지게 되므로 그 만큼 신호를 구분하기가 힘들어 진다. 플래시 메모리에서 이와 유사한 개념으로 SLC(Single 레벨 Cell)방식과 MLC(Multi 레벨 Cell)방식을 찾을 수 있다.
결국 Binary 방식, BPSK, SLC방식 보다는 Q-ary 방식, QPSK, MLC 방식이 고밀도로 인하여 고용량화에는 유리하지만 상대적으로 신호 품질이 낮다.
일반적으로 신호의 품질이 나빠지면 에러 정정 부호화율을 낮춤으로 인하여 즉, 에러 정정용 패러티 비트(parity bit)들과 같은 부가 정보의 양을 확대하여 이를 극복할 수 있다. 하지만 이렇게 되면 낮추어진 부호화율 만큼 용량의 손실은 불가피하게 된다.
본 발명은 에러 정정 능력을 향상시키기 위하여 신호 처리와 에러 정정 기능을 반복하여 수행하는 것을 특징으로 한다.
도 1은 본 발명의 일 실시 예에 따른 데이터 처리 장치의 내부 블록도이다. 도 1을 참조하면, 데이터 처리 장치(100)는 신호 처리부(110)와 에러 정정부(120)를 포함한다. 데이터 처리 장치(100)는 정보 저장 매체나 플래쉬 메모리로부터 데이터를 독출하거나, 또는 통신망을 통해 외부 단말로부터 데이터를 수신하여 이를 처리하는 장치이다. 데이터 처리 장치(100)가 통신망을 통해 데이터를 수신하는 경우, 데이터 처리 장치(100)는 외부 단말과 통신을 수행하기 위한 유선 또는 무선 통신부를 더 포함할 수 있다.
신호 처리부(110)는 메모리부(111), 동기부(113) 및 신호 디코딩부(115)를 포함한다. 메모리부(111)는 정보 저장 매체로부터 독출되거나 또는 통신망을 통해 외부로부터 수신된 데이터를 임시적으로 저장한다. 동기부(113)는 에러 정정부(120)로부터 피드백(feedback)된 정보와, 메모리부(111)에 임시로 저장되어 있는 추출된 데이터를 동기화시킨다. 디코딩부(115)는 피드백된 정보들을 참조하여 추출된 데이터를 디코딩한다.
에러 정정부(120)는 디코딩된 데이터의 에러를 정정하고, 정정된 비트에 대한 정보를 생성한다. 에러 정정부(120)는 데이터 비트 플래그 생성부(121)와 에러 정정 디코딩부(123)를 포함한다. 에러 정정부(120)는 신호 처리부(110)로부터 받은 데이터의 에러를 정정하여 데이터 비트를 생성한다.
데이터 비트 플래그 생성부(121)는 생성된 데이터 비트 중에 에러가 정정된 데이터 비트에 대해, 그 비트가 에러가 정정되었다는 것을 표시하기 위한 데이터 비트 플래그를 생성한다. 데이터 비트 플래그는 에러 정정 디코딩부(123)에 의해 에러가 정정되었음을 표시하기 위한 정보로, 에러가 정정된 데이터 비트에 플래그 형태로 포함될 수 있다. 에러 정정부(120)는 에러 정정 디코딩부(123)에 의해 디코딩되어 생성된 데이터 비트와 데이터 비트 플래그 생성부(121)에 의해 생성된 데이터 비트 플래그를 신호 처리부(110)로 피드백한다.
신호 처리부(110)는 에러 정정부(120)로부터 피드백된 정보를 이용하여 메모리부(111)에 저장되어 있던 데이터를 다시 디코딩한다. 신호 처리부(110)는 에러 정정부(120)로부터 받은 데이터 비트 플래그를 이용하여 데이터 비트 중 어떤 비트 가 에러가 정정된 비트인지를 파악할 수 있다. 신호 처리부(110)는 에러가 정정되었다고 판단된 비트를 이용하여, 에러가 정정되지 않은 다른 비트를 신호 처리함으로써, 결과적으로 에러가 정정되지 않은 다른 비트의 에러가 정정되게 되어 데이터의 신호 품질이 보다 향상되게 된다.
신호 처리부(110)는 아직 데이터에 에러가 남아 있는 경우, 신호처리한 데이터를 다시 에러 정정부(120)로 보낸다. 에러 정정부(120)는 신호 처리부(110)로부터 받은 데이터 비트에 대해 다시 에러를 정정한다. 에러 정정부(120)에 의해 에러가 정정되는 데이터 비트는 이미 에러가 한 번 정정된 상태이므로, 에러 정정부(120)에 의해 다시 에러가 정정될 경우 데이터 비트의 에러율이 더 감소하게 된다. 에러 정정부(120)는 다시 에러가 정정된 데이터 비트 및 그에 대한 데이터 비트 플래그를 생성한다. 에러 정정부(120)는 데이터의 에러가 모두 정정되지 않은 경우, 데이터 비트와 데이터 비트 플래그를 다시 신호 처리부(110)로 보낸다.
신호 처리부(110)와 에러 정정부(120)는 데이터 비트의 에러가 0이 될 때까지, 또는 데이터 처리 장치(100)에 기 설정된 횟수만큼, 또는 데이터 비트의 에러율이 소정치까지 떨어질 때까지 위 과정들을 반복하여 수행함으로써, 데이터의 에러율을 낮추게 된다.
이와 같이 본 발명의 일 실시 예에 의하면, 에러 정정부가 에러를 정정한 후, 에러 정정된 결과에 대한 정보를 신호 처리부에 피드백하여줌으로써, 신호 처리부는 에러 정정된 결과를 이용하여 데이터를 다시 신호 처리하여 보다 퀄러티가 향상된 신호를 생성하게 된다. 또한, 에러 정정부는 보다 퀄러티가 향상된 신호를 받아 다시 에러를 정정함으로써 데이터의 에러율이 감소하게 된다.
도 2는 본 발명의 다른 실시 예에 따른 데이터 처리 장치(200)의 내부 블록도이다. 도 2의 데이터 처리 장치(200)는 신호 처리부(210), 에러 정정부(220) 외에 복조부(230) 및 변조부(240)를 더 포함한다. 신호 처리부(210)와 에러 정정부(220)는 도 1의 신호 처리부(110)와 에러 정정부(120)와 수행하는 바가 거의 동일하다.
데이터 재생은 데이터 기록의 역순으로 진행된다. 따라서, 데이터가 매체 등에 기록될 때 ECC(Error Correction Code) 인코딩 후 어떤 과정을 거친 후 매체에 저장되었다면 본 발명의 피드백을 실시하기위해 데이터 처리 장치(200)는 에러 정정부(220)가 생성한 데이터 비트들과 데이터 비트 플래그를 상기 어떤 과정을 거친 이후의 포맷으로 재가공한 후에 비로소 재가공된 신호를 신호 처리부(210)로 보내야 한다.
예컨대, 데이터가 ECC 인코딩 후 변조되는 과정을 거친 후 DVD, Blu-ray Disc와 같은 매체에 기록되었다고 가정한다. 데이터 재생 프로세스는 이의 역으로, 매체로부터 데이터를 독출하고, 독출된 신호에 대해 EQ(Equalizer)/PRML(Partial Response, Maximum Likelihood)디코딩과 같은 신호처리를 수행한 후 이를 복조하고, 복조된 데이터를 ECC 디코딩하여 사용자 데이터를 재생하는 순서로 진행되게 된다. 즉, 데이터 기록시 ECC 인코딩된 데이터를 변조한 후에 매체에 기록한 경우, 매체에 기록된 데이터를 재생하기 위해서는 매체에서 독출한 데이터를 디코딩한 후 이를 복조하고 나서 ECC 디코딩을 수행해야 한다.
도 2는 데이터가 ECC 인코딩된 후, 채널의 특성에 맞도록 변조되어 매체에 기록된 경우, 이러한 프로세스를 통해 기록된 데이터를 매체로부터 독출하여 재생하기 위한 데이터 처리 장치(200)를 도시한 것이다. 도 2에서 신호 처리부(210)와 에러 정정부(220) 사이에는 복조부(demodulator)(230)와 변조부(modulator)(240)가 포함되어 있음을 알 수 있다.
신호 처리부(210)는 매체로부터 독출되거나 통신망을 통해 수신된 데이터를 디코딩한다. 신호 처리부(210)에 의해 디코딩된 데이터는 인코딩 단계에서 변조된 상태이므로, 신호 처리부(210)는 디코딩된 데이터를 복조부(230)로 보낸다. 복조부(230)는 데이터 기록시 수행된 변조의 역과정을 수행하고, 복조된 데이터를 에러 정정부(220)로 보낸다. 에러 정정부(220)는 복조부(230)로부터 받은 데이터의 에러를 정정하고, 데이터 비트와 수정된 비트에 대한 데이터 비트 플래그를 생성한다.
에러 정정부(220)가 신호 처리부(210)로부터 받은 데이터들은 복조부(230)에 의해 복조된 상태이므로, 에러 정정부(220)에 의해 생성된 데이터 비트와 데이터 비트 플래그가 신호 처리부(210)로 피드백되기 위해서는 데이터 비트와 데이터 비트 플래그가 신호 처리부(210)의 데이터 포맷에 맞도록 변조되어야 한다. 이를 위해, 에러 정정부(220)는 데이터 비트와 데이터 비트 플래그를 변조부(240)로 보낸다. 변조부(240)는 데이터 비트와 데이터 비트 플래그를 채널 특성에 맞도록 변조하여 데이터 비트를 채널 비트로 전환하고, 데이터 비트 플래그를 채널 플래그로 전환한다. 신호 처리부(210)는 채널 비트와 채널 플래그를 이용하여 매체로부터 독출된 데이터를 다시 디코딩한다.
경우에 따라, 데이터 기록시 ECC 인코딩 과정에서 인터리빙(interleaving) 방법이 사용될 수도 있다. 이 경우, 역으로 ECC 디코딩 과정에서도 디인터리빙(deinterleaving) 방법이 사용되게 된다. 인터리빙 방법은 각각의 채널 특성에 따라 달라질 수 있다.
인코딩 과정에서 인터리빙 방식이 사용된 데이터가 매체에 기록된 경우, 이러한 데이터를 재생하기 위해 데이터 처리 장치(200)는 신호 처리부(210) 또는 복조부(230)로부터 수신한 데이터를 디인터리빙한 후, 디인터리빙된 데이터를 에러 정정부(220)로 보낸다. 에러 정정부(220)는 에러를 정정한 후 에러가 정정된 데이터를 인코딩 과정과 동일하게 인터리빙한다. 에러 정정부(220)는 인터리빙된 데이터를 신호 처리부(210)로 전송하게 된다.
도 2에서는 데이터 처리 장치(200) 내부에 인터리빙 또는 디인터리빙을 수행하는 블록을 별도로 도시하지 않았으나, 경우에 따라, 인터리빙 또는 디인터리빙을 수행하는 인터리버(interleavor) 또는 디인터리버(deinterleavor)가 별도의 블록으로 포함될 수도 있다.
도 3은 본 발명의 일 실시 예에 따른 데이터 처리 방법에 의해 처리되는 데이터를 도시한 도면이다. 도 3의 (a)는 데이터 기록 단계에서 생성된 NRZ 비트 시퀀스(original non-return-to-zero bit sequence)를 도시한다. NRZ 비트 시퀀스는 NRZI 패턴으로 바뀌어 매체에 기록되는데, 도 3의 (b)는 매체에 기록되는 NRZI 패턴(NRZI pattern to be recorded)을 도시한다.
데이터는 기록 및 독출 단계에서 노이즈(noise)를 수반하게 된다. 만일 노이 즈가 없고 채널의 특성이 PR12221 채널 특성을 따른다면, 도 3의 (b)의 NRZI 패턴은 도 3의 (c)와 같이 이상적인 RF 레벨 신호(Ideal RF Level(w/o noise))로 나타낼 수 있게 된다.
이를 기반으로 데이터가 재생될 때 매체로부터 독출된 데이터가 도 3의 (d)의 수신된 RF 레벨 신호(Received RF Level(with noise))라고 가정한다. 도 3의 (d)의 수신된 RF 레벨 신호는 비터비 알고리즘(viterbi algorithm)이나 이와 유사한 PR 채널 특성과, RLL특성을 이용한 방법을 사용한 PRML에 의해 도 3의 (e)의 1차로 디코딩된 NRZI 패턴(Decoded NRZI pattern by 1st PRML)으로 디코딩된다. 즉, 도 1 또는 도 2의 신호 처리부(110, 210)는 도 3의 (d)의 수신된 RF 레벨 신호와 도 3의 (c)의 이상적인 RF 레벨 신호와의 차를 이용하여 도 3의 (d)의 신호를 디코딩함으로써 도 3의 (e)의 신호를 생성한다.
도 3의 (e) 신호를 다시 NRZ로 전환하면 도 3의 (f)의 NRZ 비트 시퀀스(NRZ bit sequence)가 된다. 도 3의 (f)의 NRZ 비트 시퀀스에는 6 비트의 에러가 있음을 알 수 있다. 도 3의 (f)의 NRZ 비트 시퀀스는 복조부(230)를 거쳐 데이터 비트들로 전환된 후 에러 정정부(220)로 입력된다.
도 3의 (g)의 NRG 비트 시퀀스(NRZ bit sequence after ECC)는 에러 정정부(220)에서 에러가 정정된 후 변조부(240)에서 변조되어 생성된 신호를 나타낸다. 즉, 도 3의 (g)는 에러 정정 후 데이터가 변조되었을 때의 채널 비트들인 NRZ 데이터를 의미한다. 도 3의 (g)의 NRG 비트 시퀀스는 6비트들의 에러들 중 뒤의 3비트들만이 에러 정정되고 앞의 3비트는 에러가 정정되지 않았음을 알 수 있다.
에러 정정부(220)는 정정된 비트가 무엇인지를 알 수 있도록 하기 위해 정정된 비트를 나타내는 데이터 비트 플래그를 생성한다. 도 3의 (h)는 에러 정정부(220)에 의해 생성된 데이터 비트 플래그를 도시한 것으로, 도 3의 (g)의 NRG 비트 시퀀스(NRZ bit sequence after ECC) 중 에러가 정정된 비트들에 대해서는 하이 값(high value)을 그렇지 않은 비트들에 대해서는 로우 값(low value)을 갖는 신호로 표시되어 있다. 도 3의 (h)에서 3비트들이 로우로 표시되어 있는데 PR12221 채널에서 RF 레벨은 전후 2비트씩을 참조해서 결정되므로 로우로 표시된 3비트들과 전후 2비트들 즉, 총 7비트들에 해당하는 구간은 그 RF 레벨의 이상적인 값을 알기가 어려우므로 신뢰하지 못하는 구간이 된다.
이로 인하여 도 3의 (i)의 수정된 RF 레벨(Modified RF 레벨)은 상기 7비트들을 제외한 나머지 비트들에 대해서는 도 3의 (c)의 이상적인 RF 레벨로 대체하고 7비트들에 대해서 도 3의 (d)의 수신된 RF 레벨을 그대로 취하여 생성된다.
신호 처리부(110, 210)는 에러 정정부(120, 220)로부터 받은 신호를 두번째로 신호 처리할 때, 도 3의 (g)의 NRZ 비트 시퀀스와 도 3의 (h)의 데이터 비트 플래그로부터 로우 3비트들을 제외한 비트들의 참값을 이미 알고 있기 때문에 로우 3비트를 제외한 비트들의 값을 이용하여 신호를 디코딩하게 된다. 보다 구체적으로 신호 처리부(110, 210)는 도 3의 (i)의 수정된 RF 레벨을 디코딩함으로써 도 3의 (j)의 2차로 디코딩된 NRZI 패턴(Decoded NRZI Pattern by 2nd PRML)를 얻을 수 있고 이를 NRZ 전환하여 도 3의 (k)의 NRZ 비트 시퀀스(NRZ bit sequence)를 구한다. 도 3의 (k)의 NRZ 비트 시퀀스를 참조하면 에러가 있었던 6비트들 중 3비트들이 원 래 값으로 디코딩되었음을 알 수 있다. 이와 같이 본 발명의 일 실시 예에 따르면 신호처리와 에러정정을 반복 수행함으로써 데이터의 신호 품질이 향상되게 되고, 결과적으로 에러 정정율이 높아지게 된다.
도 4는 데이터 비트 플래그가 채널 비트 플래그로 전환되는 개념을 설명하기 위한 도면이다. 변조 코드(modulation code)가 데이터 2비트를 채널 3비트로 전환되는 2/3 변조라고 가정한다. 도 4의 (a)와 같이 6 비트의 에러를 가지는 NRZ 비트 시퀀스는 복조되어 도 4의 (b)와 같이 4 비트의 에러를 가지는 데이터 비트들로 전환된다. 도 4의 (c)는 에러 정정으로 2비트가 정정된 데이터 비트들을 도시한다. 도 4의 (d)는 도 4의 (c)의 데이터 비트들에 대한 데이터 비트 플래그를 나타낸다.
도 4의 (e)는 에러 정정된 데이터 비트들이 변조되어 3비트의 에러를 가지는 NRZ 비트 시퀀스로 전환된 것을 도시한다. 도 4의 (d)의 데이터 비트 플래그는, 도 4의 (e)의 NRZ 비트 시퀀스에서 에러가 정정된 비트와 그렇지 않은 비트를 표시하기 위하여 도 4의 (f)와 같이 채널 플래그로 전환되게 된다.
본 발명은 유무선 통신망을 통해 외부 단말이나 외부 서버와 데이터를 송수신하는 데이터 처리 장치에서도 사용될 수 있다. 유무선 통신망을 통해 데이터를 송수신하는 데이터 처리 장치는 장치 내에서 디지털 신호와 아날로그 신호간에 변조/복조를 수행한다.
유무선 통신망을 통해 데이터를 송수신하는 데이터 처리 장치는 다양한 위상 편이 변조 방식을 이용하여 디지털 데이터를 위상 데이터로 전환하여 아날로그화 하거나, 아날로그 신호로부터 위상을 파악하여 디지털 데이터로 전환한다. 이러한 데이터 처리 장치에서 사용되는 위상 편이 변조 방식의 하나로 BPSK (Binary Phase Shift Key) 방식이 있다. 이 방식은 1비트 심볼을 2개의 위상으로 구분하여 변조하는 방식이다. 또 다른 위상 편이 변조 방식으로 QPSK(Quadrature Phase Shift Keying) 방식이 있다. QPSK 방식은 2비트 심볼을 4개의 위상으로 구분하여 변조하는 방식이다. 또한 8-PSK는 3비트 심볼을 8개의 위상으로 구분하여 변조하는 방식이다.
도 1 및 2의 데이터 처리 장치(100, 200)가 유무선 통신망을 통해 데이터를 송수신하기 위해서는 데이터 처리 장치(100, 200)는 아날로그 신호를 샘플링하고, 샘플링된 신호를 등화기(equalizer)를 이용하여 등화하고 LMSE(Least Mean Square Error), PRML등의 신호처리 수단을 이용하여 신호 처리를 수행한다.
도 5는 도 1 및 도 2의 데이터 처리 장치(100, 200)가 유무선 통신망을 통해 데이터를 송수신하는 경우, 데이터 처리 장치(100, 200)에서 사용되는 위상 편이 변조 방법을 설명하기 위한 도면이다. 도 5의 (a)는 하나의 심볼(2 비트)이 4개의 위상으로 변조되는 QPSK 변조방식을 나타내고, 도 5의 (b)는 하나의 심볼(3 비트)이 8개의 위상으로 변조되는 8-PSK 변조 방식을 나타낸다. 데이터 처리 장치(100, 200)는 복조를 수행할 때, 수신된 아날로그 신호로부터 위상을 검출하고 검출된 위상에 따라 아날로그 신호를 디지털 신호로 전환한다. 수신된 아날로그 신호로부터 위상을 검출한다는 것은 결국 위상이라는 것들도 서로 구분되는 값들이므로 매체로부터 데이터를 독출할 때 독출된 아날로그 신호로부터 RF 레벨를 얻는 것과 개념적으로 동일하다.
데이터 처리 장치(100, 200)가 통신망을 통해 데이터를 송수신하는 경우, 데이터 처리 장치(100, 200)가 데이터를 변조/복조하기 전에 최종적인 위상 데이터는 도 3의 (e)와 같이 PRML에 의해 디코딩된 NRZI 패턴과 개념적으로 동일하다고 볼 수 있다. 다만 도 3에서 1 심볼은 1비트를 나타내지만 유무선 통신망을 통해 데이터를 송수신하는 경우에는 변조/복조 방식에 따라 1 심볼이 나타내는 비트수가 다르다는 차이점이 있다.
도 1, 도 2의 데이터 처리 장치(100)가 수신된 RF 레벨과 이상적인 RF 레벨들과의 차를 이용하여 LMSE와 같은 방법으로 디코딩을 수행하여 도 3의 (e)와 같은 신호를 생성한 것과 유사하게, 데이터 처리 장치(100, 200)가 유무선 통신망을 통해 데이터를 송수신하는 경우, 데이터 처리 장치(100, 200)는 위상 차를 이용하여 LMSE와 같은 방법으로 디코딩을 수행할 수 있다. 8-PSK를 예로 들면 최종 검출된 위상이 010이고, 에러 정정 후 앞 2비트가 01이 아니라 10이라는 것을 알게 되었다고 가정하자. 이 경우, 신호의 원래 값은 100 또는 101 중 하나임을 알 수 있다. 도 5의 (b)에서 수신된 신호의 위상 010과 위상 차가 적은 신호는 100과 101중 101이므로, 두 번째 신호처리 시 최종적으로 수신된 신호의 위상 010과 위상차가 적은 101의 위상을 가지는 것으로 신호를 디코딩하게 된다. 이로 인하여 신호처리와 에러정정의 반복 수행에 의해 신호 품질이 향상되게 된다.
본 발명은 메모리부터 독출된 데이터를 신호 처리할 때도 사용될 수 있다. 도 6은 플래쉬 메모리(Flash Memory)에서 검출되는 신호를 처리할 때 본 발명의 일 실시 예가 적용되는 것을 설명하기 위한 도면이다.
하나의 셀에 1 비트가 저장되어 있는 경우, 그 셀을 SLC(single layer cell) 플래쉬 메모리라 부르고, 하나의 셀에 복수의 비트가 저장되는 경우 그 셀을 MLC(multi layer cell) 플래쉬 메모리라 부른다.
도 6의 (a)와 (b)는 각 각 SLC 플래쉬 메모리와 MLC 플래쉬 메모리의 전압 레벨을 도시한 도면이다. SLC 플래쉬 메모리의 전압은 두가지 레벨로 나뉘고, 2비트 MLC 플래쉬 메모리의 전압은 4개의 레벨로 나뉠 수 있다. 플래쉬 메모리는 재생 시 TV(Threshold Value)로 데이터가 구별되는데 SLC 플래쉬 메모리의 경우 레벨 0과 레벨 1을 구별하기 위해 하나의 TV를 갖게 되고, 2비트 MLC 플래쉬 메모리의 경우 레벨 0과 레벨 1을 구별하기 위한 TV 0, 레벨 1과 레벨 2를 구별하기 위한 TV 1, 및 레벨 2와 레벨 3을 구별하기 위한 TV 2, 모두 3개의 TV로 레벨이 구별되게 된다. 1셀에 3비트가 저장되는 3비트 MLC 플래쉬 메모리의 경우, 동일한 방법으로 7개의 TV를 가지고 신호를 판단하게 된다.
셀에 저장되어 있는 비트의 하드(hard) 값을 판단하기 위해, 플래쉬 메모리로부터 데이터를 독출하는 데이터 처리 장치(100, 200)는 플래쉬 메모리가 도 6의 (b)와 같이 2 비트 MLC 플래쉬 메모리인 경우, TV 1으로 셀의 전압을 판단해서 전압이 TV 1보다 작으면 전압의 크기가 레벨 2 또는 3이라고 판단하고, 전압이 TV 1보다 크면 전압의 크기가 레벨 0 또는 레벨 1이라고 판단한다. 만약 TV 1보다 셀의 전압이 큰 경우, 데이터 처리 장치(100, 200)는 2 비트 중 첫번째 비트의 값을 1로 디코딩한다. 데이터 처리 장치는 2번째 비트값을 디코딩하기 위해 TV 0로 다시 셀의 전압을 판단하고, 셀의 전압이 TV 0보다 크면 2 비트 중 두번째 비트의 값을 1 로, 그보다 작으면 0으로 디코딩한다.
데이터 처리 장치(100, 200)가 2 비트 MLC 플래쉬 메모리에서 어떤 셀에 저장된 전압을 판단했더니 그 전압의 레벨의 크기가 TV 1과 TV 2사이에 있다면, 데이터 처리 장치(100, 200)는 전압의 레벨 값을 01로 디코딩한다. 그 후, 데이터 처리 장치(100, 200)가 에러 정정을 수행한 결과, 첫번째 비트의 실제 값이 0이 아니라 1이었고 두 번째 비트는 실제 값을 알 수 없다고 한다면, 2비트 MLC 플레쉬 메모리의 셀에 저장된 올바른 비트 값은 10 또는 11 중 하나가 된다.
에러 정정부(120, 220)는 두 비트중 첫번째 비트의 값이 에러 정정된 비트라는 것을 표시하는 데이터 비트 플래그를 생성하고, 데이터 비트 플래그와 데이터 비트를 다시 신호 처리부(110, 210)로 전송하게 된다. 신호 처리부(110, 210)는 에러 정정부(120, 220)로부터 받은 데이터 비트 플래그와 데이터 비트를 이용하여 다시 전압의 레벨 값을 디코딩한다. 즉, 신호 처리부(110, 210)는 측정된 셀의 전압이 TV 1과 TV 2사이에 있었으므로 확률상 실제 셀의 전압이 11보다는 10의 값을 갖을 확률이 더 높다는 것을 이용하여, 두번째로 신호처리시 두 비트를 10으로 디코딩하게 된다. 이렇게 함으로써 재생하고자 하는 데이터의 에러가 감소하게 된다. 이와 같이, 본 발명의 일 실시 예를 플래쉬 메모리에 적용할 경우에도, 에러가 정정되어 신호 품질이 향상된 신호를 구할 수 있게 된다.
도 7은 본 발명의 일 실시 예에 따른 데이터 처리 방법을 도시한 순서도이다. 도 7을 참조하면 데이터 처리 장치(100, 200)는 정보 저장 매체 또는 플래쉬 메모리로부터 데이터를 추출하거나 통신망을 통해 외부 서버 등으로부터 데이터를 전송받는다(단계 710). 신호 처리부(110, 210)는 추출한 데이터를 신호처리한다(단계 720). 보다 구체적으로, 신호 처리부(110, 210)는 아날로그 신호를 디지털 신호로 변환하거나 디지털 신호를 아날로그 신호로 변환하고, PLL(Phase Locked Loop), EQ(Equalizer), PRML(Partial Response Maximum Likelihood)등을 이용하여 추출된 데이터를 디코딩한다.
신호 처리부(110, 210)는 신호처리된 데이터를 에러 정정부(120, 220)로 보낸다. 추출된 데이터가 에러 정정 인코딩된 후 변조된 데이터인 경우, 데이터 처리 장치(100, 200)는 신호 처리부(110, 210)에 의해 신호 처리된 데이터를 복조하고, 복조된 데이터를 에러 정정부(120, 220)로 보낸다.
에러 정정부(120, 220)는 신호처리된 데이터의 에러를 정정하여 데이터 비트 및 데이터 비트 중 에러가 정정된 비트가 무엇인지를 표시하는 데이터 비트 플래그를 생성한다(단계 730). 에러 정정부(120, 220)는 데이터 비트와 데이터 비트 플래그를 신호 처리부(110, 210)로 피드백한다. 추출된 데이터가 에러 정정 인코딩된 후 변조된 데이터라서 에러 정정부(120, 220)로 입력되기 전에 복조된 데이터인 경우, 데이터 처리 장치(100, 200)는 에러 정정부(120, 220)에 의해 생성된 데이터 비트를 변조하여 채널 비트를 생성하고, 데이터 비트 플래그를 변조하여 채널 비트 플래그를 생성한다.
신호 처리부(110, 210)는 데이터 비트, 데이터 비트 플래그를 이용하거나 또는 채널 비트, 채널 비트 플래그를 이용하여 추출된 데이터를 다시 신호처리한다(단계 740). 데이터 처리 장치(100, 200)는 신호 처리부(110, 210)에 의해 두 번째 로 신호처리된 데이터의 에러율이 소정치인지를 판단하고 데이터의 에러율이 기 설정된 소정치가 아닌 경우 단계 730부터를 다시 반복하여 수행한다.
상기 모든 실시 예에서 ECC는 RS(Reed Solomon) code, LDPC code, Turbo code등과 같은 유무선 통신이나 정보 저장 매체에서 사용되어 지는 모든 종류의 에러 정정 코드가 적용될 수 있다.
본 발명에 의한 신호 처리 및 에러 정정 방법을 이용할 경우, 정보 저장 매체의 고용량화와 유무선 통신의 고속화 등에 따른 신호 재생 조건의 열화에도 불구하고, 양질의 데이터가 재생될 수 있다. 또한, 인코딩 규격이 확정된 상태에서도 데이터 처리 장치의 재생 모듈을 일부 수정하는 것만으로 고용량화와 고속화에 따른 신호 재생 조건의 열화를 극복할 수 있어, 기존 제품과의 호환성을 유지하면서 고용량화 고속화를 달성할 수 있게 된다. 또한 일반적으로 정보 저장 매체는 사용 시간이 증가할수록 신호 품질이 나빠지는데 본 발명의 일 실시 예가 이용될 경우, 품질이 떨어진 신호까지도 에러를 정정 할 수 있어 정보 저장 매체의 사용 시간을 연장할 수 있게 된다.
이제까지 본 발명에 대하여 그 바람직한 실시 예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으 로 해석되어야 할 것이다.
도 1은 본 발명의 일 실시 예에 따른 데이터 처리 장치의 내부 블록도이다.
도 2는 본 발명의 다른 실시 예에 따른 데이터 처리 장치의 내부 블록도이다.
도 3은 본 발명의 일 실시 예에 따른 데이터 처리 방법에 의해 처리되는 데이터를 도시한 도면이다.
도 4는 본 발명의 실시 예에 따라 데이터 비트 플래그가 채널 비트 플래그로 전환되는 개념을 설명하기 위한 도면이다.
도 5는 도 1 및 도 2의 데이터 처리 장치가 유무선 통신망을 통해 데이터를 송수신하는 경우, 데이터 처리 장치에서 사용되는 위상 편이 변조 방법을 설명하기 위한 도면이다.
도 6은 플래쉬 메모리에서 검출되는 신호 처리시 본 발명의 일 실시 예가 적용되는 것을 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시 예에 따른 데이터 처리 방법을 도시한 순서도이다.

Claims (15)

  1. 추출된 데이터를 디코딩하는 단계;
    상기 디코딩된 데이터의 에러를 정정하여 데이터 비트 및 상기 데이터 비트 중 정정된 데이터 비트를 표시하는 데이터 비트 플래그를 생성하는 단계;
    상기 데이터 비트 및 상기 데이터 비트 플래그를 이용하여 상기 추출된 데이터를 다시 디코딩하는 단계; 및
    상기 다시 디코딩된 데이터의 에러를 정정하는 단계를 포함하는 것을 특징으로 하는 데이터 처리 방법.
  2. 제1 항에 있어서, 상기 데이터를 다시 디코딩하는 단계는 상기 데이터 비트 플래그를 이용하여 상기 데이터 비트 중 에러가 정정된 데이터 비트를 감지하는 단계; 및
    상기 감지된 비트를 이용하여 상기 추출된 데이터를 다시 디코딩하는 단계를 포함하는 것을 특징으로 하는 데이터 처리 방법.
  3. 제1 항에 있어서, 상기 추출된 데이터가 에러 정정 인코딩된 후 변조된 데이터인 경우, 상기 에러 정정 이전에 상기 디코딩된 데이터를 복조하는 단계를 더 포함하고,
    상기 추출된 데이터를 다시 디코딩하는 단계는 상기 데이터 비트를 변조하여 채널 비트를 생성하고, 상기 데이터 비트 플래그를 변조하여 채널 비트 플래그를 생성하는 단계; 및
    상기 채널 비트 및 상기 채널 비트 플래그를 이용하여 상기 추출된 데이터를 다시 디코딩하는 단계를 포함하는 것을 특징으로 하는 데이터 처리 방법.
  4. 제1 항에 있어서, 상기 추출된 데이터가 에러 정정 인코딩된 후 인터리빙된 데이터인 경우,
    상기 디코딩된 데이터의 에러를 정정하는 단계는
    상기 디코딩된 데이터를 디인터리빙하는 단계;
    상기 디인터리빙된 데이터를 에러 정정하고, 상기 에러 정정된 데이터를 인터리빙하는 단계; 및
    상기 인터리빙된 데이터를 이용하여 데이터 비트 및 상기 데이터 비트 중 정정된 데이터 비트를 표시하는 데이터 비트 플래그를 생성하는 단계를 포함하는 것을 특징으로 하는 데이터 처리 방법.
  5. 제1 항에 있어서, 상기 데이터는 기록 매체나 플래쉬 메모리로부터 추출되거나, 통신망을 통해 외부 단말로부터 수신하여 추출되는 것을 특징으로 하는 데이터 처리 방법.
  6. 제1 항에 있어서, 상기 디코딩된 데이터의 에러를 정정하는 단계는 RS code, LDPC code, Turbo code 중 하나를 이용하여 수행되는 것을 특징으로 하는 데이터 처리 방법.
  7. 제1 항에 있어서, 상기 추출된 데이터를 다시 디코딩하는 단계 및 상기 다시 디코딩된 데이터의 에러를 정정하는 단계는 상기 추출된 데이터의 에러율이 소정치가 될때까지 반복되는 것을 특징으로 하는 데이터 처리 방법.
  8. 추출된 데이터를 디코딩하는 신호 처리부; 및
    상기 디코딩된 데이터의 에러를 정정하여 데이터 비트 및 상기 데이터 비트 중 정정된 데이터 비트를 표시하는 데이터 비트 플래그를 생성하는 에러 정정부를 포함하고,
    상기 신호 처리부는 상기 데이터 비트 및 상기 데이터 비트 플래그를 이용하여 상기 추출된 데이터를 다시 디코딩하고, 상기 에러 정정부는 다시 디코딩된 데이터의 에러를 정정하는 것을 특징으로 하는 데이터 처리 장치.
  9. 제8 항에 있어서, 상기 신호 처리부는 데이터 비트 플래그를 이용하여 상기 데이터 비트 중 에러가 정정된 데이터 비트를 감지하고, 상기 감지된 비트를 이용하여 상기 추출된 데이터를 다시 디코딩하는 것을 특징으로 하는 데이터 처리 장치.
  10. 제8 항에 있어서, 상기 추출된 데이터가 에러 정정 인코딩된 후 변조된 데이터인 경우,
    상기 디코딩된 데이터를 복조하는 복조부; 및
    상기 데이터 비트를 변조하여 채널 비트를 생성하고, 상기 데이터 비트 플래그를 변조하여 채널 비트 플래그를 생성하는 변조부를 더 포함하고
    상기 신호 처리부는 상기 변조부에 의해 생성된 상기 채널 비트 및 상기 채널 비트 플래그를 이용하여 상기 추출된 데이터를 다시 디코딩하는 것을 특징으로 하는 데이터 처리 장치.
  11. 제8 항에 있어서, 상기 추출된 데이터가 에러 정정 인코딩된 후 인터리빙된 데이터인 경우,
    상기 에러 정정부는 상기 디코딩된 데이터를 디인터리빙한 후 에러 정정하고, 상기 에러 정정된 데이터를 인터리빙하여 데이터 비트 및 상기 데이터 비트 중 정정된 데이터 비트를 표시하는 데이터 비트 플래그를 생성하는 것을 특징으로 하는 데이터 처리 장치.
  12. 제8 항에 있어서, 상기 데이터는 기록 매체나 플래쉬 메모리로부터 추출되거나, 통신망을 통해 외부 단말로부터 수신하여 추출되는 것을 특징으로 하는 데이터 처리 장치.
  13. 제8 항에 있어서, 상기 에러 정정부는 RS code, LDPC code, Turbo code 중 하나를 이용하여 상기 디코딩된 데이터의 에러를 정정하는 것을 특징으로 하는 데이터 처리 장치.
  14. 제8 항에 있어서, 상기 추출된 데이터의 에러율이 소정치가 될때까지 상기 신호 처리부는 추출된 데이터를 다시 디코딩하고 상기 에러 정정부는 상기 다시 디코딩된 데이터의 에러를 정정하는 것을 특징으로 하는 데이터 처리 장치.
  15. 추출된 데이터를 디코딩하는 단계;
    상기 디코딩된 데이터의 에러를 정정하여 데이터 비트 및 상기 데이터 비트 중 정정된 데이터 비트를 표시하는 데이터 비트 플래그를 생성하는 단계;
    상기 데이터 비트 및 상기 데이터 비트 플래그를 이용하여 상기 추출된 데이터를 다시 디코딩하는 단계; 및
    상기 다시 디코딩된 데이터의 에러를 정정하는 단계를 포함하는 것을 특징으로 하는 데이터 처리 방법을 실행하기 위한 프로그램을 저장한 컴퓨터로 판독 가능한 정보 저장 매체.
KR1020080131205A 2008-12-22 2008-12-22 데이터 처리 방법 및 장치 KR20100072717A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020080131205A KR20100072717A (ko) 2008-12-22 2008-12-22 데이터 처리 방법 및 장치
US12/561,576 US20100162079A1 (en) 2008-12-22 2009-09-17 Method and apparatus for processing data
AT09179563T ATE548693T1 (de) 2008-12-22 2009-12-17 Verfahren und vorrichtung zur datenverarbeitung
EP09179563A EP2199912B1 (en) 2008-12-22 2009-12-17 Method and apparatus for processing data
JP2009289750A JP2010146697A (ja) 2008-12-22 2009-12-21 データ処理方法及び装置
CN200910261076A CN101783689A (zh) 2008-12-22 2009-12-22 用于处理数据的方法和设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080131205A KR20100072717A (ko) 2008-12-22 2008-12-22 데이터 처리 방법 및 장치

Publications (1)

Publication Number Publication Date
KR20100072717A true KR20100072717A (ko) 2010-07-01

Family

ID=42084629

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080131205A KR20100072717A (ko) 2008-12-22 2008-12-22 데이터 처리 방법 및 장치

Country Status (6)

Country Link
US (1) US20100162079A1 (ko)
EP (1) EP2199912B1 (ko)
JP (1) JP2010146697A (ko)
KR (1) KR20100072717A (ko)
CN (1) CN101783689A (ko)
AT (1) ATE548693T1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117533B2 (en) * 2013-03-13 2015-08-25 Sandisk Technologies Inc. Tracking erase operations to regions of non-volatile memory
US9153331B2 (en) * 2013-03-13 2015-10-06 Sandisk Technologies Inc. Tracking cell erase counts of non-volatile memory
US9129689B2 (en) * 2013-03-13 2015-09-08 Sandisk Technologies Inc. Tracking erase pulses for non-volatile memory
US10369652B2 (en) * 2015-07-24 2019-08-06 Illinois Tool Works Inc. Wireless and powerline communications in a welding-type system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2675971B1 (fr) * 1991-04-23 1993-08-06 France Telecom Procede de codage correcteur d'erreurs a au moins deux codages convolutifs systematiques en parallele, procede de decodage iteratif, module de decodage et decodeur correspondants.
EP1069779B1 (en) * 1999-02-09 2016-04-13 Sony Corporation Coding system and its method
US7027503B2 (en) * 2002-06-04 2006-04-11 Qualcomm Incorporated Receiver with a decision feedback equalizer and a linear equalizer
KR20040046649A (ko) * 2002-11-28 2004-06-05 삼성전자주식회사 에러 정정을 위한 부호화 장치 및 방법과 복호화 장치 및방법
US7558109B2 (en) * 2006-11-03 2009-07-07 Sandisk Corporation Nonvolatile memory with variable read threshold

Also Published As

Publication number Publication date
EP2199912B1 (en) 2012-03-07
ATE548693T1 (de) 2012-03-15
CN101783689A (zh) 2010-07-21
JP2010146697A (ja) 2010-07-01
US20100162079A1 (en) 2010-06-24
EP2199912A1 (en) 2010-06-23

Similar Documents

Publication Publication Date Title
US20070061687A1 (en) Soft decoding method and apparatus, error correction method and apparatus, and soft output method and apparatus
KR0165277B1 (ko) 디지탈신호 자기 기록 재생장치
US7516392B2 (en) Recording apparatus, reproducing apparatus and recording medium
US8599959B2 (en) Methods and apparatus for trellis-based modulation encoding
US8875000B2 (en) Methods and systems systems for encoding and decoding in trellis coded modulation systems
US6104324A (en) Coding/decoding method for reproducing data in high density and reproducing data, and apparatus therefor
JPH10256921A (ja) ディジタルデータの変調及び復調方法並びにディジタルデータの変調及び復調装置
EP2199912B1 (en) Method and apparatus for processing data
US10223202B2 (en) Optical disc apparatus for recording and reproducing data onto and from an optical disc based on an evaluation value
CN102063918A (zh) 编码方法、编码设备、解码方法和解码设备
WO2013179662A1 (ja) 復号システム及び復号方法
CN1103106C (zh) 信息录放装置
KR19980031982A (ko) 데이타 저장기기의 prml 코드 생성방법
EP0899885A2 (en) PRML code encoding and decoding methods dor high-density data storing device
JPWO2004068491A1 (ja) データ記録再生システム及び方法
JPH052842A (ja) 軟判定復号回路
JP6103309B2 (ja) 復号装置及び復号方法
WO2013145747A1 (ja) 復号装置及び復号方法
US7006022B1 (en) System and method for enhancing data correction capability using error information obtained from demodulation procedures
WO2015107571A1 (ja) 復号装置および復号方法、記録再生装置および記録再生方法
JP2003223765A (ja) 復調装置
JP4079906B2 (ja) 誤り訂正回路および再生装置
JPH04372779A (ja) 軟判定復号回路
JPH04372778A (ja) 軟判定復号回路
JP2007273017A (ja) 情報再生装置、誤り訂正方法および集積回路

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid