Hintergrund der Erfindung
-
Die vorliegende Erfindung bezieht sich auf einen
Digitalkomponentenvideosignalprozessor in einem System zum Aufzeichnen, Wiedergeben oder Übertragen eines
digitalisierten Komponentenvideosignals, z.B. einem System wie ein digitaler VTR (Video
Tape Recorder, Videobandaufzeichnungsgerät).
-
Ein digitaler VTR für Komponentenvideosignale bzw. ein sog. D-1 VTR ist schon seit
einigen Jahren kommerziell im Gebrauch. Der D-1 VTR ist ein digitaler VTR, bei dem
ein 4:2:2-Signal nach der CCIR-Empfehlung 601 in einer in 8 Bit quantisierten Form
aufgezeichnet oder wiedergegeben wird. Das 4:2:2-Signal ist ein Signal, das dadurch
erhalten wird, daß ein Luminanzsignal und zwei Farbdifferenzsignale bei 13,5 MHz
bzw. 6,75 MHz abgetastet werden, und dieses 4:2:2-Signal ist konform bzw. anpaßbar
an das bestehende Fernsehsignal, das ein Bildseitenverhältnis von 4:3 aufweist und
auf einem Rastersystem von 525 Zeilen mit 60 Hz und 625 Zeilen mit 50 Hz beruht.
Andererseits gibt es einen Trend zu einem Bildseitenverhältnis von 16:9 oder eine
weitere laterale Ausdehnung, wobei das Rastersystem bleibt, wie es ist. Ein solches
Fernsehsystem wird in Japan mit EDTV-II, in den USA mit ATV und in Europa mit
"clean PAL", "PAL plus" oder "Erweitertes 4:2:2" bezeichnet. In dieser Beschreibung
wird es als Erweitertes 4:2:2 bezeichnet.
-
Wenn die Abtastfrequenz des erweitertes 4:2:2-Systems so gewählt wird, daß sie
(1619)/(413) = 4/3 mal so hoch wie die des normalen 4:2:2-Systems ist, ist dies
deswegen praktisch, weil die gleiche horizontale Auflösung wie im normalen 4:2:2-
System erhalten wird, selbst wenn eine weitere laterale Ausdehnung durchgeführt
wird. In diesem Fall betragen die Abtastfrequenzen eines Luminanzsignals und
zweier Farbdifferenzsignale 18 MHz bzw. 9 MHz. Wenn ein durch Quantisieren dieser
Signale in 8 Bit erhaltenes Signal ein erstes Digitalkomponentenvideosignal ist, ist die
Daten rate
dieses Signals in einer Wortratenfrequenz- und Bitratendarstellung wie
folgt:
-
Wortratenfrequenz: 18 + 9 x 2 = 36 MHz
-
Bitrate: (18 + 9 x 2) x 8=288 Mbits/sec.
-
Andererseits ist die Datenrate des D-1 VTR wie folgt:
-
Wortratenfrequenz: 13,5 + 6,75 x 2 = 27 MHz
-
Bitrate: (13,5 + 6,75 x 2) x 8 = 216 Mbits/sec.
-
Die Einzelheiten des konventionellen digitalen VTR sind z.B. beschrieben in SMPTE
D-1 DTTR (SMPTE Journal, Dezember 1986). Der Stand der Technik eines
Verfahrens zum Codieren einer 10-Bit-Abtastung oder eines 10-Bit-Worts in ein 8-Bit-Wort,
das in Ausführungsbeispielen dieser Erfindung verwendet wird, ist beschrieben in der
US-A 4,730,223 und in der EP-A-0,405,885.
-
Es wird nun D-X als digitaler VTR zum Aufzeichnen/Wiedergeben des obigen ersten
Digitalkomponentenvideosignals betrachtet. Die Bitrate des D-X VTR wird im
Vergleich zu der des D-1 VTR auf 288/216 = 133% erhöht. Daher ist es nicht möglich,
den konventionellen D-1 VTR als D-X VTR zu verwenden, und daher ist es
erforderlich, einen neuartigen digitalen VTR als D-X VTR zu entwickeln. Da jedoch das dem
bestehenden Fernsehsignal mit einem Bildseitenverhältnis von 4:3 entsprechende
4:2:2-Signal auch in Zukunft verwendet werden wird, wird der D-1 VTR auch dann
erforderlich sein, wenn ein neuer digitaler VTR als D-X hergestellt wird. Das würde zu
der Existenz von zwei Arten von digitalen VTRS und von Kassetten für D-1 und für D-
X führen, was umständlich ist.
Zusammenfassende Beschreibung der Erfindung
-
Die Aufgabe dieser Erfindung ist es, einen Digitalkomponentenvideosignalprozessor
ganz allgemein für einen digitalen VTR anzugeben, wobei D-1 mit D-X verbunden
bzw. darin eingefügt wird, um sowohl ein erweitertes 4:2:2-Signal als auch ein 4:2:2-
Signal aufzuzeichnen/wiederzugeben, und wobei bei der
Aufzeichnung/Wiedergabe zu erzeugende Dummy-Daten minimiert werden.
-
Um diese Aufgabe zu lösen, wird ein Digitalkomponentenvideosignalprozessor nach
Anspruch 1 angegeben.
-
Bei einem bevorzugten Ausführungsbeispiel ist die Datenrate des ersten
Digitalkomponentenvideosignals 36 MHz ausgedrückt als Wortratenfrequenz, und 288 Mbits/
sec., ausgedrückt als Bitrate, und die Datenrate des zweiten
Digitalkomponentenvideosignals ist 27 MHz, ausgedrückt als Wortratenfrequenz, und 216 Mbits/sec.,
ausgedrückt als Bitrate. Da bei dem obigen Aufbau der Wortcodierer ein Wort des
zweiten Digitalkomponentenvideosignals als 8 Bit verarbeitet, wird die
Wortratenfrequenz des zweiten Digitalkomponentenvideosignals nach der Verarbeitung 27 x 10/8
= 33,75 MHz, was geringer als die Wortratenfrequenz des ersten
Digitalkomponentenvideosignals aber nahe daran ist. Auch die Datenrate des zweiten
Digitalkomponentenvideosignals wird der des ersten Digitalkomponentenvideosignals
gleichgemacht, und zwar durch den Speicher für die Datenratenumwandlung zu einer hohen
Frequenz. Daher ist es möglich, das erste Digitalkomponentenvideosignal und das
zweite Digitalkomponentenvideosignal unter Verwendung des gleichen digitalen VTR
bei minimalen Dummy-Daten aufzuzeichnen/wiederzugeben.
Kurzbeschreibung der Zeichnungen
-
Fig. 1 ist ein Blockdiagramm des gesamten Aufzeichnungsabschnitts
eines Digitalkomponentenvideosignalprozessors nach einem
ersten Ausführungsbeispiel der Erfindung;
-
Fig. 2 ist ein Blockdiagramm des gesamten Wiedergabeabschnitts des
Digitalkomponentenvideosignalprozessors nach dem ersten
Ausführungsbeispiel dieser Erfindung;
-
die Fig. 3A bis 3E zeigen ein Zeitgebungsdiagramm des Aufzeichnungsabschnittes
des Digitalkomponentenvideosignalprozessors des ersten
Ausführungsbeispiels dieser Erfindung für den Fall eines zweiten
Digitalkomponentenvideosignals;
-
die Fig. 4A bis 4E zeigen ein Zeitgebungsdiagramm des Wiedergabeabschnittes
des Digitalkomponentenvideosignalprozessors des ersten
Ausführungsbeispiels dieser Erfindung für den Fall des zweiten
Digitalkomponentenvideosignals;
-
Fig. 5 ist ein Blockdiagramm eines Teils eines
Aufzeichnungsabschnitts eines Digitalkomponentenvideosignalprozessors nach
einem zweiten Ausführungsbeispiel dieser Erfindung; und
-
Fig. 6 ist ein Blockdiagramm eines Teils eines Wiedergabeabschnitts
eines Digitalkomponentenvideosignalprozessors nach dem
zweiten Ausführungsbeispiel dieser Erfindung.
Beschreibung der bevorzugten Ausführungsbeispiele
-
Es werden nun anhand der begleitenden Zeichnungen Ausführungsbeispiele dieser
Erfindung beschrieben.
-
Fig. 1 ist ein Blockdiagramm des gesamten Aufzeichnungsabschnitts eines
Digitalkomponentenvideosignalprozessors nach einem ersten Ausführungsbeispiel dieser
Erfindung.
-
In Fig. 1 werden ein Luminanzsignal und zwei Farbdifferenzsignale eines ersten
Analogkomponentenvideosignals, das das Originalsignal als ersten
Digitalkomponentenvideosignals ist, durch Anschlüsse 1, 20 und 22 an LPFs 3, 24 bzw. 26 eingegeben.
Ein Luminanzsignal und zwei Farbdifferenzsignale eines zweiten
Analogkomponentenvideosignals, das das Originalsignal eines zweiten
Digitalkomponentenvideosignals
ist, werden durch Anschlüsse 2, 21 und 23 an LPFs 4, 25 bzw. 27 eingegeben.
Die LPFs 3, 24 und 26 entsprechen einer Abtastung bei 18 MHz, 9 MHz bzw. 9 MHz
und weisen hohe Bandabschneidefrequenzen auf, die auf etwa 7,6 MHz, 3,6 MHz
bzw. 3,6 MHz gesetzt sind. Die LPFs 4, 25 und 27 entsprechen einer Abtastung bei
13,5 MHz, 6,75 MHz bzw. 6,75 MHz und weisen hohe Bandabschneidefrequenzen
auf, die auf ungefähr 5,7 MHz, 2,7 MHz bzw. 2,7 MHz gesetzt sind. Das
Luminanzsignal und die beiden Farbdifferenzsignale für entweder das erste oder das zweite
Analogkomponentenvideosignal, die die Ausgangssignale der LPFs sind, werden
jeweils durch Schalter 5, 28 und 29 ausgewählt und danach durch A/D-Wandler 6, 30
und 31 in die Digitalkomponentenvideosignale umgewandelt. Im Fall des ersten Ana-
logkomponentenvideosignals sind die Abtastfrequenzen des Luminanzsignals und der
beiden Farbdifferenzsignale 18 MHz, 9 MHz bzw. 9 MHz, und die Anzahl der
quantisierten Bits in jedem Signal ist 8. In dem Fall des zweiten
Analogkomponentenvideosignals sind die Abtastfrequenzen des Luminanzsignals und der beiden
Farbdifferenzsignale 13,5 MHz, 6,75 MHz bzw. 6,75 MHz, und die Anzahl der quantisierten Bits
in jedem Signal ist 10.
-
Als Signaleingangseinrichtung werden drei Einrichtungen kollektiv bezeichnet, die
zusammengesetzt sind aus einer Einrichtung, die die LPFs 3 und 4, den Schalter 5
und den A/D-Wandler 6 einschließt, einer Einrichtung, die die LPFs 24 und 25, den
Schalter 28 und den A/D-Wandler 30 einschließt und einer Einrichtung, die die LPFS
26 und 27, den Schalter 29 und den A/D-Wandler 31 einschließt.
-
Die beiden Farbdifferenzsignale, die die Ausgangssignale der A/D-Wandler 30 und 31
sind, werden in eine Auswahleinrichtung 32 eingegeben, die wiederum alternierend in
Einheiten einer Abtastung diese Signale auswählt, um ein zeitaufgeteiltes
Farbdifferenzsignal auszugeben. Die Abtastrate dieses zeitaufgeteilten Farbdifferenzsignals
wird die gleiche wie die des Luminanzsignals am Ausgang des A/D-Wandlers 6. Die
Abtastrate beträgt 18 MHz im Fall des ersten Digitalkomponentenvideosignals und
13,5 MHz im Fall des zweiten Digitalkomponentenvideosignals. Das Luminanzsignal
am Ausgang des A/D-Wandlers 6 und das zeitaufgeteilte Farbdifferenzsignal am
Ausgang der Auswahleinrichtung 32 werden in 10-Bit-Zwischenspeicher (Latch) 7
bzw. 33 eingegeben.
-
Acht obere Bits des Ausgangssignals des Zwischenspeichers 7 oder 33 werden durch
einen Speicher 8 oder 34 in eine Auswahleinrichtung 11 oder 37 eingegeben. Zwei
untere Bits des Ausgangssignals des Zwischenspeichers 7 oder 33 werden in ein
Schieberegister 9 oder 35 eingegeben, das sukzessive vier kontinuierliche
Abtastungen sammelt, um Wörter mit jeweils acht Bit zu erzeugen. Das Ausgangssignal des
Schieberegisters 9 oder 35 wird durch einen Speicher 10 oder 36 mit acht Bit pro
Wort in die Auswahleinrichtung 11 oder 37 eingegeben. Im Fall des zeitaufgeteilten
Farbdifferenzsignals ist ein von dem Schieberegister 35 aus den unteren 2-Bit-
Abschnitten erzeugtes Wort aus den unteren 2-Bit-Abschnitten von vier Abtastungen
zusammengesetzt, die zwei kontinuierliche Abtastungen für jedes der beiden
Farbdifferenzsignale enthalten. Die Ausgangssignale der Speicher 8 und 34 mit aus
den oberen 8-Bit-Abschnitten zusammengesetzten Wörtern und die Ausgangssignale
der Speicher 10 und 36 mit aus den unteren 2-Bit-Abschnitten zusammengesetzten
Wörtern werden von den Auswahleinrichtungen 11 und 37 in geeigneten Einheiten
ausgewählt, wie später erläutert. Eine Auswahleinrichtung 38 wählt das
Luminanzsignal aus der Auswahleinrichtung 11 und das zeitaufgeteilte Farbdifferenzsignal aus
der Auswahleinrichtung 37 alternierend in Einheiten von einem Wort aus, um das
ausgewählte Signal an einen Anschluß 39 auszugeben.
-
Zwei Einrichtungen, die aus einer Einrichtung, die den Zwischenspeicher 7 und das
Schieberegister 9 einschließt und einer Einrichtung, die den Zwischenspeicher 33 und
das Schieberegister 35 einschließt, aufgebaut sind, werden kollektiv als Wortcodierer
bezeichnet. Ferner werden zwei Einrichtungen, die aus einer Einrichtung, die die
Speicher 8 und 10 einschließt und einer Einrichtung, die die Speicher 34 und 36
einschließt, aufgebaut sind, kollektiv als Speicher zur Datenratenumwandlung zu einer
hohen Frequenz bezeichnet.
-
Das Ausgangssignal des Schalters 5 wird ferner in eine
Synchronseparationseinrichtung (Sync Separator) 40 eingegeben, um ein Horizontalsynchronsignal und ein
Vollbildsynchronsignal zu erfassen. Das erfaßte horizontale Synchronsignal wird in
PLLs 41 und 42 angegeben, die wiederum mit Horizontalsynchronsignalen von 27
MHz bzw. 36 MHz synchrone Takte erzeugen. Diese Takte, Adressen in einer
Horizontalrasterperiode, und zwar von Einteilungszählern in den PLLs 41 und 42 erzeugt,
und das Vollbildsynchronsignal aus der Synchronseparationseinrichtung 40 werden in
Zeitgebungsgeneratoren 43 und 44 eingegeben, um verschiedene
Zeitgebungssignale für ein Digitalsystem zu erzeugen. Eine Vielzahl von Zeitgebungssignalen
einschließlich Takte aus dem Zeitgebungsgenerator 43 werden in einen Schalter 46
eingegeben. Eine Vielzahl von Zeitgebungssignalen einschließlich von Takten aus dem
Zeitgebungsgenerator 44 werden an eine Vielzahl von Anschlüssen 48 ausgegeben,
und ein Teil davon einschließlich von Takten wird in den Schalter 46 eingegeben. Der
Schalter 46 wählt im Fall des ersten Digitalkomponentenvideosignals
Eingangssignale aus dem Zeitgebungsgenerator 44 aus und im Fall des zweiten
Digitalkomponentenvideosignals Eingangssignale aus dem Zeitgebungsgenerator 43, um das
ausgewählte Eingangssignal an eine Vielzahl von Anschlüssen 47 auszugeben. Eine
Vielzahl von Zeitgebungssignalen einschließlich von Takten aus den Anschlüssen 47
werden verwendet für eine Steuerung bis zu der Zeitgebung zum Einschreiben in die
Speicher 8, 10, 34 und 36 oder den Speicher zur Datenratenumwandlung zu einer
hohen Frequenz, und eine Vielzahl von Zeitgebungssignalen einschließlich von
Takten aus den Anschlüssen 48 werden verwendet für eine Steuerung bei und nach der
Zeitgebung zum Auslesen aus dem Speicher zur Datenratenumwandlung zu einer
hohen Frequenz. Und zwar verwendet die Ausgangsseite des Speichers zur
Datenratenumwandlung zu einer hohen Frequenz immer die Zeitgebungssignale aus dem
Zeitgebungsgenerator 44 auf der Basis eines Worttaktsignals von 18 MHz, das aus
dem Taktsignal mit 36 MHz aus dem PLL 42 erzeugt ist, und die Eingangsseite des
Speichers zur Datenratenumwandlung zu einer hohen Frequenz verwendet selektiv
die Zeitgebungssignale aus dem Zeitgebungsgenerator 44, und zwar im Fall des
ersten Digitalkomponentenvideosignals, die auf dem Worttaktsignal mit 18 MHz
beruhen, das aus dem Taktsignal mit 36 MHz aus dem PLL 42 erzeugt ist, und die
Zeitgebungssignale aus dem Zeitgebungsgenerator 43, und zwar im Fall des zweiten
Digitalkomponentenvideosignals, die auf einem Worttaktsignal mit 13,5 MHz beruhen,
das aus dem Taktsignal mit 27 MHz aus dem PLL 41 erzeugt ist. Ein erstes/zweites
Digitalkomponentenvideosignal-Umschaltsignal wird aus einem Anschluß 45 in den
Zeitgebungsgenerator 44 eingegeben, um einen Teil der zu den Anschlüssen 48
auszugebenden Zeitgebungssignale umzuschalten, wie später erläutert.
-
Die Horizontalrasterfrequenz beträgt 15,75/1,001 kHz im Fall des Systems mit 525
Zeilen bei 60 Hz und bei 15,625 kHz im Fall des Systems mit 625 Zeilen bei 50 Hz,
und die Gesamtzahl von Abtastungen in einer horizontalen Rasterperiode ist
bestimmt durch Dividieren der Abtastfrequenz durch die Horizontalrasterfrequenz. Die
Gesamtzahl von Abtastungen in einer Horizontalrasterperiode für das Luminanzsignal
und das Farbdifferenzsignal im Fall des ersten Digitalkomponentenvideosignals
beträgt 1144 Abtastungen und 572 Abtastungen bei dem System mit 525 Zeilen bei 60
Hz und beträgt 1152 Abtastungen und 576 Abtastungen im Fall von 625 Zeilen bei 50
Hz. Diese Zahlen beim System des zweiten Digitalkomponentenvideosignals
betragen 858 Abtastungen und 429 Abtastungen bei dem System mit 525 Zeilen bei 60 Hz
und 864 Abtastungen und 432 Abtastungen bei dem System mit 625 Zeilen bei 50 Hz.
-
Tatsächlich aufgezeichnet/wiedergegeben werden Effektivabtastungen der
Gesamtabtastungen einer Horizontalrasterperiode, d.h. kontinuierliche Abtastungen in
einer Zeitperiode mit Ausnahme des Horizontalsynchronsignals. Die Anzahl von
Effektivabtastungen im Fall des zweiten Digitalkomponentenvideosignals ist definiert
durch die CCIR-Empfehlung 601, und zwar auf 720 Abtastungen für das
Luminanzsignal und 360 Abtastungen für das Farbdifferenzsignal jeweils bei dem System mit 525
Zeilen bei 60 Hz und dem System mit 625 Zeilen bei 50 Hz. Die Anzahl von effektiven
Abtastungen des ersten Digitalkomponentenvideosignals sollte auf das 4/3 (oder das
Abtastverhältnis)-fache derjenigen des zweiten Digitalkomponentenvideosignals
erhöht werden oder beträgt 960 Abtastungen für das Luminanzsignal und 480
Abtastungen für das Farbdifferenzsignal.
-
Die Fig. 3A bis 3E zeigen ein Zeitgebungsdiagramm im Fall des zweiten
Digitalkomponentenvideosignals. Fig. 3A zeigt die Zeitgebung von 10-Bit-Abtastungen aus dem
Zwischenspeicher 7 oder 33 bei einer Wortratenfrequenz von 13,5 MHz. Die
Abtastungen sind mit Adressen versehen in der Reihenfolge 0,1, 2,..., und zwar von der
ersten Effektivabtastung in einer Horizontalrasterperiode ausgehend. Im Fall des
zeitaufgeteilten Farbdifferenzsignals aus dem Zwischenspeicher 33 beinhalten die beiden
Farbdifferenzsignale eines, das zusammengesetzt ist aus Abtastungen, die mit
geraden Adressen 0, 2, 4,... versehen sind, und das andere, das zusammengesetzt ist
aus Abtastungen, die mit ungeraden Adressen 1, 5,... versehen sind. Die unteren Bits
jeder in Fig. 3A gezeigten 10-Bit-Abtastung werden aus dem Schieberegister 9 oder
35 in einer in Fig. 3B mit schattierten Abtastungen gezeigten Form ausgegeben, d.h.
auf solche Weise, daß die unteren 2-Bit-Abschnitte von vier kontinuierlichen 10-Bit
Abtastungen sukzessive gesammelt werden, um Wörter mit jeweils 8 Bit zu erzeugen.
Und zwar werden die in Fig. 3B gezeigten Abtastungen einschließlich einer für die
Adressen 0-3, einer für die Adressen 4-7 usw. bei einer Rate ausgegeben die 14 der
Abtastrate der in Fig. 3A gezeigten Abtastungen beträgt. Acht obere Bits jeder in Fig.
3A gezeigten 10-Bit Abtastung werden in den Speicher 8 oder 34 eingegeben und
daraus bei einer Wortratenfrequenz von 18 MHz ausgegeben, wie in Fig. 3C gezeigt.
Das in Fig. 3 C gezeigte Signal wird gegenüber dem in Fig. 3A gezeigten Signal um
eine Horizontalrasterperiode verzögert und ist ein intermittierendes Signal, bei dem
Ein-Wort-Zwischenräume zwischen Adressen 3 und 4, zwischen Adressen 7 und 8
usw. gemacht werden.Das in Fig. 3B gezeigte Signal wird in die Speicher 10 oder 36
eingegeben und wird daraus bei einer Wortratenfrequenz von 18 MHz ausgegeben,
wie in Fig. 3D gezeigt. Das in Fig. 3D gezeigte Signal ist gegenüber dem in Fig. 3B
gezeigten Signal um eine Horizontalrasterperiode verzögert und weist eine
Zeitgebung mit den in Fig. 3C gezeigten Einwortzwischenräumen auf. Die
Auswahleinrichtung 11 oder 37 wählt die in Fig. 3C gezeigten Wörter und die in Fig. 3D gezeigten
Wörter aus und gibt die ausgewählten Wörter bei einer Wortratenfrequenz von 18
MHz aus, wie in Fig. 3E gezeigt.
-
Andererseits beträgt im Fall des ersten Digitalkomponentenvideosignals die Anzahl
von quantisierten Bits 8, und diese Bits besetzen acht obere Bits jeder 10-Bit-
Abtastung aus dem Zwischenspeicher 7 oder 33. In diesem Fall wählt die
Auswahleinrichtung 11 oder 37 immer nur das Ausgangssignal des Speichers 8 oder 34 aus,
der aus den oberen 8-Bit-Abschnitten aufgebaute Wörter beinhaltet. Auch in diesem
Fall ist durch den Speicher 8 oder 34 die Verzögerung um eine
Horizontalrasterperiode
gegeben, aber die intermittierende Auslesung aus dem Speicher, wie in Fig. 3C
gezeigt, wird nicht durchgeführt, oder es werden Effektivabtastungen kontinuierlich
aus dem Speicher bei einer Wortratenfrequenz von 18 MHz für jede
Horizontalrasterperiode ausgelesen. Das Umschalten der Zeitgebung zum Auslesen aus dem
Speicher 8 oder 34 wird durch Eingeben des Umschaltsignals in den Anschluß zum
Umschalten des Generationsmodus der Zeitgebungssignale aus dem
Zeitgebungsgenerator 44 durchgeführt.
-
Die Anzahl von Effektivwörtern eines zu dem Anschluß 39 ausgegebenen
Digitalsignals, die in einer Horizontalrasterperiode aufzuzeichnen sind, beträgt 920 x 2 = 1920
im Fall des ersten Digitalkomponentenvideosignals und (720 + 720/4) x 2 = 1800
Wörter in dem Fall des zweiten Digitalkomponentenvideosignals.
-
Somit ist sowohl im Fall des ersten Digitalkomponentenvideosignals als auch des
zweiten Digitalkomponentenvideosignals das zu dem Anschluß 39 ausgegebene
Ausgangssignal ein Digitalsignal, das 8 Bit pro Wort beinhaltet und eine
Wortratenfrequenz von 36 MHz und eine Bitrate von 288 Mbits/sec aufweist, und bei dem das
Luminanzsignal und zeitaufgeteilte Farbdifferenzsignal bei jedem Wort alternieren. In
diesem Fall betragen die Dummy-Daten im zweiten Digitalkomponentenvideosignal
1920 - 1800 = 120 Wörter pro Horizontalrasterperiode und damit nur 120/1920 x 100
= 6% der Gesamtdaten. Dieses Digitalsignal ist einer Signalverarbeitung zum
Aufzeichnen in dem digitalen VTR unterworfen und wird dann auf einem Medium
aufgezeichnet.
-
Fig. 2 ist ein Blockdiagramm des gesamten Wiedergabeabschnitts des
Digitalkomponentenvideosignalprozessors nach dem ersten Ausführungsbeispiel der Erfindung.
Das auf dem Medium aufgezeichnete Digitalsignal wird wiedergegeben, einer
Signalverarbeitung zur Wiedergabe in dem digitalen VTR unterworfen und dann in einen in
Fig. 2 gezeigten Anschluß 89 eingegeben. Das in den Anschluß 89 eingegebene
Digitalsignal ist im wesentlichen das gleiche wie das an den in Fig. 1 gezeigten Anschluß
39 ausgegebene Digitalsignal.
-
Eine Aufteilungseinrichtung 88 empfängt das Digitalsignal aus dem Anschluß 89, um
es alternierend in ein Luminanzsignal und ein zeitaufgeteiltes Farbdifferenzsignal in
Einheiten von einem Wort aufzuteilen. Das Luminanzsignal und das zeitaufgeteite
Farbdifferenzsignal werden in Aufteilungseinrichtungen 61 bzw. 87 eingegeben. Jede
der Aufteilungseinrichtungen 61 und 87 teilt das eingegebene Signal in Wörter auf,
die aus oberen 8-Bit-Abschnitten aufgebaut sind, und in Wörter, die aus unteren 2-Bit-
Abschnitten aufgebaut sind. Die aus oberen 8 Bit Abschnitten aufgebauten Wörter
werden durch einen Speicher 58 oder 84 in die oberen acht Bits eines
Zwischenspeichers 57 oder 83 eingegeben. Die aus den unteren 2-Bit-Abschnitten aufgebauten
Wörter werden durch einen Speicher 60 oder 86 mit acht Bit pro Wort in ein
Schieberegister 59 oder 85 eingegeben. Jedes Wort wird in dem Schieberegister 59 oder 85
um zwei Bit in vier Teile aufgeteilt, und diese aufgeteilten Teile werden kontinuierlich
in die unteren zwei Bits des Zwischenspeichers 57 oder 83 eingegeben.
-
Als Speicher zur Datenratenumwandlung zu einer niedrigen Frequenz werden
kollektiv zwei Einrichtungen bezeichnet, die aufgebaut sind aus einer Einrichtung, die die
Speicher 58 und 60 beinhaltet, und einer Einrichtung, die die Speicher 84 und 86
beinhaltet. Ferner werden als Wortdecodierer kollektiv zwei Einrichtungen bezeichnet,
die aufgebaut sind aus einer Einrichtung, die den Zwischenspeicher 57 und das
Schieberegister 59 beinhaltet, und einer Einrichtung, die den Zwischenspeicher 83
und das Schieberegister 85 beinhaltet.
-
Ein Referenzsignal, etwa ein Schwarz-Farbsynchronsignal (black burst signal), wird in
einen Anschluß 99 eingegeben, so daß von einer Synchron-Separationseinrichtung
90 ein Horizontalsynchronsignal und ein Vollbildsynchronsignal erfaßt werden. Das
erfaßte Horizontalsynchronsignat wird in PLLs 91 und 92 eingegeben, die wiederum
mit Horizontalsynchronsignalen mit 27 MHz bzw. 36 MHz synchrone Takte erzeugen.
Diese Takte, Adressen in einer Horizontalrasterperiode, und zwar erzeugt durch
Aufteilungszähler in den PLLs 91 und 92, und das Vollbildsynchronsignal aus der
Synchron-Separationseinrichtung 90 werden in Zeitgebungsgeneratoren 93 und 94
eingegeben, um verschiedene Zeitgebungssignale für ein Digitalsystem zu erzeugen.
Eine Vielzahl von Zeitgebungssignalen einschließlich von Takten aus dem
Zeitgebungsgenerator
93 werden in einen Schalter 96 eingegeben. Eine Vielzahl von
Zeitgebungssignalen einschließlich Takte aus dem Zeitgebungsgenerator 94 werden zu
einer Vielzahl von Anschlüssen 98 ausgegeben, und ein Teil davon einschließlich von
Takten werden in den Schalter 96 eingegeben. Der Schalter 96 wählt
Eingangssignale aus dem Zeitgebungsgenerator 94 im Fall des ersten
Digitalkomponentenvideosignals und Eingangssignale aus dem Zeitgebungsgenerator 93 im Fall des zweiten
Digitalkomponentenvideosignals aus, um das ausgewählte Eingangssignal an eine
Vielzahl von Anschlüssen 97 auszugeben. Eine Vielzahl von Zeitgebungssignalen
einschließlich von Takten aus den Anschlüssen 97 werden verwendet für eine
Steuerung bei und nach der Zeitgebung zum Auslesen aus den Speichern 58, 60, 84 und
86 oder dem Speicher zur Datenratenumwandlung zu einer niedrigen Frequenz, und
eine Vielzahl von Zeitgebungssignalen einschließlich von Takten aus den
Anschlüssen 98 werden verwendet für eine Steuerung bis zu der Zeitgebung zum Einschreiben
in den Speicher zur Datenratenumwandlung zu einer niedrigen Frequenz. Und zwar
verwendet die Eingangsseite des Speichers zur Datenratenumwandlung zu einer
niedrigen Frequenz immer die Zeitgebungssignale, die auf einem Worttaktsignal mit
18 MHz beruhen, das aus dem Taktsignal mit 36 MHz aus dem PLL 92 erzeugt ist,
und die Ausgangsseite des Speichers zur Datenratenumwandlung zu einer niedrigen
Frequenz verwendet selektiv die Zeitgebungssignale, und zwar im Fall des ersten
Digitalkomponentenvideosignals, die auf dem Worttaktsignal mit 18 MHz beruhen,
das aus dem Taktsignal mit 36 MHz aus dem PLL 92 erzeugt ist, und die
Zeitgebungssignale, und zwar im Fall des zweiten Digitalkomponentenvideosignals, die auf
einem Worttaktsignal mit 13,5 MHz beruhen, das aus dem Taktsignal mit 27 MHz aus
dem PLL 91 erzeugt ist. Aus einem Anschluß 95 wird ein erstes/zweites
Digitalkomponentenvideosignal-Umschaltsignal in den Zeitgebungsgenerator 94 eingegeben,
um einen Teil der zu den Anschlüssen 98 auszugebenden Zeitgebungssignale
umzuschalten, wie später erläutert.
-
Die Fig. 4A bis 4E zeigen ein Zeitgebungsdiagramm des zweiten
Digitalkomponentenvideosignals. Fig. 4A zeigt die Zeitgebung des Signais mit einer Wortratenfrequenz
von 18 MHz, das in die Aufteilungseinrichtung 61 oder 87 eingegeben wird. Ein
schattierter Abschnitt stellt ein aus unteren Bitabschnitten aufgebautes Wort dar, wie in den
Fig. 3A bis 3E. Die Aufteilungseinrichtungen 61 oder 87 teilen das in Fig. 4A gezeigte
Signal in Wörter auf, die aus oberen Bitabschnitten (vgl. Fig. 4B) aufgebaut sind, und
Wörter, die aus unteren Bitabschnitten (vgl. Fig. 4C) aufgebaut sind. Das in Fig. 4B
gezeigte Signal wird im Speicher 58 oder 84 um eine Horizontalrasterperiode
verzögert und wird dann in die 8 oberen Bits des Zwischenspeichers 57 oder 83 bei einer in
Fig. 4C gezeigten Zeitgebung eingegeben. Das in Fig. 4C gezeigte Signal wird in dem
Speicher 60 oder 86 um eine Horizontalrasterperiode verzögert und wird dann in das
Schieberegister 59 oder 85 mit einer in Fig. 4D gezeigten Zeitgebung eingegeben.
Das in das Schieberegister 59 oder 85 eingegebene Signal wird daraus an die oberen
Bits des Zwischenspeichers 57 oder 83 mit einer in Fig. 4E gezeigten Zeitgebung
geliefert, wobei ein Wort in vier kontinuierliche Abtastungen aufgeteilt ist, von denen
jede zwei Bit beinhaltet.
-
Andererseits wählt die Aufteilungseinrichtung 61 oder 87 im Fall des ersten
Digitalkomponentenvideosignals immer nur das Eingangssignal für den Speicher 58 oder 84
aus, das aus oberen 8-Bit-Abschnitten aufgebaute Wörter beinhaltet. Der Speicher 58
oder 84 sorgt nur für die Verzögerung um eine Horizontalrasterperiode. Das
Umschalten der Zeitgebung zum Einschreiben in den Speicher 58 oder 84 wird durchgeführt
durch Eingeben des Umschaltsignals in den Anschluß 95, um den Generationsmodus
der Zeitgebungssignale aus dem Zeitgebungsgenerator 94 umzuschalten.
-
Das Luminanzsignal und das zeitaufgeteite Farbdifferenzsignal, welche die
Ausgangssignale der 10-Bit-Zwischenspeicher 57 und 83 sind, werden in einen D/A-
Wandler 56 bzw. eine Aufteilungseinrichtung 82 eingegeben. Die
Aufteilunseinrichtung 82 teilt das zeitaufgeteilte Farbdifferenzsignal alternierend in Einheiten einer
Abtastung in zwei Farbdifferenzsignale, und die zwei Farbdifferenzsignale werden
jeweils in D/A-Wandler 80 bzw. 81 eingegeben.
-
Das Luminanzsignal und die zwei Farbdifferenzsignale werden von den D/A-
Wandlern 56, 80 und 81 in Analogsignale umgewandelt, die wiederum entweder
durch LPFs 53, 78 und 79 oder LPFs 54, 75 und 77 hindurchgelassen werden, und
zwar von Auswahleinrichtungen 55, 78 und 79 entsprechend dem ersten
Komponentendigitalvideosignal
(richtig: ersten Digitalkomponentenvideosignal) oder dem
zweiten Digitalkomponentenvideosignal ausgewählt, und werden dann an Anschlüsse 51,
70 und 72 oder Anschlüsse 52, 71 und 73 ausgegeben.
-
Als Signalausgangseinrichtung werden kollektiv bezeichnet drei Einrichtungen, die
aufgebaut sind aus einer Einrichtung, die die LPFs 53 und 54, den Schalter 55 und
den D/A-Wandler 56 einschließt, einer Einrichtung, die die LPFs 74 und 75, den
Schalter 78 und den D/A-Wandler 80 einschließt, und einer Einrichtung, die die LPFs
76 und 77, den Schalter 79 und den D/A-Wandler 81 einschließt.
-
Die Umschaltsignale für die Schalter 55, 78, 79 und 96, in Fig. 2 gezeigt, und das in
den Anschluß 95 eingegebene erste/zweite Digitalkomponentenvideosignal-
Umschaltsignal werden manuell oder automatisch erzeugt. Im Fall eines manuellen
Betriebs wird das Umschalten vorgenommen durch eine manuelle Betätigung an
einer Frontblende eines Geräts, in dem der in Fig. 2 gezeigte Wiedergabeteil eingebaut
ist. Im Fall eines automatischen Betriebs wird das Umschaltsignal dem an den
Anschluß 9, gezeigt in Fig. 1, ausgegebenen Digitalsignal überlagert, und dieses
Umschaltsignal wird in dem in den Anschluß 89, gezeigt in Fig. 2, eingegebenen
Digitalsignal erfaßt. Die Stelle, an der das Umschaltsignal überlagert werden soll, kann eine
Horizontalaustastperiode sein, eine Vertikalaustastperiode oder ein Synchronblock-ID
eines Bandformats des digitalen VTR.
-
Wie oben erklärt, werden nach diesem Ausführungsbeispiel ein erstes
Analogkomponentenvideosignal und ein zweites Analogkomponentenvideosignal von den in Fig. 1
gezeigten Schaltern 5, 28 und 29 umgeschaltet, und die Ausgangsseite des
Speichers zur Datenratenumwandlung zu einer hohen Frequenz, der die in Fig. 1
gezeigten Speicher 8, 10, 34 und 36 einschließt, verwendet auf einem Worttaktsignal von 18
MHz basierende Zeitgebungssignale, während das Umschalten von
Zeitgebungssignalen auf der Basis des Worttaktsignals von 18 MHz und Zeitgebungssignalen auf
der Basis eines Worttaktsignals von 13,5 MHz von dem Schalter 46 in der
Eingangsseite des Speichers der Datenratenumwandlung zu einer hohen Frequenz
durchgeführt wird. Daher ist es möglich, sowohl ein erstes Digitalkomponentenvideosignal als
auch ein zweites Digitalkomponentenvideosignal bei einer Rate von 288 Mbits/sec zu
dem Anschluß 39 auszugeben. Mit dem Aufbau nach Fig. 2 , der dem nach Fig. 1
ähnlich ist, können aus dem ersten Digitalkomponentenvideosignal und dem zweiten
Digitalkomponentenvideosignal mit der Rate von 288 Mbits/sec, die zu dem Anschluß
39 ausgegeben sind, das erste Analogkomponentenvideosignal bzw. das zweite
Analogkomponentenvideosignal wiederhergestellt werden.
-
Fig. 5 ist im Blockdiagramm eines Teils eines Aufzeichnungsabschnitts eines
Digitalkomponentenvideosignalprozessors nach einem zweiten Ausführungsbeispiel dieser
Erfindung. Ein Blockdiagramm des gesamten Aufzeichnungsabschnitts in dem
zweiten Ausführungsbeispiel entspricht einem solchen, bei dem das durch gestrichelte
Linien in dem Gesamtblockdiagramm des Aufzeichnungsabschnitts in dem ersten
Ausführungsbeispiel in Fig. 1 umschlossene Teilblockdiagramrn 100 durch das in Fig.
5 gezeigte Teilblockdiagramm des Aufzeichnungsabschnitts des zweiten
Ausführungsbeispiels ersetzt ist. Jedes der in Fig. 5 mit gestrichelten Linien
eingeschlossenen Teilblockdiagramme 102 und 103 ist das gleiche, wie das in Fig. 1 mit
gestrichelten Linien eingeschlossene Teildiagramm 101. In Fig. 1 werden zwei
Farbdifferenzsignale aus den A/D-Wandlern 30 und 31 von der Auswahleinrichtung 32 in ein
zeitaufgeteiltes Farbdifferenzsignal weiterverarbeitet, das wiederum dem Teilblockdiagramm
101 zugeführt wird. In Fig. 5 werden andererseits die beiden Farbdifferenzsignale
jeweils parallel dem Partialblockdiagrammen 102 und 103 zugeführt und danach von
einer Auswahleinrichtung 32 in ein zeitaufgeteiltes Farbdifferenzsignal
weiterverarbeitet. Es wird nämlich in dem in Fig. 1 gezeigten ersten Ausführungsbeispiel ein von
dem Schieberegister 35 erzeugtes Wort, das untere 2-Bit-Abschnitte beinhaltet, durch
die unteren 2-Bit-Abschnitte von vier Abtastungen insgesamt gebildet, die zwei
kontinuierliche Abtastungen jedes der beiden Farbdifferenzsignale beinhalten. In dem in
Fig. 5 gezeigten zweiten Ausführungsbeispiel wird ein von einem Schieberegister 35
gebildetes Wort gebildet durch untere 2-Bit-Abschnitte von vier kontinuierlichen
Abtastungen eines der beiden Farbdifferenzsignale. Es ist jedoch bei dem zweiten
Ausführungsbeispiele erforderlich, daß die Rate derjenigen der Zeitgebungssignale, die
von den in Fig. 1 gezeigten Zeitgebungsgeneratoren 43 und 44 erzeugt sind und die
für die Farbdifferenzsignale verwendet werden, an Teilen, wo die beiden
Farbdifferenzsignale
parallel verarbeitet werden, auf die Hälfte reduziert wird, wie in Fig. 5
gezeigt.
-
Fig. 6 ist ein Blockdiagramm eines Teils eines Wiedergabeabschnitts des
Digitalkomponentenvideosignalprozessors nach dem zweiten Ausführungsbeispiels dieser
Erfindung. Ein Blockdiagramm des gesamten Wiedergabeabschnitts des zweiten
Ausführungsbeispiels entspricht einem solchen, bei dem das mit gestrichelten Linien
eingeschlossene Teilblockdiagramm 150 in dem Gesamtblockdiagramm des
Wiedergabeabschnitts des ersten Ausführungsbeispiels in Fig. 2 ersetzt ist durch das in Fig. 6
gezeigte Teilblockdiagramm des Wiedergabeabschnitts des zweiten
Ausführungsbeispiels. Jedes der in Fig. 6 mit gestrichelten Linien eingeschlossenen
Partialblockdiagramme 152 und 153 ist das gleiche wie ein in Fig. 2 mit gestrichelten Linien
eingeschlossenes Partialblockdiagramm 151. In Fig 2 wird ein zeitaufgeteiltes
Farbdifferenzsignal durch das Teilblockdiagramm 151 durchgelassen und danach durch die
Aufteilungseinrichtung 82 in zwei Farbdifferenzsignale aufgeteilt. In Fig. 6 wird
andererseits ein zeitaufgeteiltes Farbdifferenzsignal von einer Aufteilungseinrichtung 82 in
zwei Farbdifferenzsignale aufgeteilt, die wiederum durch die Teilblockdiagramme 152
und 153 parallel durchgelassen werden. Beim zweiten Ausführungsbeispiel ist es
erforderlich, daß die Rate derjenigen der Zeitgebungssignale, die von den in Fig. 2
gezeigten Zeitgebungsgeneratoren 93 und 93 erzeugt sind, die für die
Farbdifferenzsignale verwendet werden, an Teilen auf die Hälfte reduziert wird, an denen die beiden
Farbdifferenzsignale parallel verarbeitet werden, wie in Fig. 6 gezeigt.
-
Wie oben erklärt sind nach diesem Ausführungsbeispiel die in Fig. 5 gezeigten
Teilblockdiagramme 102 und 103 oder die in Fig. 6 gezeigten Teilblockdiagramme
152 und 153 jeweils für die beiden Farbdifferenzsignale vorgesehen. Dadurch kann
ein Wort mit unteren 2-Bit-Abschnitten durch untere 2-Bit-Abschnitte von vier
kontinuierlichen Abtastungen eines der beiden Farbdifferenzsignale gebildet werden. Selbst
wenn in diesem Fall ein Wort mit unteren 2-Bit-Abschnitten bei einem Aufzeichnungs-
/Wiedergabevorgang fehlerhaft wird, wird nur ein Farbdifferenzsignal verschlechtert,
es tritt hingegen keine gleichzeitige Verschlechterung beider Farbdifferenzsignale auf.
-
In den Fig. 1 und 2 werden zwei Arten von PLLs zur Erzeugung von Taktsignalen mit
27 MHz und 36 MHz verwendet. Alternativ kann ein PLL mit 108 MHz auf solche
Weise verwendet werden, daß Taktsignale mit 27 MHz und 36 MHz durch
Frequenzteilung erzeugt werden. In Fig. 1 werden das Luminanzsignal und das zeitaufgeteilte
Farbdifferenzsignal von der Auswahleinrichtung 38 multiplext. Wenn diese Signale
jedoch parallel aufgezeichnet/wiedergegeben werden, ohne multiplext zu werden,
reicht ein PLL mit 54 MHz aus, weil die benötigten Takte 27 MHz und 18 MHz sind.
-
Bei den vorstehenden Ausführungsbeispielen ist die Wortratenfrequenz an der
Ausgangsseite des Speichers der Datenratenumwandlung zu einer hohen Frequenz und
an der Eingangsseite des Speichers zur Datenratenumwandlung zu einer niedrigen
Frequenz 18 MHz. Es kann jedoch jede beliebige Frequenz verwendet werden,
solange sie höher als 13,5 MHz ist, und es tritt kein Überschuß oder Defizit von Wörtern
in dem Speicher zur Datenratenumwandlung zu einer hohen Frequenz und dem
Speicher zur Datenratenumwandlung zu einer niedrigen Frequenz auf. Obwohl die
Verzögerung um ungefähr eine Horizontalrasterperiode durch den Speicher zur
Datenratenumwandlung zu einer hohen Frequenz und den Speicher zur
Datenratenumwandlung zu einer niedrigen Frequenz gegeben ist, kann die Verzögerung auch einige
zehn Horizontalrasterintervalle oder ein Halbbildintervall betragen.
-
In den vorstehenden Ausführungsbeispielen folgt dem Wortcodierer der Speicher zur
Datenratenumwandlung zu einer hohen Frequenz, und dem Speicher zur
Datenratenumwandlung zu einer niedrigen Frequenz folgt der Wortdecodierer. Es kann jedoch
eine ähnliche Wirkung erzielt werden, auch wenn die Reihenfolge umgekehrt wird.
Und zwar kann dem Speicher zur Datenratenumwandlung zu einer hohen Frequenz
der Wortcodierer folgen, und dem Wortdecodierer kann der Speicher zur
Datenratenumwandlung zu einer niedrigen Frequenz folgen.
-
Ein Wort mit unteren 2-Bit-Abschnitten wird gebildet durch eines von zwei Signalen
einschließlich dem Luminanzsignal und dem zeitaufgeteilten Farbdifferenzsignal, und
zwar im Fall des ersten Ausführungsbeispiels, und durch eines von drei Signalen
einschließlich dem Luminanzsignal und den beiden Farbdifferenzsignalen, und zwar im
Fall des zweiten Ausführungsbeispiels Das Wort kann jedoch auch gebildet werden
mit einer Mischung des Luminanzsignals und der beiden Farbdifferenzsignale
unabhängig von der Signalart, z.B. insgesamt vier Abtastungen die zwei Abtastungen aus
dem Luminanzsignal, eine Abtastung aus einem der beiden Farbdifferezsignale und
eine Abtastung aus dem anderen Farbdifferenzsignal beinhalten.
-
Bei den vorstehenden Ausführungsbeispielen sind die Schalter 5, 28 und 29, in Fig. 1
gezeigt, und die Schalter 55, 78 und 79, in Fig. 2 gezeigt, in einem
Analogschaltungsabschnitt an der Eingangsseite der A/D-Wandler bzw. in einem
Analogschaltungsabschnitt an der Ausgangsseite der D/A-Wandler angeordnet. Die Schalter können
jedoch auch in Digitalschaltungsabschnitten angeordnet sein. In diesem Fall ist es
erforderlich, daß die A/D-Wandler und D/A-Wandler von der doppelten Anzahl wie die
in den Fig. 1 und 2 gezeigten A/D-Wandler und D/A-Wandler sind.
-
In den vorstehenden Ausführungsbeispielen beträgt die Zahl der quantisierten Bits in
dem zweiten Digitalkomponentenvideosignal 10. Sie können jedoch auch 8 betragen
wie beim konventionellen D-1 VTR.
-
Bei den vorstehenden Ausführungsbeispielen wird angenommen, daß der Prozeß
vom Ausgangssignal aus dem in Fig. 1 gezeigten Anschluß 39 zu dem
Eingangssignal in den in Fig. 2 gezeigten Anschluß 89 ein Prozeß des Aufzeichnens in und
Wiedergebens von einem digitalen VTR ist. Es kann jedoch auch ein Prozeß der
Übertragung mit einem Koaxialkabel, einem optischen Kabel oder dgl. sein.
-
Wie aus dem vorstehenden klar ist, sieht diese Erfindung vor eine
Signaleingangseinrichtung zur Eingabe eines ersten Digitalkomponentenvideosignals mit 8 Bit und
eines zweiten Digitalkomponentenvideosignals mit 10 Bit in einer Umschaltweise,
einen Wortcodierer und einen Speicher zur Datenratenumwandlung zu einer hohen
Frequenz. Dadurch können sowohl das erste Digitalkomponentenvideosignal als auch
das zweite Digitalkomponentenvideosignal, d.h. ein Erweitertes 4:2:2-Signal mit 8 Bit
und ein 4:2:2-Signal mit 10 Bit, ohne große Veränderung der Konstruktion eines
digitalen VTR und unter Minimierung von im Fall des 4:2:2-Signals mit 10 Bit zu
erzeugenden
Dummy-Daten aufgezeichnet/wiedergegeben werden. Daher ist es nicht
erforderlich, digitale VTRS für die ausschließliche Verwendung der Erweiterten 4:2:2-
Signale mit 8 Bit und der 4:2:2-Signale mit 10 Bit herzustellen. Somit entfällt auch der
Umstand der Handhabung von zwei Arten von Kassetten für die ausschließliche
Verwendung dieser Signale. Es kann ferner eine hohe Bildqualität des 4:2:2-Signals mit
10 Bit erzielt werden, die mit dem konventionellen D-1 VTR nicht erzielt werden
konnte.