JPH0329517A - 記録装置と再生装置 - Google Patents
記録装置と再生装置Info
- Publication number
- JPH0329517A JPH0329517A JP1164698A JP16469889A JPH0329517A JP H0329517 A JPH0329517 A JP H0329517A JP 1164698 A JP1164698 A JP 1164698A JP 16469889 A JP16469889 A JP 16469889A JP H0329517 A JPH0329517 A JP H0329517A
- Authority
- JP
- Japan
- Prior art keywords
- word
- bit
- bits
- recording
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 4
- 238000013139 quantization Methods 0.000 abstract description 7
- 238000005070 sampling Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 23
- 230000015654 memory Effects 0.000 description 14
- 230000000694 effects Effects 0.000 description 3
- 230000005236 sound signal Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
- 208000011580 syndromic disease Diseases 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
- G11B2020/10537—Audio or video recording
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B2020/1087—Digital recording or reproducing wherein a selection is made among at least two alternative ways of processing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/90—Tape-like record carriers
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ディジタル化された映像および音声信号を記
録および再生する装置、例えばディジタルＶＴＲ等のよ
うな、記録装置と再生装置に関するものである。
録および再生する装置、例えばディジタルＶＴＲ等のよ
うな、記録装置と再生装置に関するものである。
従来の技術
一般に、ＮＴＳｃ信号やＰＡＬ，信号を記録するディジ
タルＶＴＲでは、映像信号を色副搬送波周波数Ｆｓｃの
４倍、すなわち４Ｆｓｃでサンプリングするとともに、
各サンプルを８ビットで量子化している。ディジタルＶ
ＴＲ内のディジタル信号処理回路の大部分では、この８
ビットを１ワードとして、ワード内の各ビットを並列に
処理している。
タルＶＴＲでは、映像信号を色副搬送波周波数Ｆｓｃの
４倍、すなわち４Ｆｓｃでサンプリングするとともに、
各サンプルを８ビットで量子化している。ディジタルＶ
ＴＲ内のディジタル信号処理回路の大部分では、この８
ビットを１ワードとして、ワード内の各ビットを並列に
処理している。
その記録装置における従来例のブロック図を第９図に示
す。第９図において、４Ｆｓｃサンプリング、８ビット
量子化のディジタルＮＴＳＣ信号を端子２９に入力し、
アウター誤り訂正符号化器１６でアウター誤り訂正の符
号化を行い、次にメモリ１７で、アウター誤り訂正符号
と後段で生成するインナー誤り訂正符号の間で、積符号
を構成するための並べ替えを行い、その出力をチャンネ
ル記録回路２２に大カナる。
す。第９図において、４Ｆｓｃサンプリング、８ビット
量子化のディジタルＮＴＳＣ信号を端子２９に入力し、
アウター誤り訂正符号化器１６でアウター誤り訂正の符
号化を行い、次にメモリ１７で、アウター誤り訂正符号
と後段で生成するインナー誤り訂正符号の間で、積符号
を構成するための並べ替えを行い、その出力をチャンネ
ル記録回路２２に大カナる。
第１０図は、チャンネル記録回路２２における一実施例
の詳細なブロック図である。端子１０に第９図メモリ１
７からのディジタル信号を入力し、インナー誤り訂正符
号化器１１でインナー誤り訂正の符号化を行い、次に、
シンクＩＤ付加器１２で、シンクブロックのシンクとＩ
Ｄを付加し、Ｐ／Ｓ回路１３で１ワード８ビットの並列
データを直列データに変換して、端子１４に出力する。
の詳細なブロック図である。端子１０に第９図メモリ１
７からのディジタル信号を入力し、インナー誤り訂正符
号化器１１でインナー誤り訂正の符号化を行い、次に、
シンクＩＤ付加器１２で、シンクブロックのシンクとＩ
Ｄを付加し、Ｐ／Ｓ回路１３で１ワード８ビットの並列
データを直列データに変換して、端子１４に出力する。
このような構成の第９図チャンネル記録回路２２の出力
を端子３０に出力し、記録ヘッドを通して記録媒体に書
き込む。このように第９図の記録装置は、端子２９から
第１０図Ｐ／Ｓ回路ｌ３の並列入力まで、８ビットをｌ
ワードとして、ワード内の各ビットを並列に処理し、Ｐ
／Ｓ回路１３で直列データに変換している。
を端子３０に出力し、記録ヘッドを通して記録媒体に書
き込む。このように第９図の記録装置は、端子２９から
第１０図Ｐ／Ｓ回路ｌ３の並列入力まで、８ビットをｌ
ワードとして、ワード内の各ビットを並列に処理し、Ｐ
／Ｓ回路１３で直列データに変換している。
次に、再生装置における従来例のブロック図を第１１図
に示す。第１１図において、第９図の記録装置により記
録媒体に記録した信号を再生ヘッドで再生し、ディジタ
ル信号に変換した後、端子８０からチャンネル再生回路
７２に入力する。
に示す。第１１図において、第９図の記録装置により記
録媒体に記録した信号を再生ヘッドで再生し、ディジタ
ル信号に変換した後、端子８０からチャンネル再生回路
７２に入力する。
第１２図は、チャンネル再生回路７２における一実施例
の詳細なブロック図である。端子６４に第１１図端子８
０からのディジタル信号を入力し、Ｓ／Ｐ回路６３で１
ワード８ビットの並列データに変換し、シンクＩＤ検出
器６２でシンクブロックのシンクとＩＤを検出し、イン
ナー誤り訂正復号化器６１でインナー誤り訂正の復号化
を行って、端子６０に出力する。このように第１１図チ
ャンネル再生回路７２を通した後、メモリ６７で第９図
メモリ１７とは逆の並べ替えを行い、アウター誤り訂正
復号化器８６でアウター誤り訂正の復号化を行って、４
ＦｓＣサンプリング．８ビット量子化のディジタルＮＴ
ＳＣ信号として端子７９に出力する。このように第１１
図の再生装置は、第１２図Ｓ／Ｐ回路６３で直列データ
を並列データに変換した後は、Ｓ／Ｐ回路６３の並列出
力から端子７９まで、８ビットを１ワードとして、ワー
ド内の各ビットを並列に処理している。
の詳細なブロック図である。端子６４に第１１図端子８
０からのディジタル信号を入力し、Ｓ／Ｐ回路６３で１
ワード８ビットの並列データに変換し、シンクＩＤ検出
器６２でシンクブロックのシンクとＩＤを検出し、イン
ナー誤り訂正復号化器６１でインナー誤り訂正の復号化
を行って、端子６０に出力する。このように第１１図チ
ャンネル再生回路７２を通した後、メモリ６７で第９図
メモリ１７とは逆の並べ替えを行い、アウター誤り訂正
復号化器８６でアウター誤り訂正の復号化を行って、４
ＦｓＣサンプリング．８ビット量子化のディジタルＮＴ
ＳＣ信号として端子７９に出力する。このように第１１
図の再生装置は、第１２図Ｓ／Ｐ回路６３で直列データ
を並列データに変換した後は、Ｓ／Ｐ回路６３の並列出
力から端子７９まで、８ビットを１ワードとして、ワー
ド内の各ビットを並列に処理している。
以上のように従来のディジタルＶＴＲでは、ディジタル
信号処理を行っている記録装置および再生装置の大部分
が、ワード内を並列処理している。
信号処理を行っている記録装置および再生装置の大部分
が、ワード内を並列処理している。
これは次の理由による。すなわち、４ＦＳＣサンプリン
グ，８ビット量子化のディジタルＮＴＳＣ信号のビット
レートは、約１２５Ｍビット／秒になり、これをそのま
ま直列処理しようとすると、ディジタル信号処理回路の
ほとんどを１２６ＭＨｚのクロックで動作可能であるが
回路の集積度が低く消費電力の多いＥＣＬロジックで構
成しなければならない。しかしワード内を並列処理すれ
ば、クロックは４Ｆｓｃ１ すなわち１４．３ＭＨｚに
なり、回路の集積度が高く消費電力の低いＣＭＯＳロジ
ックで構成できるからである。
グ，８ビット量子化のディジタルＮＴＳＣ信号のビット
レートは、約１２５Ｍビット／秒になり、これをそのま
ま直列処理しようとすると、ディジタル信号処理回路の
ほとんどを１２６ＭＨｚのクロックで動作可能であるが
回路の集積度が低く消費電力の多いＥＣＬロジックで構
成しなければならない。しかしワード内を並列処理すれ
ば、クロックは４Ｆｓｃ１ すなわち１４．３ＭＨｚに
なり、回路の集積度が高く消費電力の低いＣＭＯＳロジ
ックで構成できるからである。
ところで最近の高画質化の流れに従って、量子化ビット
数を９ビット以上の高ビットにしてＳ／Ｎを良くしたい
という要求がある。しかし高ビットにすると、回路規模
は増加し記録時間は減少する。また、通常の用途には８
ビットの画質で十分なため、回路規模が少なく記録時間
も多くとれる８ビット専用機はそのまま残したい。そこ
で、高画質の必要な用途にだけ９ビット以上が記録再生
できる高ビット機を使用したい。この高ビット機のディ
ジタル信号処理回路は、できるだけ８ビット専用機と兼
用化してコストパフォーマンスをよくシ、また９ビット
以上の高ビットとともに８ビットも記録再生できるよう
にしたい。
数を９ビット以上の高ビットにしてＳ／Ｎを良くしたい
という要求がある。しかし高ビットにすると、回路規模
は増加し記録時間は減少する。また、通常の用途には８
ビットの画質で十分なため、回路規模が少なく記録時間
も多くとれる８ビット専用機はそのまま残したい。そこ
で、高画質の必要な用途にだけ９ビット以上が記録再生
できる高ビット機を使用したい。この高ビット機のディ
ジタル信号処理回路は、できるだけ８ビット専用機と兼
用化してコストパフォーマンスをよくシ、また９ビット
以上の高ビットとともに８ビットも記録再生できるよう
にしたい。
発明が解決しようとする課題
しかし、８ビット専用機のディジタル信号処理回路をた
だ単に高ビット化する場合、次のような問題点がある。
だ単に高ビット化する場合、次のような問題点がある。
まず、誤り訂正回路は普通ＧＦ（２”）’上のリードソ
ロモン符号によっているが、例えば１０ビットの場合Ｇ
Ｆ（２＋”）上のリードソロモン符号になり、原始多項
式を変えなければならない。
ロモン符号によっているが、例えば１０ビットの場合Ｇ
Ｆ（２＋”）上のリードソロモン符号になり、原始多項
式を変えなければならない。
このとき誤り訂正の符号化回路における係数乗算器、復
号化回路におけるシンドローム係数乗算器や誤り算出用
乗算器、各種ガロア休演算用ＲＯＭなどの１０ビＺト対
応の回路は、ガロア体の性質上、８ビットの処理ができ
ない。したがって８ビットと１０ビットの誤り訂正回路
を兼用することは不可能である。また他のほとんどのデ
ィジタル信号処理については、１０ビットで設計すれば
８ビットの場合、並列処理の下位２ビットをｒＯＪに固
定すればよく、両者の回路を兼用することは可能である
。しかしこのようなディジタル信号処理回路をＬＳＩ化
して、８ビット専用機にも使用する時、下位２ビット分
の回路規模と消費電力が８ビット専用のＬＳＩよりも増
加する。さらにテープフォーマット上では１０ビットを
１ワードとして記録するため、８ビット記録の時は下位
２ビット分が無駄になり、記録時間が８７１０だけ８ビ
ット専用フォーマットより減る。
号化回路におけるシンドローム係数乗算器や誤り算出用
乗算器、各種ガロア休演算用ＲＯＭなどの１０ビＺト対
応の回路は、ガロア体の性質上、８ビットの処理ができ
ない。したがって８ビットと１０ビットの誤り訂正回路
を兼用することは不可能である。また他のほとんどのデ
ィジタル信号処理については、１０ビットで設計すれば
８ビットの場合、並列処理の下位２ビットをｒＯＪに固
定すればよく、両者の回路を兼用することは可能である
。しかしこのようなディジタル信号処理回路をＬＳＩ化
して、８ビット専用機にも使用する時、下位２ビット分
の回路規模と消費電力が８ビット専用のＬＳＩよりも増
加する。さらにテープフォーマット上では１０ビットを
１ワードとして記録するため、８ビット記録の時は下位
２ビット分が無駄になり、記録時間が８７１０だけ８ビ
ット専用フォーマットより減る。
本発明は上記問題点に鑑み、高ビットを記録再生するに
当たって、ディジタル信号処理上およびテープフォーマ
ット上・、８ビット専用機との兼用性の高い、したがっ
てコストパフォーマンスの高い装置を提供することを目
的とする。
当たって、ディジタル信号処理上およびテープフォーマ
ット上・、８ビット専用機との兼用性の高い、したがっ
てコストパフォーマンスの高い装置を提供することを目
的とする。
課題を解決するための手段
本発明は、１サンプルのビット数がＮビットのディジタ
ル信号の各サンプルをＭＳＢから順番にＭビットずつに
分割して、それぞれＭビットから成るＬ個のワードＡと
、Ｍビットより少ない残りの下位（Ｎ−Ｍ×Ｌ）ビット
から成る１個のワードＢとをそれぞれ生成するサンプル
分割手段と、複数のサンプルの前記ワードＢを結合して
Ｍビットから成るワードＣを生成するワードＢ結合手段
とを備えた記録装置である。
ル信号の各サンプルをＭＳＢから順番にＭビットずつに
分割して、それぞれＭビットから成るＬ個のワードＡと
、Ｍビットより少ない残りの下位（Ｎ−Ｍ×Ｌ）ビット
から成る１個のワードＢとをそれぞれ生成するサンプル
分割手段と、複数のサンプルの前記ワードＢを結合して
Ｍビットから成るワードＣを生成するワードＢ結合手段
とを備えた記録装置である。
作用
本発明は前記した構成により、例えば前記Ｎビットを１
０ビット、前記Ｍビットを８ビットおよびＬ＝１として
、１０ビットの各サンプルがサンプル分割手段により上
位８ビットのワードＡと下位２ビットのワードＢに分割
され、各サンプルのワードＢがワードＢ結合手段により
結合されて８ビットのワードＣになり、これらワードＡ
とワードＣを従来の８ビット専用機のディジタル信号処
理回路に通して記録するから、回路上もテープフォーマ
ット上も、８ビット専用機との兼用性が高くなる。
０ビット、前記Ｍビットを８ビットおよびＬ＝１として
、１０ビットの各サンプルがサンプル分割手段により上
位８ビットのワードＡと下位２ビットのワードＢに分割
され、各サンプルのワードＢがワードＢ結合手段により
結合されて８ビットのワードＣになり、これらワードＡ
とワードＣを従来の８ビット専用機のディジタル信号処
理回路に通して記録するから、回路上もテープフォーマ
ット上も、８ビット専用機との兼用性が高くなる。
実施例
第１図は、本発明の記録装置における一実施例のブロッ
ク図である。同図において、サンプリングレートが４Ｆ
ｓｃで量子化ビット数が１０ビットのディジタルＮＴＳ
Ｃ信号を、端子１からサンプル分割手段２に入力する。
ク図である。同図において、サンプリングレートが４Ｆ
ｓｃで量子化ビット数が１０ビットのディジタルＮＴＳ
Ｃ信号を、端子１からサンプル分割手段２に入力する。
サンプル分割手段２は１０ビットラッチの構成をしてお
り、その上位８ビットの出力をワードＡ１ 下位２ビ
ットの出力をワードＢとして、ワードＡを記録処理手段
４に、ワードＢをワードＢ結合手段３にそれぞれ入力す
る。第２図に、ワードＢ結合手段３における一実施例の
詳細なブロック図を示す。端子６にサンプル分割手段２
からのワードＢを入力し、２ビット並列の４段シフトレ
ジスタ７で、クロツクレートＦｃ＝４Ｆｓｃのクロック
によりシフトする。そのパラレル出力を、Ｆｃ／４のタ
イミングで動作する８ビットラッチ８でラッチする。し
たがって端子９には、Ｅｃ／４のタイミング毎に、ワー
ドＢが４ワード分同時に出力する。これを８ビットのワ
ードＣとして、このワードＣを第１図記録処理手段４に
入力する。
り、その上位８ビットの出力をワードＡ１ 下位２ビ
ットの出力をワードＢとして、ワードＡを記録処理手段
４に、ワードＢをワードＢ結合手段３にそれぞれ入力す
る。第２図に、ワードＢ結合手段３における一実施例の
詳細なブロック図を示す。端子６にサンプル分割手段２
からのワードＢを入力し、２ビット並列の４段シフトレ
ジスタ７で、クロツクレートＦｃ＝４Ｆｓｃのクロック
によりシフトする。そのパラレル出力を、Ｆｃ／４のタ
イミングで動作する８ビットラッチ８でラッチする。し
たがって端子９には、Ｅｃ／４のタイミング毎に、ワー
ドＢが４ワード分同時に出力する。これを８ビットのワ
ードＣとして、このワードＣを第１図記録処理手段４に
入力する。
第３図に記録処理手段４における第１の実施例の詳細な
ブロック図を、第４図に記録処理手段４における第２の
実施例の詳細なブロック図を、それぞれ示す。第３図，
第４図とも、第５図に示す従来のディジタルＶＴＲの記
録装置を部分的に変更したものであるから、説明は本発
明に関するところだけにとどめる。
ブロック図を、第４図に記録処理手段４における第２の
実施例の詳細なブロック図を、それぞれ示す。第３図，
第４図とも、第５図に示す従来のディジタルＶＴＲの記
録装置を部分的に変更したものであるから、説明は本発
明に関するところだけにとどめる。
第３図において、端子ｌ５には第１図サンプル分割手段
２の出力のワードＡが入力し、端子１８にはワードＢ結
合手段３の出力のワードＣが入力する。これらはそれぞ
れアウター誤り訂正符号化器１８．１９で、アウター誤
り訂正の符号化を行う。これらアウター誤り訂正符号化
器１６．１９は同じものであるが，１６はワードＡのレ
ートＦｃで動作し、１９はワードＣのレートＦｃ／４で
動作する。次に、アウター誤り訂正符号化器１６，１９
の出力を、それぞれＦｃとＦｃ／４のレートで、メモリ
１７．２０に書き込む。メモリ１７，２０では、アウタ
ー誤り訂正符号化器１８．１９と次のチャンネル記録回
路２２内のインナー誤り訂正符号化器の間で誤り訂正の
積符号を構成するための並べ替えを行うとともに、書き
込み時のレートの違いを吸収して、読み出し時には同一
レートになるようにしている。このように同一レートの
メモｌＪ１７，２０のそれぞれの出力を、選択回路２１
で選択して、チャンネル記録回路２２を経て、端子２３
から出力する。選択回路２１の選択方法には、いくつか
考えられる。８ビットと１０ビットの１フィールド分の
トラック数をそれぞれ３トラックと４トラックとし、工
ＯビットのときはワードＡを３トラック分、ワードＣを
１トラック分に分離して記録するとすれば、選択回路２
１は３トラック分だけメモリ１７の出力を選択し、ｌト
ラック分だけメモリ２０の出力を選択する。
２の出力のワードＡが入力し、端子１８にはワードＢ結
合手段３の出力のワードＣが入力する。これらはそれぞ
れアウター誤り訂正符号化器１８．１９で、アウター誤
り訂正の符号化を行う。これらアウター誤り訂正符号化
器１６．１９は同じものであるが，１６はワードＡのレ
ートＦｃで動作し、１９はワードＣのレートＦｃ／４で
動作する。次に、アウター誤り訂正符号化器１６，１９
の出力を、それぞれＦｃとＦｃ／４のレートで、メモリ
１７．２０に書き込む。メモリ１７，２０では、アウタ
ー誤り訂正符号化器１８．１９と次のチャンネル記録回
路２２内のインナー誤り訂正符号化器の間で誤り訂正の
積符号を構成するための並べ替えを行うとともに、書き
込み時のレートの違いを吸収して、読み出し時には同一
レートになるようにしている。このように同一レートの
メモｌＪ１７，２０のそれぞれの出力を、選択回路２１
で選択して、チャンネル記録回路２２を経て、端子２３
から出力する。選択回路２１の選択方法には、いくつか
考えられる。８ビットと１０ビットの１フィールド分の
トラック数をそれぞれ３トラックと４トラックとし、工
ＯビットのときはワードＡを３トラック分、ワードＣを
１トラック分に分離して記録するとすれば、選択回路２
１は３トラック分だけメモリ１７の出力を選択し、ｌト
ラック分だけメモリ２０の出力を選択する。
また、ワードＡとワードＣをトラック単位で分離せず、
ワード単位で混合して記録するとすれば、選択回路２１
はワード単位で切り替える。
ワード単位で混合して記録するとすれば、選択回路２１
はワード単位で切り替える。
また第４図において、端子２４には第１図サンプル分割
手段２の出力のワードＡが入力し、端子２５にはワード
Ｂ結合手段３の出力のワードＣが入力する。このワード
Ｃを水平走査期間中の実際に記録されるサンプル分だけ
、Ｆｃ／４のレートで、メモリ２６に書き込む。選択回
路２７は、水、平走査期間中の実際に記録されるサンプ
ル分の期間だけ端子２４からのＦｃのレートのワードＡ
を選択し、それ以外の期間中はメモリ２６からのＦｃの
レートのワードＣを選択する。
手段２の出力のワードＡが入力し、端子２５にはワード
Ｂ結合手段３の出力のワードＣが入力する。このワード
Ｃを水平走査期間中の実際に記録されるサンプル分だけ
、Ｆｃ／４のレートで、メモリ２６に書き込む。選択回
路２７は、水、平走査期間中の実際に記録されるサンプ
ル分の期間だけ端子２４からのＦｃのレートのワードＡ
を選択し、それ以外の期間中はメモリ２６からのＦｃの
レートのワードＣを選択する。
このように第３図，第４図の２つの実施例で説明したよ
うな、第１図記録処理手段４の出力を端子５から記録ヘ
ッドを通して記録媒体に書き込む。
うな、第１図記録処理手段４の出力を端子５から記録ヘ
ッドを通して記録媒体に書き込む。
次に、再生装置を説明する。第５図は、本発明の再生装
置における一実施例のブロック図である．同図において
、第１図の本発明の記録装置の一実施例により記録媒体
に記録した信号を再生ヘッドで再生し、ディジタル信号
に変換した後、端子５５から再生処ｆ！！手段５４に入
力する。
置における一実施例のブロック図である．同図において
、第１図の本発明の記録装置の一実施例により記録媒体
に記録した信号を再生ヘッドで再生し、ディジタル信号
に変換した後、端子５５から再生処ｆ！！手段５４に入
力する。
第７図に再生処理手段５４における第１の実施例の詳細
なブロック図を、第８図に再生処理手段５４における第
２の実施例の詳細なブロック図を、それぞれ示す。第７
図は、第３図に示す記録処理手段４の第１の実施例に対
応し、第８図は、第４図に示す記録処理手段４の第２の
実施例に対応する。第７図，第８図とも、第１１図に示
す従来のディジタルＶＴＲの再生装置を部分的に変更し
たものであるから、説明は本発明に関するところだけに
とどめる。
なブロック図を、第８図に再生処理手段５４における第
２の実施例の詳細なブロック図を、それぞれ示す。第７
図は、第３図に示す記録処理手段４の第１の実施例に対
応し、第８図は、第４図に示す記録処理手段４の第２の
実施例に対応する。第７図，第８図とも、第１１図に示
す従来のディジタルＶＴＲの再生装置を部分的に変更し
たものであるから、説明は本発明に関するところだけに
とどめる。
第７図において、端子７３からのディジタル信号を、チ
ャンネル再生回路７２を通して分配回路７１に入力する
。分配回路７１でワードＡとワードＣに振り分け、それ
ぞれメモリ６７．７０に書き込む。メモリ８７．７０か
ら、それぞれＦｃとＦｃ／４のレートでそれぞれワード
ＡとワードＣを読み出し、それぞれアウター誤り訂正復
号化器６６．６９を通して、それぞれ端子８５．８８に
出力する。
ャンネル再生回路７２を通して分配回路７１に入力する
。分配回路７１でワードＡとワードＣに振り分け、それ
ぞれメモリ６７．７０に書き込む。メモリ８７．７０か
ら、それぞれＦｃとＦｃ／４のレートでそれぞれワード
ＡとワードＣを読み出し、それぞれアウター誤り訂正復
号化器６６．６９を通して、それぞれ端子８５．８８に
出力する。
また第８図において、分配回路７７では、アウター誤り
訂正復号化器６６の出力のうち、水平走査期間中の実際
に記録されるサンプル分の期間だけ端子７４にワードＡ
をＦｃのレートで出力し、それ以外の期間中はメモリ７
６にワードＣをＦｃのレートで書き込む。そして端子７
５に、ワードＣをＦ ｃ ／ ４のレートで出力する。
訂正復号化器６６の出力のうち、水平走査期間中の実際
に記録されるサンプル分の期間だけ端子７４にワードＡ
をＦｃのレートで出力し、それ以外の期間中はメモリ７
６にワードＣをＦｃのレートで書き込む。そして端子７
５に、ワードＣをＦ ｃ ／ ４のレートで出力する。
このように第７図，第８図の２つの実施例で説明したよ
うな、第５図再生処理手段５４の出力において、第７図
の端子６５の出力と第８図の端子７４の出力のワードＡ
はサンプル復元手段５２に直接入力し、第７図の端子６
８の出力と第８図の端子７５の出力のワードＣはワード
Ｃ分割手段５３に入力する。
うな、第５図再生処理手段５４の出力において、第７図
の端子６５の出力と第８図の端子７４の出力のワードＡ
はサンプル復元手段５２に直接入力し、第７図の端子６
８の出力と第８図の端子７５の出力のワードＣはワード
Ｃ分割手段５３に入力する。
第６図に、ワードＣ分割手段５３における一実施例の詳
細なブロック図を示す。端子５９に再生処理手段５４か
らのワードＣを入力し、Ｆｃ／４のタイミングで動作す
る８ビットラッチ５８でラッチする。その出力を２ビ・
ソト並列の４段シフトレジスタ５７に、ＦＣ／４のタイ
ミングごとζこロードし、レートＦｃのクロ・ソクによ
りシフトする。
細なブロック図を示す。端子５９に再生処理手段５４か
らのワードＣを入力し、Ｆｃ／４のタイミングで動作す
る８ビットラッチ５８でラッチする。その出力を２ビ・
ソト並列の４段シフトレジスタ５７に、ＦＣ／４のタイ
ミングごとζこロードし、レートＦｃのクロ・ソクによ
りシフトする。
したがって端子５６には、ＦＣのタイミング毎番こ、２
ビット並列のワードＢが出力する。このワードＢを第５
図サンプル復元手段５２に入力する。サンプル復元手段
５２は１０ビットラッチの構゛成をしており、再生処理
手段５４からのワードＡを上位８ビットに、ワードＣ分
割手段５３からのワードＢを下位２ビットに入力し、Ｆ
Ｃのクロ・ソクレートでラッチする。その出力は、サン
プリングレートが４Ｆｓｃで量子化ビット数が１０ビッ
トのディジタルＮＴＳＣ信号になっており、端子５１に
出力する。
ビット並列のワードＢが出力する。このワードＢを第５
図サンプル復元手段５２に入力する。サンプル復元手段
５２は１０ビットラッチの構゛成をしており、再生処理
手段５４からのワードＡを上位８ビットに、ワードＣ分
割手段５３からのワードＢを下位２ビットに入力し、Ｆ
Ｃのクロ・ソクレートでラッチする。その出力は、サン
プリングレートが４Ｆｓｃで量子化ビット数が１０ビッ
トのディジタルＮＴＳＣ信号になっており、端子５１に
出力する。
以上のように本発明によれば、１０ビ・ソトのディジタ
ルＮＴＳＣ信号を記録および再生する装置であっても、
従来の８ビットの記録および再生装置に若干の回路を付
加するだけでよく、誤り訂正符号化および復号化回路を
初めとして、他のほとんどのディジタル信号処理回路が
従来の８ビット処理のまま使用できるため、従来の８ビ
ット機と１０ビット機のＬＳＩを共用化することができ
、したがって１０ビット機としてのコストパフォーマン
スが高くなる。
ルＮＴＳＣ信号を記録および再生する装置であっても、
従来の８ビットの記録および再生装置に若干の回路を付
加するだけでよく、誤り訂正符号化および復号化回路を
初めとして、他のほとんどのディジタル信号処理回路が
従来の８ビット処理のまま使用できるため、従来の８ビ
ット機と１０ビット機のＬＳＩを共用化することができ
、したがって１０ビット機としてのコストパフォーマン
スが高くなる。
また、もし誤り訂正符号化および復号化回路以外のほと
んどのディジタル信号処理について、１０ビットで設計
し、８ビットの場合、並列処理の下位２ビットをｒＯＪ
に固定すれば、両者の回路を兼用することは可能である
。しかしこのようなディジタル信号処理回路をＬＳＩ化
して、８ビット専用機にも使用する時、下位２ビット分
の回路規模と消費電力が８ビット専用のＬＳＩよりも増
加し、さらにテープフォーマット上では１０ビットを１
ワードとして記録するため、８ビット記録の時は下位２
ビット分が無駄になり、記録時間が８／１０だけ８ビッ
ト専用フォーマットより減る。
んどのディジタル信号処理について、１０ビットで設計
し、８ビットの場合、並列処理の下位２ビットをｒＯＪ
に固定すれば、両者の回路を兼用することは可能である
。しかしこのようなディジタル信号処理回路をＬＳＩ化
して、８ビット専用機にも使用する時、下位２ビット分
の回路規模と消費電力が８ビット専用のＬＳＩよりも増
加し、さらにテープフォーマット上では１０ビットを１
ワードとして記録するため、８ビット記録の時は下位２
ビット分が無駄になり、記録時間が８／１０だけ８ビッ
ト専用フォーマットより減る。
本発明によれば、以上のような問題点は解決する。
また、記録処理手段４の第１の実施例の第３図および再
生処理手段５４の第１の実施例の第７図の構成であれば
、本発明を基本的に実現できる。
生処理手段５４の第１の実施例の第７図の構成であれば
、本発明を基本的に実現できる。
一方、第２の実施例の第４図および第８図の構成であれ
ば、第１の実施例よりもノ＼−ドウエアは小さくなるが
、映像信号の水平走査期間内における水平プランキング
期間のようにサンプルの欠如期間があってその期間内に
ワードＣを挿入できる場合に限られる。
ば、第１の実施例よりもノ＼−ドウエアは小さくなるが
、映像信号の水平走査期間内における水平プランキング
期間のようにサンプルの欠如期間があってその期間内に
ワードＣを挿入できる場合に限られる。
さらに、本発明ではワードＢを常にサンプルの下位ビッ
トに設定しているため、ワードＢが上位ビットを含んで
いる場合よりも、ワードＢから構成されるワードＣに誤
り訂正不可能な誤りがあっても、目立たない効果がある
。
トに設定しているため、ワードＢが上位ビットを含んで
いる場合よりも、ワードＢから構成されるワードＣに誤
り訂正不可能な誤りがあっても、目立たない効果がある
。
以上の詳細な説明では映像信号を対象としていたが、音
声信号についても本発明を適用できる。
声信号についても本発明を適用できる。
例えば音声信号を２０ビットで量子化する場合、１サン
プルをＭＳＢから８ビットずつの２個のワードＡと残り
の４ビットからなる１個のワードＢに分割する。ワード
Ｂは２サンプル分を結合して８ビットのワードＣとする
。この場合の効果は映像信号と同様である。
プルをＭＳＢから８ビットずつの２個のワードＡと残り
の４ビットからなる１個のワードＢに分割する。ワード
Ｂは２サンプル分を結合して８ビットのワードＣとする
。この場合の効果は映像信号と同様である。
発明の効果
以上説明したように、本発明によれば、９ビットや１０
ビットのディジタルＶＴＲであっても従来の８ビットの
ディジタル信号処理回路に若干の付加回路を接続するだ
けでよく、ディジタル信号処理上およびテープフォーマ
ット上、８ビット専用機との兼用性の高い、したがって
コストパフォーマンスの高い記録装置と再生装置を提供
できる。
ビットのディジタルＶＴＲであっても従来の８ビットの
ディジタル信号処理回路に若干の付加回路を接続するだ
けでよく、ディジタル信号処理上およびテープフォーマ
ット上、８ビット専用機との兼用性の高い、したがって
コストパフォーマンスの高い記録装置と再生装置を提供
できる。
第１図は本発明の記録装置における一実施例のブロック
図、第２図は第１図のワードＢ結合手段における一実施
例の詳細なブロック図、第３図は第１図の記録処理手段
における第１の実施例の詳細なブロック図、第４図は第
１図の記録処理手段における第２の実施例の詳細なブロ
ック図、第５図は本発明の再生装置における一実施例の
ブロッ♂ ク図、第６図は第争図のワードＣ分割手段における一実
施例の詳細なブロック図、第７図は第５図の再生処理手
段における第ｌの実施例の詳細なブロック図、第８図は
第５図の再生処理手段における第２の実施例の詳細なブ
ロック図、第９図は記録装置における従来例のブロック
図、第１０図は第９図のチャンネル記録回路における一
実施例の詳細なブロック図、第１１図は再生装置におけ
る従来例のブロック図、第１２図は第１１図のチャンネ
ル再生回路における一実施例の詳細なブロック図である
。 ２・・・サンプル分割手段、 ３・・・ワードＢ結合
手段、 ４・・・記録処理手段。
図、第２図は第１図のワードＢ結合手段における一実施
例の詳細なブロック図、第３図は第１図の記録処理手段
における第１の実施例の詳細なブロック図、第４図は第
１図の記録処理手段における第２の実施例の詳細なブロ
ック図、第５図は本発明の再生装置における一実施例の
ブロッ♂ ク図、第６図は第争図のワードＣ分割手段における一実
施例の詳細なブロック図、第７図は第５図の再生処理手
段における第ｌの実施例の詳細なブロック図、第８図は
第５図の再生処理手段における第２の実施例の詳細なブ
ロック図、第９図は記録装置における従来例のブロック
図、第１０図は第９図のチャンネル記録回路における一
実施例の詳細なブロック図、第１１図は再生装置におけ
る従来例のブロック図、第１２図は第１１図のチャンネ
ル再生回路における一実施例の詳細なブロック図である
。 ２・・・サンプル分割手段、 ３・・・ワードＢ結合
手段、 ４・・・記録処理手段。
Claims (2)
- （１）１サンプルのビット数がＮビットのディジタル信
号の各サンプルをＭＳＢから順番にＭビットずつに分割
して、それぞれＭビットから成るＬ個のワードＡと、Ｍ
ビットより少ない残りの下位（Ｎ−Ｍ×Ｌ）ビットから
成る１個のワードＢとをそれぞれ生成するサンプル分割
手段と、 複数のサンプルの前記ワードＢを結合してＭビットから
成るワードＣを生成するワードＢ結合手段と、 前記ワードＡと前記ワードＣに対して誤り訂正符号化を
含む記録処理を行う記録処理手段とを備えた記録装置。 - （２）請求項１記載の記録装置で記録した媒体を再生し
、 その再生により得た前記ワードＡと前記ワードＣに対し
て誤り訂正復号化を含む再生処理を行う再生処理手段と
、 前記ワードＣを分割して前記各サンプルの前記ワードＢ
を生成するワードＣ分割手段と、Ｌ個の前記ワードＡと
１個の前記ワードＢを結合して前記Ｎビットのディジタ
ル信号の前記各サンプルを復元するサンプル復元手段と
を備えた再生装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1164698A JPH0329517A (ja) | 1989-06-27 | 1989-06-27 | 記録装置と再生装置 |
| KR1019900009290A KR930007938B1 (ko) | 1989-06-27 | 1990-06-22 | 기록장치와 재생장치 |
| EP90306926A EP0405885A1 (en) | 1989-06-27 | 1990-06-25 | Recording device and reproducing device |
| CN90103313A CN1019340B (zh) | 1989-06-27 | 1990-06-27 | 记录装置和再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1164698A JPH0329517A (ja) | 1989-06-27 | 1989-06-27 | 記録装置と再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0329517A true JPH0329517A (ja) | 1991-02-07 |
Family
ID=15798171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1164698A Pending JPH0329517A (ja) | 1989-06-27 | 1989-06-27 | 記録装置と再生装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0405885A1 (ja) |
| JP (1) | JPH0329517A (ja) |
| KR (1) | KR930007938B1 (ja) |
| CN (1) | CN1019340B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2529482B2 (ja) * | 1991-05-24 | 1996-08-28 | 松下電器産業株式会社 | ディジタルコンポ―ネントビデオ信号の処理装置 |
| DE69328642T2 (de) * | 1992-02-19 | 2001-01-11 | Mitsubishi Electric Corp | Datenumsetzungsverfahren und Aufzeichnungs-/Wiedergabegerät zur Durchführung desselben |
| US5574448A (en) * | 1995-05-08 | 1996-11-12 | Quantum Corporation | Method and apparatus for encoding data with variable block lengths |
| JP3480777B2 (ja) * | 1996-03-15 | 2003-12-22 | パイオニア株式会社 | 情報記録装置及び情報記録方法並びに情報再生装置及び情報再生方法 |
| JP3969762B2 (ja) * | 1996-03-18 | 2007-09-05 | パイオニア株式会社 | 情報記録媒体、その記録装置及び方法並びにその再生装置及び方法 |
| US7145567B2 (en) * | 2003-04-03 | 2006-12-05 | Avid Technology, Inc. | Bitstream format and reading and writing methods and apparatus therefor |
| TW201339052A (zh) | 2012-03-23 | 2013-10-01 | Csbc Corp Taiwan | 船舶的非對稱鰭翼裝置 |
| US10672148B2 (en) | 2015-10-30 | 2020-06-02 | Agfa Healthcare | Compressing and uncompressing method for high bit-depth medical gray scale images |
| GB2567427B (en) | 2017-10-06 | 2020-10-07 | Imagination Tech Ltd | Data compression |
| JP7016749B2 (ja) * | 2018-03-28 | 2022-02-07 | 日本電産サンキョー株式会社 | 磁気データの復調方法および復調装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6196574A (ja) * | 1984-10-17 | 1986-05-15 | Hitachi Ltd | Ｐｃｍ信号の変換方法，ｐｃｍ信号の記録方法及びｐｃｍ信号記録装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR900001222B1 (ko) * | 1983-06-15 | 1990-03-05 | 가부시기가이샤 히다찌세이사꾸쇼 | Pcm 신호의 기록 재생장치 |
-
1989
- 1989-06-27 JP JP1164698A patent/JPH0329517A/ja active Pending
-
1990
- 1990-06-22 KR KR1019900009290A patent/KR930007938B1/ko not_active IP Right Cessation
- 1990-06-25 EP EP90306926A patent/EP0405885A1/en not_active Withdrawn
- 1990-06-27 CN CN90103313A patent/CN1019340B/zh not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6196574A (ja) * | 1984-10-17 | 1986-05-15 | Hitachi Ltd | Ｐｃｍ信号の変換方法，ｐｃｍ信号の記録方法及びｐｃｍ信号記録装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930007938B1 (ko) | 1993-08-21 |
| CN1019340B (zh) | 1992-12-02 |
| CN1048461A (zh) | 1991-01-09 |
| EP0405885A1 (en) | 1991-01-02 |
| KR910001725A (ko) | 1991-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2821223B2 (ja) | 再生装置 | |
| JPH0329517A (ja) | 記録装置と再生装置 | |
| JPH07327199A (ja) | 信号記録再生装置 | |
| JP2937664B2 (ja) | ディジタルｖｔｒのエラー訂正方法及び装置 | |
| JP3141629B2 (ja) | 映像信号の記録および再生装置 | |
| JPH01278183A (ja) | デイジタル画像記録及び又は再生装置 | |
| EP0624978B1 (en) | Apparatus for recording and playing back digital data | |
| JPH04143904A (ja) | ディジタル録画装置 | |
| US20040047608A1 (en) | Digital recording/reproducing apparatus | |
| EP0772366B1 (en) | A digital recording/reproducing apparatus | |
| JPH04283473A (ja) | 映像音声デジタル記録／再生装置 | |
| JP4099570B2 (ja) | デジタル記録再生装置 | |
| KR100273757B1 (ko) | 디지탈 영상신호 재생장치 | |
| JP2715418B2 (ja) | エラー訂正符号化装置 | |
| JP2846750B2 (ja) | 動信号記録及び再生回路 | |
| JPH0520794A (ja) | デイジタル信号記録再生装置 | |
| JP4193256B2 (ja) | オーディオ信号処理装置および方法、ならびに、映像音声記録再生装置 | |
| JP2855838B2 (ja) | 磁気再生装置 | |
| KR0170666B1 (ko) | 특정배속 트릭재생을 위한 디지탈 비디오 테이프 기록방법 및 기록장치 | |
| JPH0574146B2 (ja) | ||
| JP2895865B2 (ja) | デジタル記録再生装置 | |
| JPS60248025A (ja) | ２進デ−タ変換・復号方式 | |
| KR0181038B1 (ko) | 개선된 디지탈 브이씨알 | |
| US7613615B1 (en) | Circuits, systems, and methods for real-time de-shuffling of shuffled audio data | |
| JPH0252350B2 (ja) |