CN1019340B

CN1019340B - 记录装置和再生装置

Info

Publication number: CN1019340B
Application number: CN90103313A
Authority: CN
Inventors: 末定邦雄; 古各利昭
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1989-06-27
Filing date: 1990-06-27
Publication date: 1992-12-02
Also published as: KR930007938B1; CN1048461A; KR910001725A; JPH0329517A; EP0405885A1

Abstract

本发明的记录装置具有采样分割器和字B耦合器，采样分割器把1个采样的比特数从MSB开始，顺序将N比特的数字信号的各个采样按M比特进行分割后，分别生成由各个M比特构成的L个字A和由少于M比特的其余下位(N-MXL)比特构成的1个字B，字B耦合器将多个采样的上述字B耦合后，生成由M比特构成的字C。

Description

本发明涉及记录和再生数字化的图象和声音信号的装置，例如数字录象机等那样的录放装置。

通常，在记录NSC信号和PAL信号的数字录象机中，是用4倍的彩色副载波频率F_sc即4F_sc对图象信号进行采样，同时，按8比物将各个采样进行量子化的。在数字录象机内的大部分数字信号处理电路中，是将该8比特作为1个字并行处理字内的各个比特的。

图10是上述记录装置中先有例子的框图，在图10中，将4F-s-c采样、8比特量子化的数字NTSC信号输入端子29，由外部错误修正符号化器16使外部错误的修正符号化。然后，由存储器17将外部错误修正符号和后级生成的内部错误修正符号进行重新安装，以构成积符号，并输给频道记录电路22。

图11是频道记录电路22一个实施例的详细框图，将来自图100的存储器17的数字信号输入端子10，由内部错误修正符号化器11使内部错误的修正符号化，然后，由变换ID附加器12附加上变换字组的变换符号和电台识别（ID）符号，由P/S电路13把1个代码8比特的并行数据变换为串行数据，并从端子14输出。将这种结构的图10的频道记录电路22的输出信号输给端子30，通过记录磁头写入记录介质。这样，图10的记录装置就从端子29到图11的P/S电路13的并行输入，把8比特作为一个字，将字内的各比特作并行处理后，是由P/S电路13变换为串行数据的。

其次，图12是重放装置中先有例子的框图。在图12中，由再生磁头将图10的记录装置记录到记录介质上的信号再生出来，变换为数字信号后，从端子80输入频道再生电路72。

图13是频道再生电路72的一个实施例的详细框图。将来自图12的80端的数字信号输入64端，由S/P电路63变换为1个字8比特的并行数据，然后，由变换ID检测器62检测出变换字组的变换符号和电台识别（ID）符号，再由内部错误修正复号化器61将内部错误的修正复号化，并输给60端。这样，通过图12的频道再生电路72后，由存储器67进行与图10的存储器17相反的重新排列，由外部错误修正复号化器66将外部错误的修正复号化，便作为4F_sc采样、8比特量子化的数字NTSC信号输给79端。于是，图12的再生装置在由图13的S/P电路63把串行数据变换为并行数据，从S/P电路63的并行输出到79端，便将8比特作为1个字并行处理字内的各个比特。

如上所述，在先有的数字录象机中，大部分进行数字信号处理的记录装置和再生装置是在字内进行并行处理的。其理由是，4F_sc采样、8比特量子化的数字NTSC信号的比特速率约为125兆比特/秒，如果把它进行串处理，虽然几乎所有的数字信号处理电路可按125MHz的时钟动作，但必须采用电路集成度低、消耗电能多的ECL（发射极耦合）逻辑电路构成。如果在字内进行并行处理，则时钟为4F_sc即14.3MHz，可用电路的集成度高、消耗电能少的CMOS逻辑电路构成。

关于先有的数字录象机的详细情况，已在SMPTED-1DTTR（SMPTE Journal，December，1986）上公布了。

根据最近高质量化图象的发展潮流，要求把量子化比特数提高到9比特以上的高比特数，并改善信噪比S/N。但是，如果采用高比特数，则电路规模必须增加，记录时间必须减少。另外，对于通常的用途。8比特的录象质量已足够了，所以，电路规模又希望保留电路规模小、记录时间长的8比特专用机。因此，希望对于必须高质量图的情况，才使用能以9比特以上进行录放的高比特机。于是，便希望该高比特机的数字信号处理电路尽可能兼作8比特专用机，提高其价格性能比，同时，既能在9比特以上的高比特数下进行录放，又可进行8比特录放。

但是，如果只单纯将8比特专用机的数字信号处理民路高比特化，则存在如下问题。首先，错误修正电路通常是根据GF（2³）上的Reed-Solomon符号动作的，但是对于例如10比特的情况，则变为GF（2¹⁰）上的Reed-Solomon符号，于是，必须改变生成多项式。这时，Reed-Solomon符号化电路和复号化电路中的综合计算电路（Lin，S，Coste llo，D.J.，Jr.：Error Control Coding，Prentice-H all，1983）等与10比特对应的电路，在伽罗瓦域的性质上，则不能进行8比特的处理。因此，不可能兼用8比特和10比特的错误修正电路。另外，对于其它所有的数字信号处理。如果按10比特进行设计，对8比特的情况，可将并行处理的下位2比特固定为“0”，两种电路可以兼用。但是，把这种数字信号处理电路实现大规模集成化后，也使用于8比特专用机时，则下位2比特部分的电路规模和消耗的电能也将比8比特专用的大规模集成电路增多。此外，在磁带格式方面，由于将10比特作为一个字进行记录，所以，用8比特记录时，则下位2比特部分白白浪费，只有8/10的记录时间比8比特专用格式减少了。

本发明的目的，旨在提供一种价格性能比高的装置，该装置在进行录放高比特信号时，在数字信号处理和磁带格式方面，与8比特专用机的兼用性高。

为了达到上述目的，本发明的记录装置具有采样分割器和字B耦合器，采样分割器把1个采样的比特数从最高有效位（MSB）开始，顺序将N比特的数字信号的各个采样按M比特进行分割后，分别生成由各个M比特构成的L个字A和由少于M比特的其余下位（N-MXL）比特构成的1个字B;字B耦合器将多个采样的上述字B耦合后，生成由M比特构成的字C。

图1是本发明记录装置的一个实施例的框图，图2是图1的字 B耦合器的一个实施例的详细框图，图3是图1的记录处理器的第1个实施例的详细框图，图4是图1的记录处理器的第2个实施例的详细框图，图5是本发明的再生装置的一个实施例的框图，图6是图5的字C分割器的一个实施例的详细框图，图7是图5的再生处理装置的第1个实施例的详细框图，图8是图5的再生处理装置的第2个实施例的详细框图，图9是图1的动作说明图，其中图9a表示按时间序列输入采样串;图9b表示将字B输入耦合器后再输出字C;图9c表示字C输入到记录处理器，图10是先有的记录装置的框图，图11是图100的频道记录电路的一个实施例的详细框图，图12是先有的再生装置的框图，图13是图12的频道再生电路的一个实施例的详细框图。

图1是本发明记录装置的一个实施例的框图，图中，采样速率为4F_sc、量子化比特数为10比特的数字NTSC信号从端子1输给采样分割器2。采样分割器2具有10比特锁存器的结构，其上位8比特的输出为字A，其下位2比特的输出为字B，分别将字A输给记录处理器4，将字B输给字B耦合器3。图2是字B耦合器3的一个实施例的详细框图。将采样分割器2输出的字B输给6端，在2比特并行的4级移位寄存器7中，按照钟速率为F_d＝4F_sc时时钟进行移位，利用按F_c/4的定时动作的8比特锁存器8锁存其并行输出。因此，在9端每隔F_c/4的定时例同时输出4个字的字B，以此作为8比特的字C，并将该字C输给图1的记录处理器4。

图3是记录处理器4的第1个实施例的详细框图，图4是记录处理器4的第2个实施例的详细框图。图3和图4都是将图10所示的先有的数字录象机的记录装置作了部分变更而构成的。所以，下面的说明只限于与本发明有关的部分。

在图3中，端子15输入图1采样分割器2输出的字A，17端输入字B耦合器3输出的字C，它们分别在外部错误修正符号化器16和19中将外部错误的修正符号化，外部错误修正符号化器16和19是相同的东西，但16按字A的速率后动作，而19则按字C的速率F_c/4动作。其次，分别以F_c和F_c/4的速率将外部错误修正符号化器16和19的输出写入存储器17和20。在存储器17和20中，为了在外部错误修正符号化器16和19与次级频道记录电路22内的内部错误修正符号化器之间构成错误修正的积符号而进行重新排列，同时，吸收写入时的速率差别，使读出时变为相同的速率。这样，利用选择电路21选择相同速率的存储器17和20的输出，经频道记录电路22从23，端输出。关于选择电路21的选择方法，可以设想几种方式。8比特和10比特的1个字组部分的信道数分别为1个信道和4个信道10比特时，如果分离为用3个信道记录字A，1个信道记录字C，则选择电路21便可用3个信道选择存储器17的输出，用1个信道选择存储器20的输出。另外，如果不按此信道单位分离字A和字C，而按字单位进行混合记录，则选择电路21便可按字单位进行转换。

在图4中，24端输入图1采样分割器2输出的字A，25端输入字B耦合器3输出的字C，并以F_c/4的速率将该字C在水平扫描期间实际记录的采样部分写入存储器26。选择电路27在水平扫描期间实际记录的采样部分的时间内，选择一自24端的速率为F_c的字A，在此以外的期间，选择来自存储器26的速率为F_c的字C。

这样，如图3和图4的两个实施例所说明的那样，从5端便可将图1记录处理器4的输出通过记录磁头写入记录介质。

下面，参照图9所示的动作说明图进一步详细说明一下上述动作。在图1的采样分割器2中，如采样1、采样2、采样3和采样4那样。是按时间系列输入采样串的，如图9（a）所示。这些采样均由10比特构成，以MSB为比特9，以最低有效位（LSB）为比特0，并分别加上比特9，比特8、……比特0那样的比特序号。这些采样用虚线P1……P2分割开，划分为比特9、比特8、……、比特2的上位8比特字A和比特1、比特0的下位2比特字B。在本实施例中，总是把各个采样的下位2比特部分设定为字B，因为，如果在字B中含有上位比特，就会在修正错误时，将未被修正过的错误明显地表现出来，因此，尽可能只选择下位2比特构成字B，以使未被修正过的错误不太明显。

各采样的字B输入到图1中字B耦合器，从而输出字C，如图9B所示，采样1至4的字B相互组合，产生8比特的字C。字C与字B一同输入到图1中记录处理器4，如图9c所示，图9b的字C作为图9a中采样1至4之后的采样5。这些采样1至5一起经8比特记录处理后，写入记录介质中。

下面讲述再生处理装置，图5是本发明再生处理装置的一个实施例。图5中，由图1实施例记录装置所记录在记录介质的信号由再生头（未画出）再生，并转换成数字信号，经端子55输入进再生器54。

图7是再生处理器54的第1个实施例的详细框图，图8是再生处理器54的第2个实施例的详细框图。图7与图3所示的记录处理器4的第1个实施例对应，图8与图4所示的启示处理器4的第2个实施例对应，图7和图8都是将图12所示的先有的数字录象机的再生装置进行部分变更而成的，所以，下面的说明只限于与本发明有关的部分。

在图7中，通过频道再生电路72将来自73端的数字信号输给分配电路71。由分配电路71将字A和字C分开，分别写入存储器67和70。然后，分别以Fc和Fc/4的速率从存储器67和70将字A和字C读出，通过外部错误复号化器66和69，分别从65和68端输出。

在图8中，利用分配电路77将外部错误复号器66的输出中在水平扫描期间实际记录的采样部分的时间内，以Fc的速率将字A从74端输出，在此以外的期间，将字C以Fe的速率写入存储器76。然后，以Fc/4的速率将字C从75端输出。

这样，如图7和图8两个实施例所说明的那样，在图5再生处理器54的输出中，图7的65端和图8的74端输出的字A直接输入采样复原器52，而图7的68端和图8的75端输出的字C则输入字C分割器53。

图6是字C分割器53的一个实施例的详细框图。从59端输入来自再生处理器54的字C;利用按Fc/4的定时动作的8比特锁存器58进行锁存，在2比特进行4级移位寄存器57中，每隔Fc/4的定时将它的输出进行寄存，并按速率为Fc的时钟进行移位。因此，每隔Fc的定时，从56端输出2比特并行的字B。然后，将该字B输入图5的采样复原器52。采样复原器52具有10比特锁存器的结构，将来自再生处理器54的字A输给上位8比特，将来自字C分割器53的字B输给下位2比特，并以Fc的时钟速率进行锁存。其输出变为采样速率为4Fsc、量子化比特数为10比特的数字NTSC信号，并从51端输出。

如上所述，按照本发明，即使是录放10比特数字NTSC信号的装置，仅在先有的8比特的录放装置中附加若干电路主要是错误修正符号化和复号化电路，而其它数字信号处理电路仍然可以使用先有的8比特处理电路。因此，先有的8比特机和10比特机的大规模集成电路可以共用，从而可以提高10比特机的价格性能比。

另外，如果将除错误修正符号化及复号化电路以久的其它所有的数字信号处理按10比特进行设计，用于8比特情况时，若将并行处理的下位2比特固定为“0”，则两者的电路可以兼用。但将这种数字信号处理电路大规模集成化后，作为8比特专用机使用时，下位2比特部分的电路规模和消耗的电能将比8比特专用的大规模集成电路增大，并且在磁带格式方面，由于是将10比特作为1个字记录的，所以，进行8比特记录时，下位2比特部分就白白浪费了，只有8/10的记录时间比8比特专用格式减少了。按照本发明，则可解决上述问题。

另外，利用记录处理器4的第1个实施例的图3和再生处理器54的第1个实施例的图7的结构，基本上便可实现本发明。

利用第2个实施例的图4和图8的结构，硬件可以比第1个实施例减少，但是就象图象信号在水平扫描期间内的水平消隐期间那样，存在未采样的时间，并且只能在此时间内插入字C。

由于本发明总是将采样的下位比特设定为字B，所以，在由字B构成的字C中，即使有可能修正的错误，也会比字B包含在上位比特中的情况好得多。

上述说明虽然是以图象信号为对象的，但是也可将本发明应用于声音信号，例如，对于按20比特将声阐地信号量子化的情况，可将一个采样从MSB开始，分割为各为8比特的2个字A和由其余的4比特构成的1个字B。当字B耦合2个采样后，令其为8比特的字C。这时，它的效果和图象信号相同。

如上所述，按照本发明，不论是9比特不审10比特的数字录象机，仅在先有的8比特数字信号处理电路中附加若干电路即可。这样，便可提供在数字信号处理和磁带格式方面由8比特专用机兼用性高的，从而价格性能比高的记录装置和再生装置。

Claims

1、一种记录装置，其特征在于：包括采样分割器、字B耦合器和记录处理器，采样分割器把1个采样的比特数从最高有效位(MSB)开始，顺序将N比特的数字信号的各个采样按M比特进行分割后，分别生成由各个M比特构成的L个字A和由少于M比特的其余下位(N-MXL)比特构成的1个字B；字B耦合器将多个采样的上述字B耦合后，生成由M比特构成的字C；记录处理器对上述字A和上述字C进行包括错误修正符号化在内的记录处理。

2、对权利要求1所述的记录装置记录的介质进行再生的再生装置，其特征在于：它包括再生处理器、字C分割器和采样复原器，再生处理器对由上述再生得到的上述字A和上述字C进行包括错误修正复号化在内的再生处理;字C分割器将上述字C分割后生成上述各采样的上述字B;采样复原器将L个上述字A和1个上述字B耦合后，将上述N比特的数字信号的上述各个采样复原。