DE69125807T2

DE69125807T2 - Verfahren und Vorrichtung für schnelle bi-CMOS-Differenzverstärker mit gesteuerter Ausgangsspannungshub

Info

Publication number: DE69125807T2
Application number: DE69125807T
Authority: DE
Inventors: John A Reed
Original assignee: Sun Microsystems Inc
Current assignee: Sun Microsystems Inc
Priority date: 1990-12-20
Filing date: 1991-12-11
Publication date: 1997-11-20
Anticipated expiration: 2011-12-12
Also published as: KR920013893A; JPH04324192A; EP0492906B1; CA2057555A1; EP0492906A2; CA2057555C; KR960006633B1; JP3265432B2; DE69125807D1; EP0492906A3; US5065055A

Description

1. Gebiet der Erfindung

Die vorliegende Erfindung bezieht sich auf Einrichtungen und Verfahren für einen Differenzverstärker mit kontrolliertem Ausgangsspannungshub zur Verwendung bei komplementären Logiksignalen niedrigen Pegels.

2. Technischer Hintergrund

Differenzverstärker werden üblicherweise bei Zwei-Pegel- Signalverarbeitungen verwendet, wobei die Größe eines Signals mit der Größe eines anderen Signals verglichen wird, und wobei das Ausgangssignal von der Differenz zwischen den beiden Signalen bestimmt wird. Bei MOSFET-Konstruktionen, einschließlich BiCMOS-Designs, ist es ein übliches Verfahren zum Optimieren der Differenzverstärker für eine spezielle Anwendung, einen Strom durch eine resistive Last zu treiben. Es sei auf Fig. 1a Bezug genommen, in der ein Differenzverstärker 115 gezeigt ist, der von einem Paar bipolarer Transistoren 110 und 111 gebildet ist, wobei ein Strom von einer Stromquelle 112 angelegt wird. Das Ausgangssignal des Differenzverstärkers 115 ist gleich der Spannungsdifferenz über einem Paar von resistiven Lasten 100 und 101, die mit den jeweiligen, den Differenzverstärker 115 bildenden Bipolartransistoren 110 und 111 verbunden sind. Die resistiven Lasten 100 und 101 sind so ausgewählt, daß die jeweils über ihnen abfallende Spannung eine Spannungsdifferenz erzeugt, welche für die speziellen Parameter der Schaltungselenente geeignet ist, welche dem Differenzverstärker 115 folgen.
Obwohl die in Fig. 1a gezeigte Anpassungsschaltung mit resistiven Lasten für viele Anwendungen gut arbeitet, wirkt dieses Design hemmend, wenn es auf eine Hochgeschwindigkeitslogikverarbeitung angewendet wird. Es gibt zwei vordergründige Leistungsprobleme, die der oben genannten Konfiguration mit resistiven Lasten zugeordnet sind. Zunächst kann, wenn der Spannungshub über entweder der resistiven Last 100 oder über 101 zu groß ist, der mit der Last verbundene Transistor 110 bzw. 111 in die Sättigung getrieben werden, d.h. die Kollektor-Basis- Sperrschicht kann in Durchlaßrichtung vorgespannt werden. Sobald der Transistor in der Sättigung ist, erfordert das Ausschalten des Transistors mehr Zeit und verringert somit die Leistungsfähigkeit des Differenzverstärkers.
Zweitens kommt hinzu, daß, obwohl der übermäßige Spannungshub durch die Verwendung einer Spannungsklammer reduziert werden kann, diese Lösung selbst ein weiteres Problem hervorruft. Es wird jetzt auf Fig. 1b Bezug genommen. Ein Differenzverstärker 165 wird von einem Paar bipolarer Transistoren 160 und 161 gebildet, wobei der Strom von einer Stromquelle 162 angelegt wird. Wie in Fig. 1b gezeigt ist, wird der Spannungshub des Differenzverstärkers 165 durch die Verwendung eines Paars bipolarer Klammern 150 und 151 verringert, die das Ausgangssignal der von den Transistoren 160 und 161 getriebenen Lasten 140 bzw. 141 begrenzen. Jedoch erhöht das Vorhandensein der Klammern 150 und 151 selbst wiederum die Kapazität der Ausgangsknoten. Wenn die Kapazität zu hoch ist, erhöht sich die Antwortdauer auf zeitveränderliche Signale, was wiederum zu einer Verlangsamung der Signalantwort dieses Ausgangsknotens führt und folglich die Gesamtleistung des Differenzverstärkers 165 verschlechtert. Wie oben gesagt, verursachen sowohl die Sättigung als auch die Kapazitätsbedingungen signifikante Probleme bei einer Schaltung, bei der die Geschwindigkeit entscheidend ist.
Darüber hinaus kann in Abhängigkeit von der speziellen Anwendung die physikalische Größe der resistiven Last zu einer Verlangsamung des Betriebsverhaltens der Schaltung führen. Üblicherweise wird ein Widerstand bei einem MOSFET-Bauelement als Basis-Diffusionstransistor ausgebildet, der innerhalb des linearen Abhängigkeitsbereichs seiner zugehörigen I-V-Charakteristik arbeitet. Da ein solcher Basis-Diffusionswiderstand physikalisch auf dem Siliziumsubstrat ausgebildet ist, erhöht sich die Eigenkapazität des resistiven Bauelements mit wachsender physikalischer Größe des Bauelements. Die erhöhte Kapazität des Bauelements führt zu einer Verlangsamung der Signalantwort des Knotens. Bei einem gewissen Punkt kann die Verlangsamung den Verstärker für Anwendungen hoher oder sehr hoher Geschwindigkeit nutzlos machen.
Eine andere bekannte Lösung des Optimierungsproblems von Differenzverstärkern ist die Verwendung eines aktiven Rückkopplungsmechanismus, um die Differenzverstärker-Ausgangsspannung in Bezug zu setzen zu der Referenzspannungsquelle. Obwohl diese Lösung eine präzisere Ausgangsspannungskontrolle liefern kann, kann die aktive Rückkopplung ungeeignet sein, wenn sie auf Hochgeschwindigkeitsschaltungen angewendet wird. In Logikschaltungen sehr hoher Geschwindigkeit kann die bloße Messung des Ausgangsknotens die Knotenkapazität derart erhöhen, daß das Betriebsverhalten des Knotens beträchtlich langsamer gemacht wird und dadurch die Arbeitsweise des gesamten Differenzverstärkers verlangsamt wird.

Zusammenfassende Darstellung der Erfindung

Gemäß der vorliegenden Erfindung ist ein Hochgeschwindigkeitsdifferenzverstärker mit einem kontrollierten Ausgangsspannungshub zum Verstärken komplementärer Logiksignale geringen Pegels vorgesehen, wie er im anhängigen Anspruch 1 umschrieben ist.
Gemäß der vorliegenden Erfindung wird darüber hinaus ein Verfahren zum Kontrollieren des Ausgangsspannungshubs eines Hochgeschwindigkeitsdifferenzverstärkers zum Verstärken komplementärer Logiksignale geringen Pegels zur Verfügung gestellt, wie es in dem anhängigen Anspruch 16 oder Anspruch 19 gekennzeichnet ist.
Es ist ein Ziel der vorliegenden Erfindung, eine einfache und effektive Einrichtung und ein Verfahren zur Verfügung zu stellen zum Steuern des Ausgangsspannungshubs eines oder mehrerer Differenzverstärker zur Verwendung bei der Hochgeschwindigkeitslogik-Signalverarbeitung, ohne die Signalantwort des Differenzverstärkers zu verlangsamen. Ein weiteres Ziel der vorliegenden Erfindung ist es, eine Einrichtung und ein Verfahren zur Verfügung zu stellen, daß den Ausgangsspannungshub eines solchen Differenzverstärkers zu optimiert, welche Einrichtung bzw. welches Verfahren effektiver über einen Temperaturbereich und einem Bereich von Spannungsbedingungen ist, als bekannte Einrichtungen und Verfahren, aber welche bzw. welches nicht die Geschwindigkeit des Differenzverstärkers bei Hochgeschwindigkeitsanwendungen verringert.
Es wird ein Bi-CMOS-Differenzverstärker mit kontrolliertem Spannungshub zur Verwendung bei Hochgeschwindigkeitslogikschaltungen offenbart. Der Differenzverstärker besteht aus einer Laststromsteuerschaltung, welche den Ausgangssignalhub eines oder mehrerer gesteuerter Differenzverstärker steuert. Die Laststromsteuereinrichtung arbeitet, indem der Spannungsabfall an einem simulierten Lastbauelement gemessen wird, wobei das simulierte Lastbauelement geometrisch derart bemessen ist, daß es die gleiche Last für die Steuereinrichtung darstellt, wie es die tatsächliche Last für den Leseverstärker ist. Der Abgleich des simulierten Lastpfades dupliziert exakt den Schaltungspfad innerhalb des Ausgangsknotens des Leseverstärkers, wie es unten detaillierter beschrieben werden wird. Bemerkenswerterweise ist die Laststromsteuereinrichtung selbst als ein Differenzverstärker konfiguriert, welcher den Spannungsabfall über dem simulierten Lastbauelement mit einer gewünschten Spannungshubreferenz vergleicht. Das Ausgangssignal des in der Laststromsteuereinrichtung enthaltenen Differenzverstärkers ist folglich die Differenz zwischen dem tatsächlichen Spannungsabfall über dem simulierten Lastbauelement und dem gewünschten Spannungshub. Die Spannungsdifferenz treibt dann einen Stromspiegel an, welcher einen Strom hervorbringt, der so bemessen wird, daß er einen speziellen gewünschten vorgegebenen Wert ergibt. Der so bemessene Strom fließt nachfolgend in einen Transistor, der als Spannungsklammer konfiguriert ist, dessen geklammerte Ausgangsspannung eine Spannung ist, die als Vbias bezeichnet wird. Vbias ist die Spannung, welche einen Strom veranlaßt, in der simulierten Last zu fließen, und die einem Spannungsabfall gleich der Referenz oder dem gewünschten Spannungshub entspricht.
Die Leseverstärker sind in herkömmlicher Weise konfigurierte Differenzverstärkerpaare, die jeweils aus zwei bipolaren Transistoren bestehen, deren Basis-Eingangssignale komplementäre Logiksignale sind, die von einem Speichermatrix-Spaltenauswahl-Verstärker empfangen werden. Der Kollektor jedes Transistors des Differenzverstärkerpaars ist mit einer p-Kanal- MOSFET-Last verbunden, die als ein linearer Widerstand agiert, wodurch die jeweiligen kompementären Logikausgangssignale erzeugt werden. Die Spannung Vbias, die von der Laststronsteuerschaltung angelegt wird, gestattet es dem in dem p-Kanal- "Widerstand" fließenden Laststrom, präzise gesteuert zu werden, wobei die Steuereinrichtung eine Stromquelle antreibt, welche mit den Emittern der das Differenzpaar jedes Leseverstärkers bildenden Transistoren gemeinsam verbunden ist. Im Betrieb spannt die von Vbias getriebene Stromquelle das Differenzpaar innerhalb jedes Leseverstärkers derart vor, daß der an den Ausgängen jedes Kollektors des Differenzverstärkers gemessene Spannungshub gleich den gewünschten Spannungshub ist, der von der Laststromsteuerschaltung entwickelt wurde. Somit wird der Ausgangssignalhub des Differenzverstärkers durch die Laststromsteuereinrichtung innerhalb eines vorgegebenen Bereichs gesteuert, wobei die Geschwindigkeit nicht beeinträchtigt wird. Die von einem die vorliegende Erfindung verwendenden Differenzverstärker erreichbaren Vorteile sind eine verbesserte Steuerung des Verstärkerausgangssignals bei höheren Geschwindigkeiten und über einen breiteren Bereich von Betriebs- und Verarbeitungstemperaturen und -spannungen, als dies bei bekannten Konstruktionen möglich war.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Die Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung klar, in welcher:
Fig. 1a und 1b bekannte Lösungen für die Optimierung von Differenzverstärkerausgangssignalen hinsichtlich einer bestimmten Last veranschaulichen.
Fig. 2a veranschaulicht die vorliegende Erfindung, die eine Laststromsteuereinrichtung verwendet, um den Ausgangssignalhub eines Leseverstärkers zu begrenzen. Fig. 2b ist eine detailliertere Darstellung der Laststromsteuereinrichtung und der kennzeichnenden Ein- und Ausgangssignale.
Fig. 3 ist eine schematische Darstellung der Laststronsteuerschaltung der vorliegenden Erfindung.
Fig. 4 ist eine schematische Darstellung des Leseverstärkers, der in der vorliegenden Erfindung enthalten ist.

DETAILLIERTE BESCHREIBUNG DER ERFINDUNG

Es wird ein Bi-CMOS-Hochgeschwindigkeitsdifferenzverstärker mit kontrollierten Spannungshub offenbart. In der folgenden Beschreibung werden zum Zwecke der Erläuterung spezielle Anzahlen, Zeiten, Signale, Signalzeitvorgaben, Architekturen usw. ausgeführt, um ein besseres Verständnis der vorliegenden Erfindung zu erzielen. Für den Fachmann ist es jedoch klar, daß die vorliegende Erfindung auch ohne diese speziellen Details ausgeführt werden kann. An anderen Stellen werden gut bekannte Schaltungen und Bauelemente in Blockschaltbildform gezeigt, um die vorliegende Erfindung nicht unnötigerweise zu verdunkeln.
Es wird jetzt auf Fig. 2a Bezug genommen, in der ein vereinfachtes Blockschaltbild des Differenzverstärkers, welcher Gegenstand der vorliegenden Erfindung ist, gezeigt ist. In Fig. 2a erzeugt eine Laststromsteuereinrichtung 200 eine Vorspannung 204, welche an einen Leseverstärker 220 angelegt wird. Der Leseverstärker 220 hat ein Paar von Eingängen 205 und 206, die jeweils eines von zwei komplementären Logiksignalen niedrigen Pegels empfangen. Der Leseverstärker 220 weist ferner ein Paar von Ausgängen 215 und 216 für jedes der beiden verstärkten komplementären Logiksignale auf. Im Betrieb erhöht der Leseverstärker 220 die Spannungspegel der mit den Eingängen 205 und 206 gekoppelten Signale. Die Vorspannung 204 dient dazu, die Verstärkung der Eingangssignale 205 und 206 durch den Leseverstärker 220 derart zu begrenzen, daß der Spannungshub der Ausgangssignale 215 und 216 innerhalb eines vorgegebenen gewünschten Bereiches bleibt. Für den Fachmann ist es klar, daß, obwohl Fig. 2a eine mit einem Leseverstärker 220 gekoppelte Laststromsteuereinrichtung 220 zeigt, mit gleichermaßen gültigem Ergebnis mehrere Leseverstärker 220 mit einer einzigen Laststromsteuereinrichtung 200 gekoppelt sein können.
Im folgenden soll Fig. 2b betrachtet werden, in der eine detailliertere Darstellung der vorliegenden Erfindung gezeigt ist. Die Laststromsteuereinrichtung 200 besteht aus einem Differenzverstärker 201 mit zwei Eingängen. Ein Eingang empfängt eine Spannung von einer Referenzspannungsquelle 210, wobei diese Spannung der Ausgangsspannungshub des Leseverstärkers 220 sein soll. Der andere Eingang empfängt den Spannungsabfall, wie er über einen simulierten Lastbauelement 211 gemessen wird. Der Differenzverstärker 201 vergleicht die simulierte Lastspannung 211 mit der Referenzspannung 210 und erzeugt daraus ein Ausgangssignal 202, wobei das Ausgangssignal 202 von der Differenz zwischen den beiden Eingangssignalen 210 und 211 bestimmt wird. Die Ausgangsspannung 202 wird nachfolgend begrenzt durch eine Spannungsklammer oder einen Spannungsbegrenzer 203. Das Ausgangssignal der Klammer 203 ist eine Spannung, die als Vorspannung Vbias 204 bezeichnet wird. Eine Stromquelle 209 liefert dann den Strom für die Ausgangsvorspannung 204.
Wie weiterhin in Fig. 2b gezeigt ist, wird der Leseverstärker 220 so konfiguriert, wie zuvor in Fig. 2a gezeigt. Gemäß Fig. 2b empfängt der Differenzverstärker 225 Eingangssignale 205 und 206, wobei die Eingangssignale 205 und 206 jeweils eines von zwei komplementären Logiksignalen sind. Der Leseverstärker 220 weist ferner ein Paar von Ausgängen 215 und 216 auf, die jeweils eines von zwei verstärkten komplementären Logiksignalen ausgeben. Die Vorspannung 204 ist mit dem Differenzverstärker 225 über eine Stromquelle 230 verbunden. Im Betrieb erhöht der Leseverstärker 220 die Spannungspegel der Eingangssignale 205 und 206, wobei die Vorspannung 204 dazu dient, den Differenzverstärker 2-25 derart zu begrenzen, daß der Spannungshub der Ausgangssignale 215 und 216 innerhalb eines vorgegebenen Bereichs bleibt. Wie es in Fig. 2b gezeigt ist, schwanken bei dem vorliegenden Ausführungsbeispiel der Erfindung die Ausgangssignale 215 und 216 zwischen der Versorgungsspannung der Schaltung und der Versorgungsspannung der Schaltung abzüglich des Referenzspannungshubs.
Es wird im folgenden auf Fig. 3 Bezug genommen, welche eine schematische Darstellung der Laststromsteuerschaltung ist, die eine Ausgangsvorspannung Vbias zur Verfügung stellt. Über die gesamte Fig. 3 hinweg ist VCC die Versorgungsspannung der Schaltung an einen gemeinsamen Knoten. Innerhalb der Laststromsteuereinrichtung befindet sich ein Paar von emitter-gekoppelten bipolaren npn-Transistoren 1 und 14, welche als Differenzpaar arbeiten. Ein n-Kanal-MOSFET-Transistor 16 dient als Stromquelle für die Transistoren 1 und 14, die ein Differenzpaar bilden, und ist mit den verbundenen Emittern der Transistoren 1 und 14 gekoppelt. Ein gewünschter Referenzspannungshub wird von dem npn-Bipolartransistor 12 zur Verfügung gestellt, wobei die Referenzspannung die Basis-Emitter-Spannung Vbe des Transistors 12 ist, und wobei der Kollektor und die Basis des Transistors 12 mit VCC verbunden sind. Die Spannung Vbe des Transistors 12 wurde als Referenzpegel in dem offenbarten Ausführungsbeispiel verwendet, weil es gewünscht war, den Differenzverstärker-Ausgangsspannungshub mit Vbe zu steuern, was eine bekannte, relativ stabile Größe ist. Jedoch könnte ein beliebiger gewünschter Ausgangsspannungshub erreicht werden, indem der Referenzpegel auf einen anderen Spannungspegel mit Hilfe von in der Technik gut bekannten Verfahren gesetzt wird.
Die Referenzspannung Vbe wird von dem Emitter des Transistors 12 abgenommen und mit einem Eingang des Referenzpaars über die Basis des Transistors 14 gekoppelt. Der Kollektor des Transistors 14 ist mit VCC verbunden. Das Eingangssignal des anderen Transistors des Differenzpaars ist der Spannungsabfall über einem simulierten Lastbauelement, das von dem Transistor 17 gebildet wird. Bei dem bevorzugten Ausführungsbeispiel ist der das simulierte Lastbauelement bildende Transistor 17 ein p- Kanal-MOSFET-Transistor der Dimensionierung 3,5/0,8 µm, der so konfiguriert ist, daß er in der Art eines linearen Widerstands arbeitet. Es muß angemerkt werden, daß der Transistor 17 geometrisch so bemessen wird, daß er mit dem Ausgangsbauelement innerhalb des Leseverstärkers übereinstimmt, was detaillierter in Verbindung mit Fig. 4 erörtert werden wird. Die Source des Transistors 17 ist mit VCC verbunden und das Gate mit Masse, wobei das Drain mit der Basis des Transistors 1 verbunden ist und somit den anderen Eingang für das von den Transistoren 1 und 14 gebildete Differenzpaar bildet. Der Rest des simulierten Lastschaltungspfades, der dem das simulierte Lastbauelement bildenden Transistor 17 folgt, ist genau analog und funktionell identisch zu dem Ausgangspfad innerhalb des Leseverstärkerblocks, der unten erörtert werden soll.
Das Drain des Transistors 17 weist ein simuliertes Lastbauelement auf und ist mit dem Kollektor eines npn-Bipolartransistors 0 verbunden. Wie oben gesagt, ist der Transistor funktionell identisch mit jedem der bipolaren Transistoren, die den Differenzverstärker innerhalb des Leseverstärkers bilden, obwohl Transistor 0 ein Bauelement für einen geringeren Strom ist. Die Basis des Transistors 0 empfängt die Referenz Vbe, die von dem Emitter des Transistors 12 angelegt wird. Der Emitter des Transistors 0 ist mit dem Drain eines n-Kanal-MOSFET-Transistors 6 verbunden, dessen Source wiederum mit dem Drain eines weiteren n-Kanal-MOSFET-Transistors 3 verbunden ist, dessen Source mit Masse verbunden ist. Die Transistoren 17, 0, 6 und 3 sind, wie oben gesagt, funktionell identisch mit vier Transistoren innerhalb des Leseverstärkerblocks, der unten anhand von Fig. 4 erörtert werden soll. Die Transistoren 17, 0, 6 und 3 stellen die Laststromsteuereinrichtung mit einer identischen Schaltungslast wie der Leseverstärker dar, weil der Spannungspegel VCC - Vbe ungefähr auf dem gleichen Niveau liegt, welches an die Basis des entsprechenden Transistors in dem Differenzverstärker angelegt wird, dessen Hub kontrolliert wird.
Als Schaltungspfad stellen die Transistoren 17, 0, 6 und 3 funktionell den leitenden Pfad des in dem Leseverstärkerblock enthaltenen Differenzverstärkers dar. Es ist hier beabsichtigt, den Stromfluß durch den Pfad zu simulieren, den Stromfluß durch den Transistor 17, der die simulierte P-Kanal-Last an der Spitze des Pfades bildet, zu überwachen, den Spannungsabfall über den Transistor 17 mit der Spannung Vbe des Referenztransistors 12 zu vergleichen und eine Ausgangsspannung Vbias einzustellen, die die Betriebsbedingungen wiederspiegelt, wenn die verglichenen Spannungen ausgeglichen sind. Es sei angemerkt, daß, obwohl der Schaltungspfad funktionell identisch mit der Ausgangsstufe des tatsächlichen Leseverstärkers ist, die innerhalb der Laststromsteuereinrichtung enthaltenen Bauelemente nur maßstäbliche Duplikate sind. Somit ist, obwohl die Spannungen an den repräsentativen Knoten die gleichen sind, die Größe des Stromes innerhalb des simulierten Pfades viel geringer und erfordert nur eine minimale Stromversorgung im Vergleich zu dem Leseverstärker. Der Zweck des funktionell ähnlichen Schaltungspfades ist ein Schlüsselmerkmal der vorliegenden Erfindung, da er der Steuereinrichtung gestattet, eine steuernde Vorspannung ohne störende Messung von Parameterwerten innerhalb des Leseverstärkers selbst zu erzeugen.
Es wird weiter auf Fig. 3 Bezug genommen. Der Kollektor des Transistors 1 treibt einen Stromspiegel, der aus einem Paar von p-Kanal-MOSFET-Transistoren 7 und 9 besteht, wobei der Kollektor des Transistors 1 mit dem Drain des Transistors 9 und außerdem mit-den Gates sowohl des Transistors 9 als auch des Transistors 7 verbunden ist. Die Source-Elektroden der Transistoren 7 und 9 sind mit der Schaltungsversorgungsspannung VCC verbunden. Bei dem bevorzugten Ausführungsbeispiel hat der Transistor 9 eine Kanalbreite von 3 µm, und der Transistor 7 hat eine Kanalbreite von 5 µm, was einen Stromfluß durch den Transistor 7 ergibt, welcher 5/3 des Stromflusses im Transistor 9 beträgt. Das Drain des Transistors 7 ist mit einer Spannungsklammer 15 verbunden, welche von einem Transistor gebildet wird, dessen Gate und Drain mit dem Drain des Transistors 7 verbunden sind, und die Source-Elektrode des Transistors 15 ist mit Masse verbunden. Ein vorspannender p-Kanal-MOSFET-Transistor 18 gestattet es der Schaltung, den Betrieb zu beginnen. Die Source-Elektrode des Transistors 18 ist mit VCC und sein Gate mit Masse verbunden. Das Drain des Transistors 18 ist mit dem Gate des Transistors 16 und dem Drain des Spannungsklammer- Transistors 15 verbunden.
In Betrieb und insbesondere beim Starten aus einem Rücksetzzustand erhöht der vorspannende Transistor 18 die Spannung an seinem Drain so, daß der Transistor 3 eingeschaltet wird. Transistor 3 gestattet somit einen Stromfluß in dem simulierten Lastpfad, der von dem Transistor 3, Transistor 6, Transistor und Transistor 17 gebildet wird. Der Spannungspegel auf Vbias steigt weiter bis zu einem Punkt an, an dem ein signifikanter Betrag des Stromes durch den Bipolartransistor 0 fließt. Transistor 0 zieht die Spannung an seinem an dem Drain des Transistors befindlichen Kollektor herunter und außerdem an der Basis des Bipolartransistors 1. Die Spannung an der Basis des Transistors 1 sinkt bis zu einem Punkt, wo dieser einen Ausgleich zur Spannung an der Basis des Transistors 14 erreicht. Dem oben genannten Transistor 14 ist an seiner Basis die Referenzspannung Vbe von Transistor 12 aufgeprägt. Somit beginnt das von den Transistoren 14 und 1 gebildete Differenzpaar damit, seinen Steuerpunkt zu erreichen. Der Stromfluß durch den Transistor 1 fließt darüber hinaus durch den Transistor 9. Wie oben angemerkt, bildet der Transistor 9 zusammen mit dem Transistor 7 einen Stromspiegel, und somit wird der Stromfluß durch den Transistor 9 im Transistor 7 dupliziert. Der einzige Unterschied zwischen den zwei Strömen ist ein von dem Verhältnis der Größe der Geometrien der Transistoren 9 und 7 erzeugtes Maßstabsverhältnis, wie oben dargelegt. Bei dem vorliegenden Ausführungsbeispiel beträgt das Stromverhältnis 5/3. Der Stromfluß durch den Transistor 7 fließt in den Transistor 15, der als Spannungsklammer konfiguriert ist, wobei der Transistor 15 die Spannung an dem Drain des Transistors 7 begrenzt. In der von Transistor 15 begrenzten Weise ist die Spannung an dem Drain des Transistors 7 genau die gewünschte Vorspannung Vbias, welche diejenige Spannung ist, welche repräsentativ für den Zustand ist, bei dem der Spannungsabfall über dem Transistor 17 der simulierten Last gleich Vbe ist, welches der vom Transistor 12 vorgegebene gewünschte Ausgangsspannungshub ist. Vbias ist das Ausgangssignal der Laststromsteuereinrichtung; wie für einen Fachmann klar ist, neigt die von der "geschlossene- Schleife"-Steuerschaltung zur Verfügung gestellte negative Rückkopplung dazu, Vbias auf einem Pegel zu halten, welcher gerade genug Strom durch den Transistor 17 zur Verfügung stellt, um die Basisspannungen der Transistoren 1 und 14 anzugleichen. Bei diesem Vbias-Pegel ist folglich der entsprechende Spannungshub an den Kollektoren der Differenzverstärker ungefähr Vbe. Vbias ist mit dem Vbias-Eingang des Leseverstärkers verbunden, was im folgenden beschrieben wird.
Es wird jetzt auf Fig. 4 Bezug genommen, in der eine schematische Darstellung des Leseverstärkers gezeigt ist. Wie in der oben genannten Fig. 3 ist VCC die Versorgungsspannung an einem gemeinsamen Knoten. Der Leseverstärker besteht aus einem bipolaren Differenzverstärker, wie er gut im Stand der Technik bekannt ist, wobei der Leseverstärker durch einen npn-Bipolartransistor 20 und einen npn-Bipolartransistor 30 gebildet wird. Die Emitter der Transistoren 20 und 30 sind gemeinsam mit Masse über ein Paar von n-Kanal-MOSFET-Transistoren 22 und 23 gekoppelt. Transistor 22 dient im wesentlichen als Freigabeschalter, wobei sein Drain mit den miteinander gekoppelten Emittern der Transistoren 20 und 30 und seine Source mit dem Drain des Transistors 23 verbunden ist und sein Gate das Freigabesignal von einer externen Steuereinrichtung (nicht gezeigt) empfängt. Transistor 23 arbeitet als Stromquelle für die Vbias-Stromversorgung für das Differenzpaar, wobei seine Source mit Masse verbunden ist und wobei das Gate die Spannung Vbias von der Laststromsteuereinrichtung empfängt. Der Kollektor des Transistors 20 ist mit der Source eines p-Kanal-Lastbauelement- Transistors 26 verbunden, der als linearer Widerstand arbeitet, wobei das Drain des Transistors 26 mit VCC verbunden ist. Der Kollektor des Transistors 30 ist mit der Source-Elektrode eines p-Kanal-Lastbauelement-Transistors 34 verbunden, wobei der Transistor 34 ebenfalls als linearer Widerstand arbeitet, wobei das Drain des Transistors 34 mit VCC verbunden ist. Die Gates der Transistoren 26 und 34 sind zusammen mit Masse verbunden, was die p-Kanal-Lastbauelement-Implementierung vervollständigt. Die Lastströme in den Transistoren 26 und 34 werden von den Strömen durch die bipolaren Transistoren 20 bzw. 30 bestimmt, wobei deren Summe von dem Strom bestimmt wird, der aus dem von dem Schalttransistor 22 und dem Stromquellentransistor 23 gebildeten Stromquellenpfad verfügbar ist. Es ist klar, daß die Spannung Vbias den Stromfluß in den p-Kanal-Lastbauelementen 26 und 34 und folglich die Ausgangsspannung des Leseverstärkers steuert, weil Transistor 23 von der von der Laststromsteuerschaltung angelegten Vbias gesteuert wird.
Der in den Fig. 2a und 2b gezeigte Leseverstärker hat zwei Eingänge 205 und 206, welche jeweils eines der komplementären Logiksignale des die vorliegende Erfindung verwendenden Systems empfangen können. Die Eingänge 205 und 206 sind durch ein Paar von Spannungsklammern 29 und 32 abgeschlossen. Die Klammer 29 wird durch einen npn-Bipolartransistor gebildet, dessen Kollektor und Basis mit VCC verbunden sind und dessen Emitter eines der Niedrigpegel-Logiksignale über den Eingang 205 empfängt. Die andere Klammer 32 wird von einem npn-Bipolartransistor gebildet, dessen Kollektor und Basis mit VCC verbunden sind und dessen Emitter das komplementäre Niedrigpegel-Logiksignal über den Eingang 206 empfängt. Ein p-Kanal-Transistor 24 dient als Hochimpedanz-Verbindung zwischen den Eingängen 205 und 206, um die Emitter der Klammern 29 und 32 daran zu hindern, relativ zu dem anderen Eingangssignal hochzulaufen. Der Leseverstärker hat darüber hinaus zwei Ausgänge 215 und 216. Der Kollektor des Transistors 20 ist mit dem Ausgang 216 gekoppelt, der ein Logikausgangssignal hohen Pegels zur Verfügung stellt. Der Kollektor des Transistors 30 ist mit dem Ausgang 215 gekoppelt, der den komplementären Hochpegel-Logiksignalausgang bildet. Den Kollektoren der Transistoren 20 und 30 sind jeweils parasitäre Kapazitäten zugeordnet, die in Fig. 4 als Kondensatoren 36 bzw. 21 gezeigt sind. Die parasitären Kapazitäten sind der physikalischen Struktur der den Leseverstärker und die Lasten bildenden Transistoren zuzuschreiben.
Im Betrieb arbeitet der von den Transistoren 20 und 30 gebildete Leseverstärker wie ein herkömmlicher im Stand der Technik bekannter Differenzverstärker Die Eingangssignale "in" und " ", die mit den Transistoren 20 bzw. 30 gekoppelt sind, bewirken Stromflüsse in den jeweiligen Lastbauelementen 26 und 34, wobei die relative Größe jeden Stroms von dem Stromquellentransistors 23 und von der Pegeldifferenz zwischen den an die Transistoren 20 und 30 angelegten Basis-Spannungen bestimmt wird. Der in den Lastbauelementen 26 und 34 fließende Strom erzeugt einen Spannungsabfall über den Transistoren 26 bzw. 34. Die Spannung über jedem Lastbauelement 26 und 34 ist das jeweilige verstärkte Eingangssignal, das dem vom Transistor 23 erzeugten Stromfluß entspricht, dessen Gate-Antrieb von Vbias gesteuert wird. Die Ausgangssignale des Leseverstärkers sind in Fig. 4 als "out" und " ", wie sie an den Drains der Transistoren 26 und 34 gemessen werden. Die Signale "out" und " " sind somit die verstärkten Eingangssignale "in" und " " Die Spannungspegel, zu welchen "out" und " " aufschwingen können, sind von der von der Laststromsteuereinrichtung angelegten Spannung Vbias bestimmt und begrenzt. Vbias steuert die Gateansteuerung des Stromquellentransistors 23, wobei der Spannungshub zwischen "out" und " " zwischen VCC und VCC - Vbe eingegrenzt ist. In dem Maße, wie der vom Transistor 23 hervorgebrachte Strom ansteigt, wächst der Spannungsabfall über den Lasten 26 und 34, was die verstärkten Logiksignale erzeugt.
Der prinzipielle Vorteil der vorliegenden Erfindung gegenüber dem Stand der Technik besteht darin, daß die Laststromsteuereinrichtung die Spannung Vbias anlegt, die zum Aufrechterhalten des Ausgangssignalhubs zwischen VCC und VCC - Vbe notwendig ist, ohne daß Spannungsbegrenzer mit hoher Kapazität und/oder geschwindigkeitsraubende Rückkopplungsschaltungen notwendig sind. Der Differenzverstärker kann von solchen Bauelementen im wesentlichen ungehindert arbeiten, weil der Spannungshub von einer unabhängigen, aber identischen Schaltung gesteuert wird. Folglich bleibt der Ausgangssignalhub des Differenzverstärkers zwischen VCC und VCC - Vbe unabhängig von der Temperatur, Versorgungsspannung oder der Herstellungsvorgeschichte der Schaltung.
Im voranstehenden wurde ein Bi-CMOS-Hochgeschwindigkeitsdifferenzverstärker mit kontrolliertem Spannungshub beschrieben. Es ist beabsichtigt, daß Änderungen und Modifikationen von einem Fachmann an den Materialien und Anordnungen von Elementen der vorliegenden Erfindung ausgeführt werden können, ohne vom Schutzumfang der Erfindung abzuweichen, wie er in den Ansprüchen definiert ist.

Claims

1. Ein Hochgeschwindigkeitsdifferenzverstärker mit kontrollierten Ausgangsspannungshub zum Verstärken komplementärer Logiksignale niedrigen Pegels, wobei der Differenzverstärker aufweist:

a) zumindest einen Leseverstärker (220) zum Verstärken eines ersten und eines zweiten Logiksignals (205, 206) niedrigen Pegels in ein erstes bzw. zweites Logiksignal hohen Pegels, wobei der Leseverstärker einen ersten Eingang zum Empfangen des ersten Logiksignals (205) niedrigen Pegels, einen zweiten Eingang zum Empfangen des zum ersten Logiksignal niedrigen Pegels komplementären zweiten Logiksignals (206) niedrigen Pegels, einen dritten Eingang zum Empfangen einer Vorspannung (204) von einer Laststromsteuereinrichtüng (200) zum Steuern des Ausgangsspannungshubs des Leseverstärkers und einen vierten Eingang zum Empfangen eines von einer externen Quelle herrührenden Freigabesignals, ein erstes und zweites Lastbauelement und und einen ersten und zweiten Ausgang (215, 216) zum Erzeugen des ersten und zweiten Logiksignals hohen Pegels aufweist;

b) wobei die Laststromsteuereinrichtung (200) die Lastbauelemente in dem Leseverstärker simuliert, wobei die Laststromsteuereinrichtung einen ersten Eingang zum Empfangen einer Referenzhubspannung (210), einen zweiten Eingang zum Empfangen einer simulierten Lastspannung (211) von einer simulierten Last, welche das Lastbauelement in dem Leseverstärker simuliert, und einen Ausgang hat, wobei die Referenzhubspannung eine gewünschte Spannungsdifferenz zwischen einem gegebenen logischen Signal hohen Pegels und seinem komplementären logischen Signal hohen Pegels ist, wobei die simulierte Lastspannung der Spannungsabfall über einem dem Lastbauelement in dem Hochgeschwindigkeitsdifferenzverstärker geometrisch ähnlichen Bauelement ist, wobei die Laststromsteuereinrichtung die simulierte Lastspannung mit der Referenzhubspannung vergleicht und an dem Ausgang eine dementsprechende Ausgangsvorspannung erzeugt, wenn der simulierte Spannungsabfall über der simulierten Last gleich der Differenzhubspannung ist;

wobei die Vorspannung den Stromfuß in dem Lastbauelement derart steuert, daß der Ausgangsspannungshub des ersten und zweiten Logiksignals hohen Pegels gleich der Referenzhubspannung ist, wobei das erste und zweite Logiksignal hohen Pegels den kontrollierten Ausgangshub des Differenzverstärkers aufweisen.

2. Der Hochgeschwindigkeitsdifferenzverstärker nach Anspruch 1, wobei die simulierte Last der Laststromsteuereinrichtung einen p-Kanal-Transistor (17) aufweist.

3. Der Hochgeschwindigkeitsdifferenzverstärker nach Anspruch 1, wobei die Referenzhubspannung der Laststromsteuereinrichtung eine Mitkopplungsreferenzspannung einer geschlossenen Schleife ist.

4. Ein Hochgeschwindigkeitsdifferenzverstärker nach Anspruch 1, wobei die Referenzhubspannung der Laststronsteuereinrichtung einen Bipolartransistor (12) aufweist.

5. Ein Hochgeschwindigkeitsdifferenzverstärker nach Anspruch 1, wobei die Laststromsteuereinrichtung die Basis- Emitter-Spannung eines bipolaren Transistors (12) verwendet, um die Hubspannungsreferenz zu erzeugen.

6. Ein Hochgeschwindigkeitsdifferenzverstärker nach Anspruch 1, wobei der Schaltungspfad der simulierten Last der Laststromsteuereinrichtung die Lastbauelemente des Leseverstärkers dupliziert.

7. Ein Hochgeschwindigkeitsdifferenzverstärker nach An- spruch 1, wobei der die simulierte Last enthaltende Laststromsteuerschaltungspfad nachgebildet ist in dem Leseverstärkerschaltungspfad.

8. Ein Hochgeschwindigkeitsdifferenzverstärker nach Anspruch 1, wobei der Differenzverstärker aus einem einen Leseverstärker steuernden simulierten Leseverstärker besteht.

9. Ein Hochgeschwindigkeitsdifferenzverstärker nach Anspruch 1, wobei die Laststromsteuereinrichtung den Ausgangsspannungshub zumindest eines Differenzleseverstärkers setzt.

10. Ein Hochgeschwindigkeitsdifferenzverstärker nach Anspruch 1, wobei die Laststronsteuereinrichtung eine Vorspannung erzeugt, die dem Stromfluß durch ein simuliertes Lastbauelement entspricht, wobei der Stromfluß eine gewünschte Spannung über der simulierten Last erzeugt.

11. Ein Hochgeschwindigkeitsdifferenzverstärker nach Anspruch 1, wobei die Laststromsteuereinrichtung ein Differenztransistorpaar aufweist, um die Referenzhubspannung mit dem Spannungsabfall über der simulierten Last zu vergleichen.

12. Ein Hochgeschwindigkeitsdifferenzverstärker nach Anspruch 1, wobei der Differenzverstärker nicht gesättigt wird.

13. Der Hochgeschwindigkeitsdifferenzverstärker nach Anspruch 1, wobei:

die Laststromsteuereinrichtung (200) ein emitter-gekoppeltes Differenzpaar mit einem ersten und einem zweiten bipolaren Transistor (14, 1) aufweist;

die Referenzhubspannung (120) von einem bipolaren Referenztransistor (12) erzeugt wird, um die Referenzhubspannung der Größe Vbe gleich der Basis-Ernitter-Spannung des bipolaren Referenztransistors zu erzeugen, wobei der Emitter des Referenztransistor mit der Basis des ersten Transistors (14) des zweiten emitter-gekoppelten Differenzpaars verbunden ist;

die simulierte Last einen p-Kanal-Transistor (17) zum Erzeugen der simulierten Lastspannung aufweist, die dem in der simulierten Last fließenden Strom entspricht, wobei die simulierte Last mit der Basis des zweiten bipolaren Transistors (1) des zweiten emitter-gekoppelten Differenzpaars verbunden ist;

die Laststromsteuereinrichtung (200) ferner eine Spannungsklammer und einen Stromspiegel aufweist, wobei der Stromspiegel einen ersten und einen zweiten p-Kanal-Transistor (7, 9) zum Erzeugen eines maßstäblichen Stroms und einer dem Spannungsabfall über der simulierten Last entsprechenden Spannung enthält, wobei das Drain des zweiten p-Kanal-Transistors (9) ein Eingang des Stromspiegels ist und mit dem Kollektor des zweiten bipolaren Transistors (1) des zweiten emitter-gekoppelten Differenzpaars verbunden ist, und wobei das Drain des ersten p-Kanal-Transistors (7) ein Ausgang des Stromspiegels ist und mit Spannungsklammer verbunden ist;

die Differenz zwischen der Referenzhubspannung und der simulierten Lastspannung an dem Kollektor des zweiten Transistors (1) des zweiten emitter-gekoppelten Differenzpaars und an dem Eingang des Stromspiegels erscheint, wobei der maßstäbliche Strom und die Spannung dem Spannungsabfalls über der simulierten Last entsprechen, wobei die Spannungsklammer die naßstäbliche Spannung begrenzt, wobei das spannungsbegrenzte Ausgangssignal der Spannungsklammer die Ausgangsvorspannung ist;

der Hochgeschwindigkeitsdifferenzverstärker ferner einen extern gesteuerten Freigabeumschalter aufweist, der einen n- Kanal-Transistor (22) enthält, wobei das Gate des Freigabeumschalters von einem Freigabesignal angesteuert ist, und

eine Stromquelle aus einem n-Kanal-Transistor (23) besteht, wobei das Gate der Stromquelle von der Ausgangsvorspannung angesteuert ist;

der Leseverstärker einen dritten und vierten bipolaren Transistor (20, 30) mit einem emitter-gekoppelten Differenzpaar aufweist, wobei die Emitter des dritten und des vierten bipolaren Transistors durch den Freigabeumschalter umschaltbar mit der Stromquelle verbunden sind; und

das erste und das zweite Lastbauelement p-Kanal-Transistoren (34, 26) enthalten, die mit dem dritten bzw. dem vierten bipolaren Transistor (20, 30) verbunden sind.

14. Der Hochgeschwindigkeitsdifferenzverstärker nach Anspruch 13, wobei die Kanallänge der simulierten Last gleich der Kanallänge der ersten und zweiten Lasten ist.

15. Ein Hochgeschwindigkeitsdifferenzverstärker nach Anspruch 13, wobei der Differenzverstärker nicht in die Sättigung geht.

16. Ein Verfahren zum Steuern des Ausgangsspannungshubs eines Hochgeschwindigkeitsdifferenzverstärkers zum Verstärken von komplementären Logiksignalen niedrigen Pegels, wobei das Verfahren die folgenden Schritte aufweist:

Vorsehen einer Laststromsteuereinrichtung mit einem ersten Eingang zum Empfangen einer Referenzhubspannung, einem zweiten Eingang zum Empfangen einer simulierten Lastspannung von einer simulierten Last und einem Ausgang, wobei die Laststromsteuereinrichtung die simulierte Lastspannung mit der Referenzhubspannung vergleicht und an dem Ausgang eine dementsprechende Ausgangsvorspannung erzeugt, wenn der simulierte Spannungsabfall über der sinulierten Last gleich der Referenzhubspannung ist; und

Vorsehen eines Leseverstärkers mit einem ersten, zweiten, dritten und vierten Eingang und einen ersten und zweiten Ausgang, wobei der erste Eingang ein erstes Logiksignal niedrigen Pegels empfangen kann, der zweite Eingang ein zu dem ersten Logiksignal niedrigen Pegels komplementäres zweites Logiksignal niedrigen Pegels empfangen kann, der dritte Eingang die Vorspannung zum Steuern des Ausgangsspannungs hubs des Leseverstärkers empfangen kann und der vierte Eingang ein Freigabesignal einer externen Quelle empfangen kann, wobei der Leseverstärker das erste und zweite Logikeingangssignal niedrigen Pegels zu einem verstärkten ersten und zweiten Logiksignal hohen Pegels anhebt, wobei die Vorspannung den Leseverstärker derart steuert, daß der Ausgangsspannungshub des ersten und zweiten Logiksignals hohen Pegels gleich der Referenzhubspannung ist, wobei das erste und zweite Logiksignal hohen Pegels den kontrollierten Ausgangshub des Differenzverstärkers aufweisen.

17. Das Verfahren nach Anspruch 16, wobei die Referenzhubspannung von einem bipolaren Transistor angelegt wird.

18. Das Verfahren nach Anspruch 17, wobei eine simulierte Lastspannung verwendet wird, um die Ausgangshubspannung des Leseverstärkers zu begrenzen.

19. Ein Verfahren zum Steuern des Ausgangsspannungshubs eines Hochgeschwindigkeitsdifferenzverstärkers zum Verstärken komplementärer Logiksignale niedrigen Pegels, wobei das Verfahren die folgenden Schritte umfaßt:

Vorsehen eines emitter-gekoppelten Differenzpaars;

Erzeugen einer Referenzhubspannung;

Erzeugen einer simulierten Lastspannung aus einer simulierten Last, wobei die simulierte Lastspannung dem in der simulierten Last fließenden Strom entspricht;

Vorsehen einer Spannungsklammer; Erzeugen eines maßstäblichen Stromes und einer dem simulierten Spannungsabfall über der simulierten Last entsprechenden maßstäblichen Spannung in einen Stromspiegel, wobei das emitter-gekoppelte Paar eine Spannungsdifferenz zwischen der Referenzhubspannung und der simulierten Lastspannung erzeugt, wobei die Spannungsdifferenz den Stromspiegel veranlaßt, den maßstäblichen Strom und die maßstäbliche Spannung zu erzeugen, wobei die Spannungsklammer die maßstäbliche Spannung begrenzt, wobei die spannungsbegrenzte maßstäbliche Spannung der Spannungsklammer eine gewünschte Vorspannung ist;

Vorsehen einer Stromquelle; und

Verstärken eines ersten und zweiten Logiksignals niedrigen Pegels in einem Leseverstärker, wobei das zweite Logiksignal niedrigen Pegels komplementär zu dem ersten Logiksignal niedrigen Pegels ist, wobei der Leseverstärker ferner eine erste und eine zweite Last aufweist, wobei die Vorspannung den Stromfluß des ersten und zweiten Logiksignals niedrigen Pegels in der ersten bzw. der zweiten Last steuert, wobei die dem gesteuerten Stromfluß in der ersten und der zweiten Last entsprechende Spannung die verstärkten ersten und zweiten gesteuerten Logiksignale hohen Pegels umfaßt, wobei das erste und zweite Logiksignal hohen Pegels den kontrollierten Ausgangshub aufweisen, wobei der kontrollierte Ausgangshub von der Referenzhubspannung begrenzt wird.

20. Das Verfahren nach Anspruch 19, wobei:

das emitter-gekoppelte Differenzpaar mit einem ersten und einem zweiten bipolaren Transistor zur Verfügung gestellt wird;

die Referenzhubspannung von einem bipolaren Referenztransistor erzeugt wird, wobei die Referenzhubspannung des Betrags Vbe gleich der Basis-Emitter-Spannung des bipolaren Referenztransistors ist, wobei der Emitter des Referenztransistors mit der Basis des ersten Transistors des emitter-gekoppelten Differenzpaars verbunden wird;

die simulierte Last einen p-Kanal-Transistor aufweist, wobei die simulierte Last mit der Basis des zweiten bipolaren Transistors des emitter-gekoppelten Differenzpaars verbunden wird;

der Stromspiegel bestehend aus einem ersten und einem zweiten p-Kanal-Transistor zur Verfügung gestellt wird, wobei das Drain des zweiten p-Kanal-Transistors ein Eingang des Stromspiegels ist und mit dem Kollektor des zweiten bipolaren Transistors des emitter-gekoppelten Differenzpaars verbunden wird, und wobei das Drain des ersten p-Kanal-Transistors ein Ausgang des Stromspiegels ist und mit der Spannungsklammer verbunden wird, wobei die Differenz zwischen der Referenzhubspannung und der simulierten Lastspannung an dem Kollektor des zweiten Transistors des emitter-gekoppelten Paars und an dem Eingang des Stromspiegels erscheint, wobei der maßstäbliche Strom und die Spannung dem Spannungsabfall über der simulierten Last entsprechen, wobei die Spannungsklammer die maßstäbliche Spannung begrenzt, wobei das spannungsbegrenzte Ausgangssignal der Spannungsklammer die gewünschte Vorspannung wird;

das Verfahren den Schritt des Vorsehens eines extern gesteuerten Freigabeumschalters aufweist, der aus einem n- Kanal-Transistor besteht, wobei das Gate des Freigabeumschalters von einem Freigabesignal angesteuert wird;

die Stromquelle bestehend aus einem n-Kanal-Transistor zur Verfügung gestellt wird, wobei das Gate der Stromquelle von der Vorspannung angesteuert wird;

der Leseverstärker mit einem dritten und vierten bipolaren Transistor, die ein zweites emitter-gekoppeltes Differenzpaar unfassen, zur Verfügung gestellt wird, wobei der Leseverstärker das erste und das zweite Logiksignal geringen Pegels empfangen kann, wobei das zweite Logiksignal geringen Pegels komplementär zu dem ersten Logiksignal geringen Pegels ist, und wobei die Emitter des dritten und vierten bipolaren Transistors über den Freigabeumschalter umschaltbar mit der Stromquelle verbunden werden;

die erste und zweite Last p-Kanal-Transistoren aufweisen, die mit dem dritten bzw. dem vierten bipolaren Transistor verbunden werden; und

die ersten und zweiten Logiksignale hohen Pegels an den ersten und zweiten Ausgängen des Leseverstärkers erscheinen.