DE69124952T2

DE69124952T2 - Vorrichtung zur Abschätzung der Trägerfrequenz eines digitalen Signals

Info

Publication number: DE69124952T2
Application number: DE69124952T
Authority: DE
Inventors: Franco Guglielmi; Arnaldo Spalvieri
Original assignee: Alcatel Italia SpA
Current assignee: Alcatel Lucent Italia SpA
Priority date: 1990-12-19
Filing date: 1991-12-19
Publication date: 1997-10-09
Anticipated expiration: 2011-12-20
Also published as: EP0491403A2; JP3207900B2; IT9022444A1; EP0491403B1; US5299231A; DE69124952D1; IT9022444A0; EP0491403A3; IT1244206B; JPH04315341A

Description

Die vorliegende Erfindung betrifft eine Vorrichtung zum Abschätzen der Trägerfrequenz eines digitalen Signais, insbesondere eines QAM- oder PSK-modulierten Signals.
Derzeit werden in digitalen Übertragungssystemen verschiedene Schätzvorrichtungen für die Trägerfrequenz verwendet. Diese Schätzvorrichtungen weisen das gemeinsame Merkmal auf, daß sie lediglich dann richtig arbeiten, wenn die zu einer Signalisierung gehörende Leistungs-Spektraldichte eine gerade Symmetrie bezüglich der Trägerfrequenz aufweist. Dieses Merkmal resultiert aus der Tatsache, daß sämtliche bekannten Schätzvorrichtungen eine Abschätzung des Spektralschwerpunks vornehmen. Ist das Spektrum asymmetrisch, so stimmt sein Schwerpunkt nicht mit der Trägerfrequenz überein, und herkömmliche Systeme schätzen falsch.
Bei Funkübertragung bewirken ungünstige Ausbreitungsphänomene, insbesondere der sogenannte "selektive Schwund", Asymmetrien des Spektrums, die herkömmliche Schätzvorrichtungen unbrauchbar machen.
Die herkömmliche, bei Funkstrecken verwendete Technik besteht im Erzeugen eines Schätzwertes des Trägers, der sich periodisch in dem Frequenzintervall ändert, zu welchem der Signalträger von vornherein als zugehörig angenommen wird. Ist die geschätzte Trägerfrequenz gleich der Signalträgerfrequenz, so zeigt ein geeigneter Detektor die Richtigkeit des Schätzwertes an und unterbricht die periodische Variation des Schätzwertes.
Diese Technik ist mit dem Problem der Realisierung eines derartigen Detektors behaftet; ferner ist es bei herkömmlichen Systemen erforderlich, die Schätzwert-Variationsgeschwindigkeit niedrig zu halten, um einen zufriedenstellenden Betrieb des Detektors zu erhalten, wodurch das Verfahren zum Erkennen der Signalträgerfrequenz verlangsamt wird.
EP-A-0 373 802 offenbart eine Vorrichtung zum Abschätzen einer Signalfrequenz in Übereinstimmung mit dem ersten Teil von Anspruch 1. Darin werden Signalphasen-Momentanwerte zu einer Aufeinanderfolge von Zeitintervallen durch ein als "Phasenabwicklung" bekanntes Verfahren erhalten, und die Steigung einer geraden Linie, die ein Diagramm derartiger Werte über die Zeit am besten durchlaufen würde, wird als Schätzwert der Signalfrequenz bestimmt.
Es ist eine erste Aufgabe der Erfindung, eine Vorrichtung zum Abschätzen der Trägerfrequenz zu schaffen, welche sich durch Asymmetrien der Signalleistungs-Spektraldichte nicht beeinträchtigen läßt.
Es ist eine weitere Aufgabe, eine Schaltungsanordnung zu schaffen, die einfach und hinsichtlich einer Durchführung eines derartigen Verfahrens wirksam ist.
Erfindungsgemäß werden bei jedem Signalisierungsintervall (Zeitdistanz zweier aufeinanderfolgender übertragener Daten) eine Phasenschätzung für den Träger und ein Vergleich zwischen zwei aufeinanderfolgenden Schätzwerten durchgeführt. In geeigneter Weise gefiltert, liefert dieser Vergleich ein Steuersignal, das der Schaltung, welche den geschätzten Träger erzeugt, zuzuführen ist.
Es wurde unter anderem festgestellt, daß eine Nicht- Beeinträchtigung durch Asymmetrien der Signalleistungs-Spektraldichte bei Funkverbindungen vorteilhaft ist, da sie eine Vereinfachung der Schaltungsanordnung und eine Erhöhung der Erkennungsrate der Signalträgerfrequenz mit sich bringt.
Die Lösung der Erfindung beruht auf der Schätzung einer Phase ψk im k-ten Signalisierungsintervall.
Ist k das empfangene komplexe Signal zum k-ten Signalisierungsintervall, so läßt es sich durch Gleichung (I) ausdrücken:
k = ( k + d) ejψk, (I)
wobei k die zum k-ten Signalisierungsintervall übertragenen komplexen Daten und k die den Daten überlagerte, Rauschen, Interferenz von anderen Übertragungen sowie Intersymbol-Interferenz umfassende komplexe Störgröße darstellt. Stellt k die durch den Empfänger bei k geschätzten komplexen Daten dar, so ist durch Gleichung (II) ein Schätzwert des Ausdrucks ejψk, bezeichnet als ej k, erhaltbar:
ej k = k k *, (II)
wobei k * das Konjugiert-Konplexe der geschätzten Daten k bezeichnet.
Erfindungsgemäß wird der Schätzwert ej k gespeichert, während die Phasen-Schätzvorrichtung mit der Erzeugung des Schätzwertes bezüglich der aufeinanderfolgenden Signalisierungsintervalle fortfährt. Nach N Signalisierungsintervallen ist auch der Schätzwert ej k+N verfügbar. Da die Trägerfrequenz als Ableitung der Trägerphase nach der Zeit definiert ist, ist eine Annäherung der Frequenz durch Bestimmen der Differenz zwischen zwei zu aufeinanderfolgenden Zeitpunkten herausgenommenen Phasen erhaltbar.
Eine derartige Differenz wird wirksam durch Multiplizieren des Ausdruckes bezüglich des (k+N)-ten Intervalls mit dem Konjugiert-Komplexen des Ausdrucks bezüglich des k-ten Intervalls und durch Nehmen lediglich des Imaginärteils des Produktes, wie in Gleichung (III) dargestellt, realisiert:
k+N = Im{e-j k+Ne-j k}, (III)
wobei k+N den Schätzwert der Frequenz zum (k+N)-ten Intervall und Im den Imaginärteil bezeichnet.
Der Prozeß der k+N-Schätzwertverarbeitung ist in dem schematischen Blockdiagramm von Fig. 1 synthetisch dargestellt. In der Figur sind dargestellt:
- eine Phasen-Schätzvorrichtung 22; zu einem Signalisierungszeitpunkt k+N weist die Schätzvorrichtung 22 an ihren Eingängen das empfangene komplexe Signal (Leitung 20) und die beispielsweise in einer Entscheidungsschaltung 30 des Empfängers lokal geschätzten komplexen Daten k+N (Leitung 21) auf und liefert das Ausgangssignal ej k=N (Leitung 23) durch Arbeiten gemäß Gleichung II (bezogen auf einen Signalisierungszeitpunkt k+N);
- eine Speichervorrichtung 24, die an ihrem Eingang (Leitung 25) den Schätzwert der Phase ej k+N empfängt, diesen puffert und an ihrem Ausgang (Leitung 26) den durch die Phasen-Schätzvorrichtung zum vorherigen Signalisierungszeitpunkt k verarbeiteten Schätzwert ej k liefert; und
- eine Vergleichsvorrichtung 27, die an ihren Eingängen zwei Schätzwerte ej k (Leitung 26) und ej k+N (Leitung 28) empfängt und durch Arbeiten gemäß Gleichung III den Schätzwert der Frequenz k+N (Leitung 29) ausgibt.
Der auf einer Leitung 29 erfindungsgemäß erhaltene Schätzwert der Frequenz wird einer herkömmlichen Schaltungsanordnung des Empfängers zugeführt, die im wesentlichen ein Filter 32, einen über eine Leitung 33 mit dem Filter verbundenen und den geschätzten Träger erzeugenden Generator (spannungsgesteuerten Oszillator) 34 sowie einen Demodulator 36 (DEM) umfaßt, der über eine Leitung 35 das geschätzte Trägersignal empfängt.
Bei einem besonders vorteilhaften Ausführungsbeispiel der Erfindung umfaßt die erfindungsgemäße Vorrichtung: vier Multiplizierstufen und zwei Addierstufen zum Durchführen des in Gleichung II angegebenen Prozesses zum Erzeugen des komplexen Produkts; eine Speicherschaltung, zwei Multiplizierstufen und eine Addierstufe zum Ausführen der in Gleichung III angegebenen Operation.
Die verschiedenen Aspekte und Vorteile der Erfindung gehen aus der Beschreibung ihres als nicht beschränkendes Beispiel in der beiliegenden Zeichnung (Fig. 2) dargestellten Ausführungsbeispiels deutlicher hervor.
Signale ck+N,p und ck+N,q stellen jeweils den Realteil (bzw. den phasengleichen Teil) und den Imaginärteil (bzw. den um 90º phasenverschobenen Teil) des komplexen Signals k+N dar.
Mit X gekennzeichnete Blöcke 4, 5, 14 und 4', 5', 14' stellen Multiplizierstufen dar; mit + gekennzeichnete Blöcke 8, 8', 18 sind Addierstufen; mit SPEICHER gekennzeichnete Blöcke 12, 12' stellen Speicherbänke dar, die derart gestaltet sind, daß sie eine Verzögerung von N Signalisierungsintervallen bewirken; und ein mit VORZEICHEN-INVERTER gekennzeichneter Block 16 gibt eine Vorzeichenänderung wieder.
Wie aus der Figur ersichtlich, durchlaufen Signale ck+N,p und ck+N,q analoge Prozesse, die jeweils durch Bezugszeichen mit Apostroph und Bezugszeichen ohne Apostroph gekennzeichnet sind.
An die Leitung 1 wird ein Signal ck+N,p angelegt und anschließend über Leitungen 2 und 3 jeweils Multiplizierstufen 4 und 5 zugeführt. Dem Eingang der Multiplizierstufe 4 wird ferner das Signal k+N,p zugeführt, das den Realteil (bzw. den phasengleichen Teil) des komplexen Signals k+N darstellt. Dem Eingang der Multiplizierstufe 4 wird ferner das Signal k+N,q zugeführt, das den Imaginärteil (bzw. den um 90º phasenverschobenen Teil) des komplexen Signals k+N darstellt.
In ähnlicher Weise wird an eine Leitung 1' ein Signal ck+N,q angelegt und anschließend über Leitungen 2' und 3' jeweils Multiplizierstufen 4' und 5' zugeführt. Dem Eingang der Multiplizierstufe 4' wird ferner das Signal k+N,p zugeführt, während ein Signal k+N,q mit umgekehrten Vorzeichen dem Eingang der Multiplizierstufe 5' zugeführt wird.
Die Ausgangssignale von Multiplizierstufen 5 und 4' werden über Leitungen 6 und 7' jeweils den Eingängen einer Addierstufe 8 zugeführt. Die Ausgangssignale von Multiplizierstufen 5 und 4' werden über Leitungen 7 und 6' jeweils den Eingängen einer Addierstufe 8' zugeführt.
Das Ausgangssignal einer Addierstufe 8 wird über eine Leitung 9 und anschließend über Leitungen 10 und 11 gleichzeitig Verzögerungsblöcken 12 (über Leitung 10) und einer Multiplizierstufe 14' (über Leitung 11) zugeführt. In ähnlicher Weise wird das Ausgangssignal einer Addierstufe 8' über eine Leitung 9' und anschließend über Leitungen 10' und 11' gleichzeitig einen Verzögerungsblock 12' (über Leitung 10') und einer Multiplizierstufe 14 (über Leitung 11') zugeführt.
Die Ausgangssignale von Verzögerungsblöcken 12 und 12' werden über Leitungen 13 und 13' jeweils Multiplizierstufen 14 und 14' zugeführt. Über eine Leitung 15 wird das Ausgangssignal einer Multiplizierstufe 14 einem Vorzeichenänderungsblock 16 zugeführt, dessen Ausgangssignal über eine Leitung 17 einer Addierstufe 8 zugeführt wird. Über eine Leitung 15' wird das Ausgangssignal einer Multiplizierstufe 14' einer Addierstufe 18 zugeführt. Das Ausgangssignal einer Addierstufe 18 ist der Schätzwert der Frequenz k+N und wird über eine Leitung 19 ausgegeben.
Sämtliche Elemente der Schaltung von Fig. 1 sind mittels auf den Markt erhältlicher Bauteile, wie MOS- und HCMOS-Logik, analoger schaltungen etc., realisierbar. Diese Realisierungen sind Fachleuten bekannt.

Claims

1. Vorrichtung zum Abschätzen der Tägerfrequenz eine Digitalsignals bei Modulationsübertragung, insbesondere QAM- oder PSK-Übertragung, mit einer Einrichtung zur Gewinnung von momentanen Signalphasenwerten zu aufeinanderfolgenden Zeitpunkten und einer Einrichtung zur Bildung von Differenzen zwischen den so gewonnenen Phasenwerten, dadurch gekennzeichnet, daß die Einrichtung zur Gewinnung von momentanen Signalphasenwerten eine erste Schaltung (22) zum Abschätzen der Signalphase zu zwei Zeitpunkten k und (k+N) entsprechend den Gleichungen

ej k = k k *

und

ej k+N = k+N k+N *

aufweist, wobei

k das komplexe Signaldaten und Rauschen enthaltende zusammengesetzte komplexe Signal zum Zeitpunkt k,

k * das Konjugiert-Komplexe der Signaldaten zum Zeitpunkt k,

k+N das komplexe Signaldaten und Rauschen enthaltende zusammengesetzte komplexe Signal zum Zeitpunkt (k+N), und

k+N * das Konjugiert-Komplexe der Signaldaten zum Zeitpunkt (k+N) ist,

daß eine zweite Schaltung (24) zur Speicherung der zum Zeitpunkt k gewonnenen Schätzwerte der Signalphase vorgesehen ist, und

daß die differenzbildende Einrichtung eine Schaltung (27) zum Berechnen der Differenz zwischen dem zum Zeitpunkt (k+N) gewonnenen Schätzwert der Phase und den in der zweiten Schaltung (24) gespeicherten Schätzwert entsprechend der Gleichung

k+N = Im{e-j k+Ne-j k}

aufweist, wobei

k+N ein Schätzwert der Trägerfrequenz des Signals zum Zeitpunkt (k+N) und Im der Imaginarteil des Produkts ej k+Ne-j k ist.

2. Vorrichtung nach Anspruch 1, wobei die erste Schaltung (22) aufweist:

eine erste Multiplizierstufe (4) zum Multiplizieren des Realteils von k+N mit dem Realteil von k+N * zur Bildung eines erstes Produkts,

eine zweite Multiplizierstufe (5) zum Multiplizieren des Realteils von k+N mit dem Inaginärteil von k+N * zur Bildung eines zweiten Produkts,

eine dritte Multiplizierstufe (41) zum Multiplizieren des Imaginärteils von k+N mit dem Realteil von k+N * zur Bildung eines dritten Produkts,

eine vierte Multiplizierstufe (51) zum Multiplizieren des Imaginärteils von k+N mit dem Imaginärteil von k+N * zur Bildung eines vierten Produkts,

eine erste Addierstufe (8) zum Addieren des ersten und des vierten Produkts, und

eine zweite Addierstufe (8') zum Addieren des zweiten und des dritten Produkts.

3. Vorrichtung nach Anspruch 2, wobei die zweite Schaltung (24) einen an den Ausgang der ersten Addierstufe (8) angeschlossenen ersten Speicher (12) und einen an den Ausgang der zweiten Addierstufe (8') angeschlossenen zweiten Speicher (12') aufweist.

4. Vorrichtung nach Anspruch 3, wobei die differenzbildende Schaltung (27) aufweist:

eine fünfte Multiplizierstufe (14) zum Multiplizieren des Ausgangssignals des ersten Speichers (12) mit dem der zweiten Addierstufe (8'),

eine sechste Multiplizierstufe (14') zum Multiplizieren des Ausgangssignals des zweiten Speichers (12') mit dem der ersten Addierstufe (8),

einen Vorzeicheninverter (16) zum Invertieren des Ausgangssignals der fünften Multiplizierstufe (14), und

eine dritte Addierstufe (18) zum Addieren der Ausgangssignale des Vorzeicheninverters (16) und der sechsten Multiplizierstufe (14').