DE69119603T2 - Gestapelte anordnung für integrierte schaltungen - Google Patents

Gestapelte anordnung für integrierte schaltungen

Info

Publication number
DE69119603T2
DE69119603T2 DE69119603T DE69119603T DE69119603T2 DE 69119603 T2 DE69119603 T2 DE 69119603T2 DE 69119603 T DE69119603 T DE 69119603T DE 69119603 T DE69119603 T DE 69119603T DE 69119603 T2 DE69119603 T2 DE 69119603T2
Authority
DE
Germany
Prior art keywords
finger
integrated circuit
regions
finger regions
heat sinks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69119603T
Other languages
English (en)
Other versions
DE69119603D1 (de
Inventor
Matthew Salatino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harris Corp
Original Assignee
Harris Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harris Corp filed Critical Harris Corp
Application granted granted Critical
Publication of DE69119603D1 publication Critical patent/DE69119603D1/de
Publication of DE69119603T2 publication Critical patent/DE69119603T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H05K7/20509—Multiple-component heat spreaders; Multi-component heat-conducting support plates; Multi-component non-closed heat-conducting structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/023—Stackable modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/052—Branched
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/055—Folded back on itself
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10651—Component having two leads, e.g. resistor, capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Description

    GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich allgemein auf Packungsaufbauten mit integrierten Schaltkreisen und zielt insbesondere auf das Stapeln einer Mehrzahl von Bauelementen mit integrierten Schaltkreisen durch mehrfaches Falten eines flexiblen Zwischenverbindungsnetzes ab, auf dem die Bauelemente angebracht sind.
    • HINTERGRUND DER ERFINDUNG
  • Integrierte Schaltkreise sind typiscberweise in einer Einzelchip- oder 'monolithischen' Konfiguration gepackt, die wiederum in eine Leiterplatte oder irgend einen anderen Typ von Zwischenverbindungsträgersubstrat gelötet oder gesteckt ist; siehe zum Beispiel US-A-4 868 712. In einer Äiehrfachchip-'Hybrid'-Packung sind mehrere Bauelemente in einer einzelnen Packung zusammengefaßt. Ein derartiger Packungsaufbau besitzt Vorteile hinsichtlich reduziertem Gewicht, reduzierter Abmessung und gelegentlich Schaltkreisleistungsfähigkeit. Im Bemühen, die Packungsdichte weiter zu steigern, wurden kantenweise oder vertikal gestapelte Mehrfachchip-Packungsaufbauten vorgeschlagen. In derartigen Konfigurationen werden, statt eine Mehrzahl von Bauelementen in einem im wesentlichen eindimensionalen oder planaren Layout anzuordnen, die Bauelemente aufeinander in einem 'Stapel'- oder 'geschichteten' Aufbau angeordnet.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung, wie in Anspruch 1 definiert, zielt auf ein Verfahren zur Bildung eines derartigen Packungsaufbaus ab und zielt insbesondere auf das Stapeln einer Mehrzahl von Bauelementen mit integrierten Schaltkreisen durch Verwenden eines Netzes aus flexiblem Zwischenverbindungsmaterial ab, das leicht in eine 'geschichtete' Anordnung von parallelen Netzfingern gefaltet werden kann, auf die eine Mehrzahl von Bauelementen mit integrierten Schaltkreisen angebracht werden kann. Das flexible Zwischenverbindungs-Schaltkreisnetz weist vorzugsweise einen ersten Netzbereich auf, von dessen einer Seite aus sich eine erste Mehrzahl von voneinander beabstandeten Netzfingern parallel zueinander erstreckt und von dessen anderer Seite aus sich eine zweite Mehrzahl von voneinander beabstandeten Netzfingern parallel zueinander und parallel zu der ersten Mehrzahl von Netzfingern erstreckt. Die zweiten Netzfinger sind länger als die ersten Netzfinger und sind über den ersten Netzbereich hinweg gefaltet, so daß sie entlang der einen Seite des ersten Netzbereiches mit den ersten Netzfingern verzahnt sind. Die verzahnten ersten und zweiten Netzfinger werden dann so gefaltet, daß ein Stapel von parallelen, flexiblen Zwischenverbindungsnetzfingern gebildet wird, die durch die Versetzung, die durch Falze dazwischen bewirkt wird, 'vertikal[' voneinander getrennt sind.
  • Die Netzfinger besitzen Bauelemente mit integrierten Schaltkreisen, die an Bauelementaufnahmebereiche derart oberflächenmontiert sind, daß Leitungen der Bauelemente mit integrierten Schaltkreisen an Zwischenverbindungs- Bindegliedern des flexiblen Zwischenverbindungsnetzes angebracht sind. Eine Mehrzahl von Wärmesenken in Form von dünnen, thermisch leitfähigen Platten (Wärmesenkenplatten) sind mit den gefalteten Netzfingern des Stapels verzahnt, so daß sie in die auf den Netzfingern angebrachten Bauelemente mit integrierten Schaltkreisen eingreifen. Die Wärmesenkenplatten werden durch thermisch leitfähige Abstandshalterelemente in Form von Abstandshalterblöcken entlang Kantenbereichen der Platten gehalten. Die Abstandshalterblöcke sind in einer kompakten Laminatstruktur zusammengeklammert, um so einen starren Träger zu bilden, der mechanische Spannungen in den Falzen der Netzfinger löst.
  • Vorzugsweise enthalten die gefalteten Netzfinger und die Wärmesenkenplatten außerdem wechselseitig in Eingriff bringbare Justierungselemente derart, daß ein Justierungselement (Nocken) einer jeweiligen Wärmesenkenplatte in ein Justierungselement (Nockenaufnahmeschlitz) eines jeweiligen Netzfingers eingreift. Außerdem besitzen die Netzfinger Montagegebiete für Chipkondensatoren angrenzend an die Montagestellen der Bauelemente mit integrierten Schaltkreisen zur Aufnahme von Chipkondensatoren. Chipkondensatoren werden an den Montagegebieten der Netzfinger für Chipkondensatoren derart oberflächenmontiert, daß Leitungen der Chipkondensatoren mit Zwischenverbindungs-Bindegliedern des flexiblen Zwischenverbindungsnetzes verbunden werden. Die Wärmesenkenplatten beinhalten außerdem Montagegebiete für Chipkondensatoren mit nebeneinanderliegenden Chipkondensatoröffnungen, um Chipkondensatoren aufzunehmen, die auf benachbarten gefalteten Netzfingern oberflächenmontiert sind.
  • Die Erfindung zielt außerdem auf einen Packungsaufbau mit integrierten Schaltkreisen ab, wie in Anspruch 13 definiert.
    • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1 bis 4 sind jeweilige perspektivische Ansichten des aufeinanderfolgenden Faltens eines flexiblen Schaltkreisnetzes zur Bildung eines Stapels von Netzfingern zum Tragen von Bauelementen mit integrierten Schaltkreisen;
  • Fig. 5 ist eine Teilexplosionsansicht einer einzelnen Schicht eines Stapelpackungsaufbaus gemäß der vorliegenden Erfindung; und
  • Fig. 6, 7 und 8 sind eine Drauf-, Seiten- bzw. End-Ansicht eines Stapelpackungsaufbaus der vorliegenden Erfindung.
    • DETAILLIERTE BESCHREIBUNG
  • Nunmehr bezugnehmend auf die Figuren 1 bis 4, werden die jeweiligen Schritte des aufeinanderfolgenden Faltens eines flexiblen Zwischenverbindungsschaltkreisnetzes zur Bildung eines Stapels von Netzfingern zum Tragen von Bauelementen mit integrierten Schaltkreisen gemäß der vorliegenden Erfindung beschrieben. Zwecks Klarheit sind jeweilige Bauelemente mit integrierten Schaltkreisen und Chipkondensatoren, die in zugehörigen Öffnungen in den Netzfingern oberflächenmontiert wurden (untenstehend unter Bezugnahme auf Figur 5 vollständiger zu beschreiben) in den Figuren 1 bis 4 weggelassen.
  • Wie in Figur 1 gezeigt, ist das flexible Zwischenverbindungsschaltkreisnetz (10) selbst in einer kammartigen Anordnung einer ersten und zweiten Mehrheit (11) und (12) von Netzfingern (21) und (22) aufgebaut, die sich jeweils von entgegengesetzt liegenden Seiten (23) und (24) eines zentralen Netzbereiches (25) aus erstrecken. Das flexible Zwischenverbindungsnetz (10) kann aus Flex Film, hergestellt unter dem Namen R- Flex von Rogers Corporation, oder einer anderen kommerziell erhältlichen flexiblen Zwischenverbindung bestehen. In der dargestellten Ausführungsform enthält die erste Mehrzahl (11) vier Netzfinger (21-1) ... (21-4), und die zweite Mehrzahl (12) enthält vier Netzfinger (22-1) ... (22-4). Jeder Netzfinger ist mit einer Öffnung (18), die so bemessen ist, daß sie ein Bauelement mit integriertem Schaltkreis aufnimmt, und einer benachbarten Öffnung (19) gezeigt, die so bemessen ist, daß sie einen Chipkondensator aufnimmt. (Es sollte beachtet werden, daß die Erfindung nicht auf die spezifischen Parameter der dargestellten Ausführungsform beschränkt ist, sondern variieren kann, um speziellen Anforderungen zu genügen.) Jeder Netzfinger ist von einem benachbarten Netzfinger durch einen Abstand 5, welcher der Breite W des Fingers entspricht, zuzüglich einer zusätzlichen Trennung beabstandet, die ausreicht, um einen Falz auf jeder Seite oder Kante des Fingers aufzunehmen, wodurch die Netzfinger, wenn sie aufeinander gefaltet werden, wie in den Figuren 3 und 4 gezeigt, wechselseitig in einem Stapel ausgerichtet sind. Außerdem sind die Längen (L22) der Netzfinger (22) um die Breite (27) des zentralen Netzbereiches (25) zuzüglich eines zusätzlichen Falzaufnahmeabstands größer als die Längen (L21) der Netzfinger (21).
  • Wie in Figur 1 gezeigt, werden die längeren Netzfinger (22) anfänglich in Richtung von Pfeilen (31) über den zentralen Netzbereich (25) hinweg gefaltet, so daß sie horizontal mit den Netzfingern (21) derart verzahnt sind, daß die Netzfinger (21) und (22) wechselseitig horizontal zueinander justiert sind, wie in Figur 2 gezeigt. Auf diesen anfänglichen Falz folgend, werden die wechselseitig horizontal justierten Netzfinger in Ziehharmonika-Art entlang der Längsrichtung des zentralen Netzbereiches (25) derart gefaltet, wie durch Pfeil (41) in Figur 2 und Pfeile (42) und (43) in Figur 3 gezeigt, daß die Netzfinger in Form eines vertikal justierten Stapels (50) übereinanderliegen, wie in Figur 4 gezeigt. Wie unten unter Bezugnahme auf die Figuren 5 bis 8 beschrieben wird, greifen jeweilige Paare von Abstandshalterblöcken (in Figur 4 nicht gezeigt) in die Seitenkanten jedes Netzfingers ein, um so eine Trägerstruktur, die mechanische Falzspannungen löst, bereitzustellen, an welcher die gefaltete Anordnung von Figur 4 mechanisch befestigt wird.
  • Nunmehr bezugnehmend auf Figur 5, ist eine Teilexplosionsansicht einer einzelnen Schicht eines Stapelpackungsaufbaus gemäß der vorliegenden Erfindung gezeigt, die einen jeweiligen Finger (61) des flexiblen Zwischenverbindungsschaltkreisnetzes mit einer ersten Öffnung (63), die so bemessen ist, daß sie ein Bauelement (65) mit integriertem Schaltkreis aufnimmt, und einer zweiten Öffnung (67) beinhaltet, die so bemessen ist, daß sie einen Chipkondensator (69) aufnimmt. Das Bauelement (65) ist mit zwei Leitungssätzen (71), (73) gezeigt, die sich jeweils entlang der Seitenkanten (75), (77) erstrecken. Es sollte jedoch beachtet werden, daß das, was gezeigt ist, eine exemplarische Ausführungsform ist. Leitungen können sich entlang aller vier Seiten des Körpers (65) erstrecken. Die Leitungen (71), (73) sind in Ausrichtung zu Leiterbahnen (81), (83) des Netzfingers (61) angeordnet, so daß, wenn das Bauelement (65) innerhalb der Öffnung (63) aufgenommen ist, die Leitungen (71), (73) an die Bahnen (81), (83) gebondet werden können. In ähnlicher Weise besitzt der Chipkondensator (69) Leitungen (91), (93), die sich jeweils entlang der Seitenkanten (95), (97) erstrecken. Die Leitungen (91), (93) sind in Ausrichtung zu Nocken (101), (103) des Netzfingers (61) derart angeordnet, daß, wenn der Chipkondensator (67) in der Öffnung (67) aufgenommen ist, die Leitungen (91), (93) an die Nocken (101), (103) gebondet werden können. Der Netzfinger (61) weist außerdem ein Justierungselement in Form eines Schlitzes (111) auf, der so bemessen ist, daß er einen Justierungsnocken (113) einer benachbarten Wärmesenkenplatte (115) aufnehmen kann.
  • Zusätzlich zu dem Justierungsnocken (113) besitzt die Wärmesenkenpiatte (115) eine Öffnung (117), die zu der Öffnung (67) in dem Netzfinger (61) justiert und so bemessen ist, daß sie jenen Bereich eines Chipkondensators aufnimmt, der sich durch die Öffnung (67) in dem Netzfinger (61) hindurch erstreckt. Die Wärmesenkenplatte wird an ihren Kanten (121), (123) jeweils in Vertiefungen (125), (127) eines Paars im wesentlichen rechtwinkliger, fester, metallischer Abstandshalterblöcke (131), (133) gehalten. Ist der Netzfinger (61) derart gegen die Wärmesenkenplatte (115) plaziert, daß der Nocken (113) in den Schlitz (111) paßt, so befindet sich die Unterseite (76) des Bauelements (65), das in der Öffnung (63) des Netzfingers (61) aufgenommen ist, in bündigem Kontakt zu der Wärmesenkenplatte (115), so daß ein Pfad für thermischen Fluß von dem Bauelement über die Wärmesenkenplatte zu den A bst andshalterblöcken bereitgestellt ist.
  • Jeder Abstandshalterblock besitzt ein Paar von Bohrungen (141) an seinen entgegengesetzten Enden, um ein Sicherungselement (z.B. einen Stift mit Gewinde) aufzunehmen, um eine Mehrzahl von Abstandshalterblöcken in einer starren Stapelkonfiguration zusammenzuklammern, wie in den Figuren 6 bis 8 schematisch dargestellt. Sind die Abstandshalterblöcke von mehreren der Fingerschicht von Figur 5 zusammengeklammert, wie in den Figuren 6 bis 8 gezeigt, resultiert eine kompakte Laminatstruktur, die sowohl mechanische Spannungen an den Falzen der Netzfinger löst als auch die Befestigung des Stapelaufbaus an einem zugehörigen Gehäuse oder einer zugehörigen Träger-Leiterplatte erleichtert. Da sich die Abstandshalterblöcke gegenseitig berühren, existiert ein Wärmesenkenpfad für jedes Schaltkreisbauelement durchgehend bis zu einem darunterliegenden Trägersubstrat.
  • Ein besonderer Vorteil des Schichtaufbaus der vorliegenden Erfindung besteht in der leichten Reparierbarkeit. Wenn einer der Schaltkreise ausfällt, kann seine Schicht leicht entfernt, das defekte Bauelement ersetzt, geprüft und die Anordnung neu zusammengebaut werden. Es ist zu erwähnen, daß die Weise, in der die Mehrschichtstruktur an einem zugehörigen Trägerelement befestigt ist, nicht auf irgendeine spezielle Orientierung beschränkt ist. Zum Beispiel kann die Mehrschichtanordnung in einer vertikalen Konfiguration befestigt oder auf Kante angebracht werden; sie kann auch in einer unregelmäßigen Form gefaltet werden, um an verschiedene Gehäuse-/Trägerkonfigurationen angepaßt zu sein. Die Schnittstelleneinbringung des flexiblen Zwischenverbindungsnetzes erlaubt die Herstellung von Schaltkreisverbindungen in im wesentlichen jeder beliebigen Orientierung.

Claims (21)

1. Verfahren zur Herstellung eines Mehrschichtpackungsaufbaus mit integrierten Schaltkreisen, das folgende Schritte umfaßt:
(a) Bereitstellen eines Zwischenverbindungssubstrates in Form eines flexiblen Zwischenverbindungsschaltkreisnetzes (10) mit einer Mehrzahl von Fingerbereichen (21, 22);
(b) Anbringen von integrierten Schaltkreisbauelementen (65) an den Fingerbereichen und Befestigen von Leitungen der integrierten Schaltkreisbauelemente, um Bindeglieder der Fingerbereiche miteinander zu verbinden;
(c) Falten der Fingerbereiche (21, 22), um einen Stapel zu bilden; und
(d) Verzahnen von Wärmesenken (115) mit den gefalteten Fingerbereichen des Stapels, um in die integrierten Schaltkreisbauelemente einzugreifen.
2. Verfahren nach Anspruch 1, wobei Schritt (d) das Einfügen von Wärmesenken (115) zwischen benachbarte gefaltete Fingerbereiche derart, daß eine jeweilige Wärmesenke in ein jeweiliges integriertes Schaltkreisbauelement eingreift, und Befestigen der Wärmesenken aneinander beinhaltet, um eine Trägerstruktur zu bilden, die mechanische Spannungen in den gefalteten Fingerbereichen löst.
3. Verfahren nach Anspruch 2, wobei Schritt (d) das Anbringen von Abstandshalterelementen (131, 133) an den Wärmesenken und das Befestigen der Abstandshalterelemente aneinander als Stapelstruktur beinhaltet.
4. Verfahren nach Anspruch 3, wobei die Fingerbereiche und die Wärmesenken wechselseitig in Eingriff bringbare Justierungselemente (111,113) enthalten und wobei Schritt (d) das Einfügen von Wärmesenken zwischen benachbarte gefaltete Fingerbereiche derart beinhaltet, daß ein Justierungselement (113) einer jeweiligen Wärmesenke in ein Justierungselement (111) eines jeweiligen Fingerbereiches eingreift.
5. Verfahren nach Anspruch 1, wobei Schritt (a) das Bereitstellen der Fingerbereiche derart beinhaltet, daß sie voneinander beabstandet und parallel zueinander angeordnet sind, und wobei Schritt (c) das Falten der Fingerbereiche des flexiblen Zwischenverbindungsnetzes derart beinhaltet, daß die Fingerbereiche als eine Anordnung von parallelen, flexiblen Zwischenverbindungsnetzfingern, die durch Falze in dem flexiblen Zwischenverbindungsnetz voneinander beabstandet sind, übereinander liegen.
6. Verfahren nach Anspruch 5, wobei Schritt (d) das Einfügen von Wärmesenken zwischen benachbarte gefaltete Fingerbereiche derart, daß eine jeweilige Wärmesenke in ein jeweiliges integriertes Schaltkreisbauelement eingreift, und das Befestigen der Wärmesenken aneinander beinhaltet, um eine Trägerstruktur zu bilden, die mechanische Spannungen in den Falzen des flexiblen Zwischenverbindungsnetzes löst.
7. Verfahren nach Anspruch 6, wobei Schritt (d) das Anbringen von Abstandshalterelementen an den Wärmesenken und das Befestigen der Abstandshalterelemente aneinander als Stapelst ruktur beinhaltet.
8. Verfahren nach Anspruch 7, wobei die Fingerbereiche und die Wärmesenken wechselseitig in Eingriff bringbare Justierungselemente (111,113) enthalten und wobei Schritt (d) das Einfügen von Wärrnesenken zwischen benachbarte gefaltete Fingerbereiche derart beinhaltet, daß ein Justierungselement einer jeweiligen Wärmesenke in ein Justierungselement eines jeweiligen integrierten Schaltkreisbauelementes eingreift.
9. Verfahren nach Anspruch 1, wobei Schritt (a) das Bereitstellen des flexiblen Zwischenverbindungsnetzes mit einem ersten Netzbereich beinhaltet, von dessen einer Seite aus sich eine erste Mehrzahl (11) voneinander beabstandeter Fingerbereiche (21) parallel zueinander erstreckt und von dessen anderer Seite aus sich eine zweite Mehrzahl (12) voneinander beabstandeter Fingerbereiche (22) parallel zueinander und zu der ersten Mehrzahl von Fingerbereichen erstreckt, wobei die zweiten Fingerbereiche länger als die ersten Fingerbereiche sind, und wobei Schritt (c) das Falten der zweiten Fingerbereiche über den ersten Netzbereich des flexiblen Zwischenverbindungsnetzes hinweg derart, daß die zweiten Fingerbereiche mit den ersten Fingerbereichen entlang der einen Seite des flexiblen Zwischenverbindungsnetzes verzahnt sind, und danach das Falten der ersten und zweiten Fingerbereiche in Form eines Stapels von parallelen flexiblen Zwischenverbindungsnetzfingern beinhaltet, die durch Falze dazwischen voneinander beabstandet sind.
10. Verfahren nach Anspruch 9, wobei jede der ersten und der zweiten Mehrzahl voneinander beabstandeter Fingerbereiche ein Montagegebiet für integrierte Schaltkreisbauelemente zur Aufnahme eines jeweiligen integrierten Schaltkreisbauelements aufweist, und wobei Schritt (b) die Oberflächenmontage von integrierten Schaltkreisbauelementen an den Montagegebieten der Fingerbereiche für integrierte Schaltkreisbauelemente und das Befestigen von Leitungen der integrierten Schaltkreisbauelemente an Zwischenverbindungs-Bindegliedern der Fingerbereiche beinhaltet.
11. Verfahren nach Anspruch 10, wobei Fingerbereiche der ersten und der zweiten Mehrzahl voneinander beabstandeter Fingerbereiche Montagegebiete für Chipkondensatoren zur Aufnahme von Chipkondensatoren aufweisen und wobei Schritt (b) des weiteren Oberflächenchipkondensatoren an den Montagegebieten der Fingerbereiche für die Chipkondensatoren und das Befestigen von Leitungen der Chipkondensatoren an Zwischenverbindungs-Bindegliedern der Fingerbereiche beinhaltet.
12. Verfahren nach Anspruch 11, wobei Schritt (d) das Einfügen von Wärmesenken zwischen benachbarte gefaltete Fingerbereiche derart, daß eine jeweilige Wärmesenke in ein jeweiliges integriertes Schaltkreisbauelernent eingreift, und das Befestigen der Wärmesenken aneinander beinhaltet, um eine Trägerstruktur zu bilden, die mechanische Spannungen in den gefalteten Fingerbereichen löst, wobei jene Wärmesenken, die in die gefalteten Fingerbereiche eingreifen, Montagegebiete für Chipkondensatoren mit zugehörigen Chipkondensatoröffnungen enthalten, um Chipkondensatoren aufzunehmen, die auf benachbarten gefalteten Fingerbereichen oberflächenmontiert sind.
13. Packungsaufbau mit integrierten Schaltkreisen, der folgendes beinhaltet:
ein Zwischenverbindungssubstrat in Form eines flexiblen Zwischenverbindungsschaltkreisnetzes (10) mit einer Mehrzahl von Fingerbereichen (21, 22, 61), wobei die Fingerbereiche an denselben derart angebrachte integrierte Schaltkreisbauelemente (65) aufweisen, daß Leitungen der integrierten Schaltkreisbauelemente an Zwischenverbindungs- Bindegliedern der Fingerbereiche angebracht sind, wobei die Fingerbereiche zusammen gefaltet sind, um einen Stapel zu bilden; und
eine Mehrzahl von Wärmesenken (115), die mit den gefalteten Fingerbereichen derart verzahnt sind, daß sie in die integrierten Schaltkreisbauelemente eingreifen.
14. Aufbau nach Anspruch 13, wobei Wärmequellen mit benachbarten gefalteten Fingerbereichen derart verzahnt sind, daß eine jeweilige Wärmesenke in ein jeweiliges integriertes Schaltkreisbauelement eingreift, und wobei er des weiteren Mittel (131, 133) zum Befestigen der Wärmesenken aneinander beinhaltet, um eine Trägerstruktur zu bilden, die mechanische Spannungen an Falzen der Fingerbereiche löst.
15. Aufbau nach Anspruch 14, wobei die Befestigungsmittel Abstandshalterelemente (131, 133), an denen die Wärmequellen angebracht sind, und Mittel zum Befestigen der Abstandshalterelement e aneinander als St apelstrukt ur beinhalten.
16. Aufbau nach Anspruch 15, wobei die Fingerbereiche und die Wärmesenken wechselseitig in Eingriff bringbare Justierungselemente (111, 113) enthalten und wobei die Wärmesenken zwischen benachbarten gefalteten Fi ngerbereichen derart verzahnt sind daß ein Justierungselernent einer j eweih gen Wärmesenke in ein Justierungselement eines jeweiligen Fingerbereichs eingreift.
17. Aufbau nach Anspruch 13, wobei das flexible Zwischenverbindungsschaltkreisnetz eine Mehrzahl voneinander beabstandeter Fingerbereiche aufweist, die parallel zueinander angeordnet und derart gefaltet sind, daß Fingerbereiche einander als parallele flexible Zwischenverbindungsnetzfinger überlagern, die durch Falze in dem flexiblen Zwischenerbindungsnetz voneinander beabstandet sind.
18. Aufbau nach Anspruch 13, wobei das flexible Zwischenverbindungsschaltkreisnetz einen ersten Netzbereich aufweist, von dessen einer Seite aus sich eine erste Mehrzahl (11) voneinander beabstandeter Fingerbereiche (21) parallel zueinander erstreckt und von dessen anderer Seite aus sich eine zweite Mehrzahl (12) voneinander beabstandeter Fingerbereiche (22) parallel zueinander und zu der ersten Mehrzahl von Fingerbereichen erstreckt, wobei die zweiten Fingerbereiche länger als die ersten Fingerbereiche sind, die zweiten Fingerhereiche über den ersten Netzbereich des flexiblen Zwischenverbindungsnetzes hinweg derart gefaltet sind, daß die zweiten Fingerbereiche mit den ersten Fingerbereichen entlang der einen Seite des flexiblen Zwischenverbindungsnetzes verzahnt sind, und wobei die ersten und zweiten Fingerbereiche in Form eines Stapels aus parallelen flexiblen Zwischenverbindungsnetzfingern, die durch Falze dazwischen voneinander beabstandet sind, gefaltet sind.
19. Aufbau nach Anspruch 18, wobei jede der ersten und der zweiten Mehrzahl voneinander beabstandeter Fingerbereiche ein Montagegebiet für integrierte Schaltkreisbauelemente zum Aufnehmen eines jeweiligen integrierten Schaltkreisbauelementes aufweist und wobei integrierte Schaltkreisbauelemente (65, 69) an den Montagegebieten der Fingerbereiche für die integrierten Schaltkreisbauelemente mit Leitungen derselben oberflächenmontiert sind, die an Zwischenverbindungs-Bindegliedern der Fingerbereiche angebracht sind.
20. Aufbau nach Anspruch 19, wobei Fingerbereiche der ersten und der zweiten Mehrzahl voneinander beabstandeter Fingerbereiche Montagegebiete für Chipkonden satoren zum Aufnehmen von Chipkondensatoren (69) aufweisen und wobei Chipkondensatoren an den Montagegebieten der Fingerbereiche für die Chipkondensatoren derart oberflächenmontiert sind, daß Leitungen der Chipkondensatoren mit Zwischenverbindungs-Bindegliedern der Fingerbereiche verbunden sind.
21. Aufbau nach Anspruch 20, wobei jene Wärmesenken, die in gefaltete Fingerbereiche eingreifen, die Montagegebiete für Chipkondensatoren enthalten, zugehörige Chipkondenensatoröffnungen aufweisen, um Chipkondensatoren aufzunehmen, die auf benachbarten gefalteten Fingerbereichen oberflächenmontiert sind.
DE69119603T 1990-10-29 1991-10-29 Gestapelte anordnung für integrierte schaltungen Expired - Lifetime DE69119603T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/604,883 US5117282A (en) 1990-10-29 1990-10-29 Stacked configuration for integrated circuit devices
PCT/US1991/008019 WO1992008338A1 (en) 1990-10-29 1991-10-29 Stacked configuration for integrated circuit devices

Publications (2)

Publication Number Publication Date
DE69119603D1 DE69119603D1 (de) 1996-06-20
DE69119603T2 true DE69119603T2 (de) 1996-12-12

Family

ID=24421435

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69119603T Expired - Lifetime DE69119603T2 (de) 1990-10-29 1991-10-29 Gestapelte anordnung für integrierte schaltungen

Country Status (6)

Country Link
US (1) US5117282A (de)
EP (1) EP0555407B1 (de)
JP (1) JPH06507271A (de)
KR (1) KR930702877A (de)
DE (1) DE69119603T2 (de)
WO (1) WO1992008338A1 (de)

Families Citing this family (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US7198969B1 (en) * 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US20010030370A1 (en) * 1990-09-24 2001-10-18 Khandros Igor Y. Microelectronic assembly having encapsulated wire bonding leads
US6714625B1 (en) * 1992-04-08 2004-03-30 Elm Technology Corporation Lithography device for semiconductor circuit pattern generation
DE4228818C2 (de) * 1992-08-29 2003-04-03 Bosch Gmbh Robert Elektrisches Gerät, insbesondere Schalt- und Steuergerät für Kraftfahrzeuge, und Verfahren zur Herstellung
SE470369B (sv) * 1992-11-24 1994-01-31 Asea Brown Boveri Med kylare integrerat substrat för kraftelektronikelement
JP2553316B2 (ja) * 1993-03-02 1996-11-13 インターナショナル・ビジネス・マシーンズ・コーポレイション データ記憶ディスク・ドライブ装置
US5498906A (en) * 1993-11-17 1996-03-12 Staktek Corporation Capacitive coupling configuration for an intergrated circuit package
US5462761A (en) * 1994-04-04 1995-10-31 Fmc Corporation Microcrystalline cellulose and glucomannan aggregates
US5448511A (en) * 1994-06-01 1995-09-05 Storage Technology Corporation Memory stack with an integrated interconnect and mounting structure
US6255726B1 (en) 1994-06-23 2001-07-03 Cubic Memory, Inc. Vertical interconnect process for silicon segments with dielectric isolation
US5657206A (en) * 1994-06-23 1997-08-12 Cubic Memory, Inc. Conductive epoxy flip-chip package and method
US6486528B1 (en) 1994-06-23 2002-11-26 Vertical Circuits, Inc. Silicon segment programming apparatus and three terminal fuse configuration
US5675180A (en) 1994-06-23 1997-10-07 Cubic Memory, Inc. Vertical interconnect process for silicon segments
US6080596A (en) * 1994-06-23 2000-06-27 Cubic Memory Inc. Method for forming vertical interconnect process for silicon segments with dielectric isolation
US6124633A (en) * 1994-06-23 2000-09-26 Cubic Memory Vertical interconnect process for silicon segments with thermally conductive epoxy preform
US5891761A (en) * 1994-06-23 1999-04-06 Cubic Memory, Inc. Method for forming vertical interconnect process for silicon segments with thermally conductive epoxy preform
US5698895A (en) * 1994-06-23 1997-12-16 Cubic Memory, Inc. Silicon segment programming method and apparatus
WO1996017413A1 (en) * 1994-11-30 1996-06-06 Minnesota Mining And Manufacturing Company Electrical connector assembly with interleaved multilayer structure and fabrication method
US7149095B2 (en) * 1996-12-13 2006-12-12 Tessera, Inc. Stacked microelectronic assemblies
US6225688B1 (en) * 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US5915167A (en) * 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
US6084778A (en) * 1997-04-29 2000-07-04 Texas Instruments Incorporated Three dimensional assembly using flexible wiring board
RU2176134C2 (ru) 1998-07-02 2001-11-20 Закрытое акционерное общество "Техно-ТМ" Трехмерный электронный модуль и способ его изготовления
US6323060B1 (en) 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
US6381140B1 (en) * 1999-08-30 2002-04-30 Witek Enterprise Co., Ltd. Memory module
DE60026331T8 (de) * 1999-10-01 2007-02-01 Seiko Epson Corp. Leiterplatte, halbleiter und herstellung, test und gehäuse derselben und systemplatte und elektronikgerät
US6262895B1 (en) 2000-01-13 2001-07-17 John A. Forthun Stackable chip package with flex carrier
US6414396B1 (en) 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
JP3855594B2 (ja) * 2000-04-25 2006-12-13 セイコーエプソン株式会社 半導体装置
US6780770B2 (en) 2000-12-13 2004-08-24 Medtronic, Inc. Method for stacking semiconductor die within an implanted medical device
US6885106B1 (en) 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
US6762487B2 (en) * 2001-04-19 2004-07-13 Simpletech, Inc. Stack arrangements of chips and interconnecting members
US20030002267A1 (en) * 2001-06-15 2003-01-02 Mantz Frank E. I/O interface structure
US6627984B2 (en) * 2001-07-24 2003-09-30 Dense-Pac Microsystems, Inc. Chip stack with differing chip package types
JP2005506690A (ja) * 2001-10-09 2005-03-03 テッセラ，インコーポレイテッド 積層パッケージ
US7335995B2 (en) * 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
US6977440B2 (en) * 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US7371609B2 (en) * 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US7485951B2 (en) * 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US20050009234A1 (en) * 2001-10-26 2005-01-13 Staktek Group, L.P. Stacked module systems and methods for CSP packages
US6940729B2 (en) * 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US7202555B2 (en) 2001-10-26 2007-04-10 Staktek Group L.P. Pitch change and chip scale stacking system and method
US7310458B2 (en) 2001-10-26 2007-12-18 Staktek Group L.P. Stacked module systems and methods
US6956284B2 (en) 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US20050056921A1 (en) * 2003-09-15 2005-03-17 Staktek Group L.P. Stacked module systems and methods
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US20030234443A1 (en) 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US7053478B2 (en) * 2001-10-26 2006-05-30 Staktek Group L.P. Pitch change and chip scale stacking system
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US6576992B1 (en) * 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
US6914324B2 (en) * 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US6668447B2 (en) 2001-11-20 2003-12-30 St. Jude Children's Research Hospital Multilayered board comprising folded flexible circuits and method of manufacture
US7081373B2 (en) 2001-12-14 2006-07-25 Staktek Group, L.P. CSP chip stack with flex circuit
US6765288B2 (en) * 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods
US20040105244A1 (en) * 2002-08-06 2004-06-03 Ilyas Mohammed Lead assemblies with offset portions and microelectronic assemblies with leads having offset portions
AU2003255254A1 (en) 2002-08-08 2004-02-25 Glenn J. Leedy Vertical system integration
US7053485B2 (en) * 2002-08-16 2006-05-30 Tessera, Inc. Microelectronic packages with self-aligning features
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7246431B2 (en) * 2002-09-06 2007-07-24 Tessera, Inc. Methods of making microelectronic packages including folded substrates
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
AU2003270392A1 (en) * 2002-09-11 2004-04-30 Tessera, Inc. Assemblies having stacked semiconductor chips
CN1711636A (zh) * 2002-10-11 2005-12-21 德塞拉股份有限公司 用于多芯片封装的元件、方法和组件
US6856010B2 (en) * 2002-12-05 2005-02-15 Staktek Group L.P. Thin scale outline package
JP4103653B2 (ja) * 2003-03-27 2008-06-18 株式会社デンソー Ｉｃカード
US20040207990A1 (en) * 2003-04-21 2004-10-21 Rose Andrew C. Stair-step signal routing
US20040245615A1 (en) * 2003-06-03 2004-12-09 Staktek Group, L.P. Point to point memory expansion system and method
US6991961B2 (en) * 2003-06-18 2006-01-31 Medtronic, Inc. Method of forming a high-voltage/high-power die package
US7542304B2 (en) * 2003-09-15 2009-06-02 Entorian Technologies, Lp Memory expansion and integrated circuit stacking system and method
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US8641913B2 (en) * 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
US7709968B2 (en) * 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US7705432B2 (en) * 2004-04-13 2010-04-27 Vertical Circuits, Inc. Three dimensional six surface conformal die coating
US7245021B2 (en) 2004-04-13 2007-07-17 Vertical Circuits, Inc. Micropede stacked die component assembly
US7215018B2 (en) 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
US20060033187A1 (en) * 2004-08-12 2006-02-16 Staktek Group, L.P. Rugged CSP module system and method
US7446410B2 (en) 2004-09-03 2008-11-04 Entorian Technologies, Lp Circuit module with thermal casing systems
US7606050B2 (en) 2004-09-03 2009-10-20 Entorian Technologies, Lp Compact module system and method
US7423885B2 (en) 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US7542297B2 (en) 2004-09-03 2009-06-02 Entorian Technologies, Lp Optimized mounting area circuit module system and method
US7522421B2 (en) * 2004-09-03 2009-04-21 Entorian Technologies, Lp Split core circuit module
US7606049B2 (en) 2004-09-03 2009-10-20 Entorian Technologies, Lp Module thermal management system and method
US20060050492A1 (en) 2004-09-03 2006-03-09 Staktek Group, L.P. Thin module system and method
US7443023B2 (en) 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US7606040B2 (en) 2004-09-03 2009-10-20 Entorian Technologies, Lp Memory module system and method
US7760513B2 (en) 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
US7511968B2 (en) 2004-09-03 2009-03-31 Entorian Technologies, Lp Buffered thin module system and method
US7289327B2 (en) 2006-02-27 2007-10-30 Stakick Group L.P. Active cooling methods and apparatus for modules
US7616452B2 (en) 2004-09-03 2009-11-10 Entorian Technologies, Lp Flex circuit constructions for high capacity circuit module systems and methods
US7468893B2 (en) 2004-09-03 2008-12-23 Entorian Technologies, Lp Thin module system and method
US7324352B2 (en) 2004-09-03 2008-01-29 Staktek Group L.P. High capacity thin module system and method
US7579687B2 (en) 2004-09-03 2009-08-25 Entorian Technologies, Lp Circuit module turbulence enhancement systems and methods
US20060071316A1 (en) * 2004-09-24 2006-04-06 Emory Garth Three-dimensional stack manufacture for integrated circuit devices and method of manufacture
US7309914B2 (en) * 2005-01-20 2007-12-18 Staktek Group L.P. Inverted CSP stacking system and method
US7033861B1 (en) 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
US7767543B2 (en) * 2005-09-06 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a micro-electro-mechanical device with a folded substrate
US7576995B2 (en) 2005-11-04 2009-08-18 Entorian Technologies, Lp Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area
US7508058B2 (en) 2006-01-11 2009-03-24 Entorian Technologies, Lp Stacked integrated circuit module
US7608920B2 (en) 2006-01-11 2009-10-27 Entorian Technologies, Lp Memory card and method for devising
US7605454B2 (en) 2006-01-11 2009-10-20 Entorian Technologies, Lp Memory card and method for devising
US7304382B2 (en) 2006-01-11 2007-12-04 Staktek Group L.P. Managed memory component
US7508069B2 (en) 2006-01-11 2009-03-24 Entorian Technologies, Lp Managed memory component
US7511969B2 (en) 2006-02-02 2009-03-31 Entorian Technologies, Lp Composite core circuit module system and method
US7545029B2 (en) * 2006-08-18 2009-06-09 Tessera, Inc. Stack microelectronic assemblies
US7468553B2 (en) 2006-10-20 2008-12-23 Entorian Technologies, Lp Stackable micropackages and stacked modules
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
KR101388538B1 (ko) 2007-09-28 2014-04-23 테세라, 인코포레이티드 이중 포스트를 사용하여 플립칩 상호연결한 마이크로전자 어셈블리
US20110242427A1 (en) * 2010-04-01 2011-10-06 Timothy Ramsdale Method and System for Providing 1080P Video With 32-Bit Mobile DDR Memory
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
JP6035970B2 (ja) * 2012-08-03 2016-11-30 富士通株式会社 熱電変換デバイス及びその製造方法
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
JP6866121B2 (ja) * 2016-11-14 2021-04-28 日立Astemo株式会社 半導体モジュール
JP7039431B2 (ja) 2018-09-19 2022-03-22 株式会社東芝 ディスク装置用の配線基板ユニット、ディスク装置用のアクチュエータアッセンブリ、およびこれを備えるディスク装置
JP6589028B1 (ja) * 2018-09-21 2019-10-09 有限会社アイ電気 電子回路保持具
EP4240120A4 (de) * 2020-12-31 2024-05-29 Samsung Electronics Co., Ltd. Flexible leiterplatte und elektronische vorrichtung mit der flexiblen leiterplatte

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3152288A (en) * 1962-04-06 1964-10-06 Mittler Sheldon Circuit assembly
US3505570A (en) * 1968-03-08 1970-04-07 Edgar O Sprude Electrical apparatus and method of fabricating it
US3766439A (en) * 1972-01-12 1973-10-16 Gen Electric Electronic module using flexible printed circuit board with heat sink means
DE2262729A1 (de) * 1972-12-21 1974-07-04 Siemens Ag Vergossener elektronischer baustein
US3819989A (en) * 1973-07-16 1974-06-25 Bell Telephone Labor Inc Printed wiring board assembly
US3873889A (en) * 1973-08-08 1975-03-25 Sperry Rand Corp Indicator module and method of manufacturing same
US3971127A (en) * 1975-09-10 1976-07-27 Bell Telephone Laboratories, Incorporated Method of fabricating a printed wiring board assembly
FR2344203A1 (fr) * 1976-03-09 1977-10-07 Commissariat Energie Atomique Procede de fabrication d'un dispositif electronique miniaturise et dispositif obtenu par ce procede
JPS56105659A (en) * 1980-01-25 1981-08-22 Nec Corp Multichip lsi
JPS58171689A (ja) * 1982-04-01 1983-10-08 Oyo Chishitsu Kk Ｓ波検層用振源
JPS58201349A (ja) * 1982-05-19 1983-11-24 Mitsubishi Electric Corp 集積回路の放熱方法
JPS61105859A (ja) * 1984-10-30 1986-05-23 Matsushita Electric Ind Co Ltd インバ−タ−パワ−部品の放熱装置
US4868712A (en) * 1987-02-04 1989-09-19 Woodman John K Three dimensional integrated circuit package
US4781601A (en) * 1987-07-06 1988-11-01 Motorola, Inc. Header for an electronic circuit
US4970579A (en) * 1988-09-21 1990-11-13 International Business Machines Corp. Integrated circuit package with improved cooling means

Also Published As

Publication number Publication date
EP0555407A4 (en) 1994-11-23
US5117282A (en) 1992-05-26
EP0555407B1 (de) 1996-05-15
WO1992008338A1 (en) 1992-05-14
EP0555407A1 (de) 1993-08-18
KR930702877A (ko) 1993-09-09
DE69119603D1 (de) 1996-06-20
JPH06507271A (ja) 1994-08-11

Similar Documents

Publication Publication Date Title
DE69119603T2 (de) Gestapelte anordnung für integrierte schaltungen
EP0035093B1 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE60114200T2 (de) Keramischer vielschichtkondensatornetzwerk
DE69800514T2 (de) Leiterplatte mit primären und sekundären Durchgangslöchern
DE4119551A1 (de) Verzoegerungsleitungsvorrichtung und verfahren zur herstellung derselben
DE102005060081B4 (de) Elektronisches Bauteil mit zumindest einer Leiterplatte und mit einer Mehrzahl gleichartiger Halbleiterbausteine und Verfahren
DE2714426C3 (de) Als Tiefpaß- oder als Laufzeitglied ausgebildetes passives Schaltungsglied
DE4128603A1 (de) Halbleiteranordnung
DE3911711A1 (de) Modul-aufbau mit integriertem halbleiterchip und chiptraeger
DE112012004377T5 (de) Leistungswandler mit integrierten Kondensatoren
DE68905475T2 (de) Halbleiter-speichermodul hoeher dichte.
DE4106604A1 (de) Flacher ic-chip-verbinder
DE3940521A1 (de) Kaltflaechensystem zur kuehlung elektronischer bauelemente
DE3887599T2 (de) Prüfen von integrierten Schaltungen auf einer bestückten Leiterplatte.
DE69330657T2 (de) Elektronische Schaltungsvorrichtung und Verfahren zur Herstellung
DE3321321A1 (de) Elektrische schaltungsanordnung
DE69108302T2 (de) Elektronische Schaltung mit einer Federanordnung für die Stromzufuhr.
US5228192A (en) Method of manufacturing a multi-layered ic packaging assembly
EP0087796B1 (de) Filmträger für ein elektrisches Leiterbild
DE60020193T2 (de) Mehrschichtige Leiterplatte
DE19814688A1 (de) Chip-artiges piezoelektrisches Filter
DE3330466A1 (de) Anordnung mit hoher packungsdichte von integrierten schaltungen
DE4231869C2 (de) Verfahren zur Herstellung eines integrierten Hybridbausteins
DE68919008T2 (de) Verzögerungsleitung mit verteilten Impedanzelementen und Verfahren zu dessen Herstellung.
DE2750506C2 (de) Programmierbare elektrische Steckverbindung für Hochfrequenzleitungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: PATENTANWAELTE RUFF, WILHELM, BEIER, DAUSTER & PARTNER, 70173 STUTTGART