-
Die Erfindung betrifft eine Spitzenwertbegrenzungsschaltung,
die insbesondere am Eingang von integrierten Schaltungen des
VLSI-Typs (Very Large Scale Integration) verwendet werden
können.
-
Bei den Übertragungen zwischen VLSI-Schaltungen werden die
Signale durch die Vor- und Rückläufe auf der
Übertragungsleitung beeinflußt, genauer durch die Überschwingungen, die durch
die Induktivitäten der Gehäuse der VLSI-Schaltungen
hervorgerufen werden.
-
Diese Überschwingungen weisen Amplituden auf 1 die bei der
derzeitigen Zunahme der verwendeten Frequenz in den
integrierten Schaltungen immer größer werden. Die Schwingungen sind
besonders in der Umgebung des "niedrigen" Pegels schädlich,
vor allem in den in T2L-Technologie ausgeführten Schaltungen&sub1;
in denen die Auslöseschwelle bei 1,4 Volt liegt.
-
Es ist bekannt, in den VLSI-Schaltungen Dioden zu verwenden,
die für einen Teil der parasitären Schwingungen eine
Spitzenwertbegrenzung vornehmen, um deren Wirkungen zu reduzieren.
Diese Lösung ist jedoch insofern nicht völlig
zufriedenstellend, als die derzeitigen Dioden erst ab einer
Schwellenspannung VBE in der Größenordnung von 0,8 Volt leitend werden. Es
werden vorzugsweise Schottky-Dioden verwendet, die eine
Schwellenspannung VBE in der Größenordnung von 0,4 Volt
besitzen. Die Herstellungsverfahren von Schottky-Dioden sind jedoch
teuer und heute mit der MOS-Technologie (Metall-Oxid-Silicium)
nahezu unverträglich.
-
Die Erfindung bezieht sich insbesondere auf die integrierten
Schaltungen, die in der unter dem Namen BiMOS bekannten
Technologie ausgeführt sind und Bipolartransistoren und
Feldeffekttransistoren des MOS-Typs, d. h. mit isoliertem Gate,
verwenden. In dieser Technologie ist aus dem Dokument "Patent
Abstract of Japan", Bd. 3, Nr. 135, (E-150) (47), eine
Logikschaltung bekannt, die einen Bipolartransistor und einen
Feldeffekttransistor mit isoliertem Gate IGFET enthält. Der
Bipolartransistor ist mit seinem Emitter an Masse, mit seinem
Kollektor an das Gate des IGFET-Transistors sowie über einen
Ladungswiderstand an ein zweites Versorgungspotential und mit
seiner Basis an den Drain des IGFET-Transistors angeschlossen,
dessen Source das Eingangssignal empfängt. Diese
Logikschaltung arbeitet indessen in der Weise, daß der Bipolartransistor
schnell schaltet und nicht die Funktion einer
Spitzenwertbegrenzungsschaltung besitzt.
-
Die Erfindung hat eine Schaltung zum Gegenstand, die
insbesondere beim Empfang eines Signals im wesentlichen sämtliche
parasitären Überschwingungen auf einem der Arbeitspegel
("niedrig"/"0" oder "hoch"/"1") des Signals absorbieren kann.
-
Hierzu schlägt die Erfindung eine
Spitzenwertbegrenzungsschaltung vor, die die im Anspruch 1 definierten Merkmale besitzt.
-
Eine solche Schaltung gemäß der Erfindung ist besonders
nützlich, weil sie eine einfache Struktur besitzt, insbesondere in
den BiCMOS-Schaltungen einfach zu verwirklichen ist und mit
der T2L-Technologie verträglich ist.
-
Die Merkmale und Vorteile der Erfindung werden deutlich beim
Lesen der folgenden Beschreibung, die sich auf die beigefügten
Zeichnungen bezieht, in denen:
-
- Fig. 1 den allgemeinen Verlauf eines Signals Vs zeigt, das
in einer Übertragungsleitung zwischen zwei VLSI-Schaltungen
auftritt, die nicht mit einer Spitzenwertbegrenzungsschaltung
gemäß der Erfindung ausgerüstet sind,
-
- Fig. 2 ein Schaltbild der Spitzenwertbegrenzungsschaltung
gemäß der Erfindung zeigt.
-
Fig. 1 zeigt (schematisch und absichtlich verformt) den
allgemeinen Verlauf eines Spannungssignals Vs, das einen
Rechteckimpuls in einer Übertragungsleitung repräsentiert, die
zwei integrierte Schaltungen des VLSI-Typs verbindet, die
nicht mit Spitzenwertbegrenzungsschaltungen ausgerüstet sind.
Es kann festgestellt werden, daß jeder Impulsflanke parasitäre
Überschwingungen folgen, die durch die Induktivitäten der
Gehäuse der VLSI bedingt sind, insbesondere was die
Abstiegsflanke betrifft, der charakteristische
Überschwingungen mit "negativen" Spannungen folgen (insofern,
als der Pegel Vs "0" die Referenzspannung Null
repräsentiert). Wie oben erwähnt, ist die
Spitzenwertbegrenzung der "negativen" Schwingung, die mit
Hilfe einer passiven Diode (VDP-Leitung) verwirklicht wird,
insofern nicht zufriedenstellend, als die Schwellenspannung
dieser Diode (VBE in der Nähe von 0,8 Volt) die Referenz Null
der Schaltung aufgrund der Konstruktion um -0,8 Volt
verschiebt.
-
Fig. 2 zeigt eine Sendervorrichtung E, die auf eine
Übertragungsleitung 10 ein Signal Vs ausgibt, damit es von einer oder
mehreren Empfängervorrichtungen R1, R2, in einem nicht
beschränkenden Beispiel etwa Pufferverstärker, die
eingangsseitig in integrierten Schaltungen des Typs VLSI angeordnet sind,
empfangen werden. Jede Empfängervorrichtung R1, R2 ist mit
ihrem Eingangspin 12, 14 auf unabhängige Weise an die
Übertragungsleitung 10 angeschlossen. Gemäß der Erfindung ist jede
Empfängervorrichtung R1 (R2) mit einer
Spitzenwertbegrenzungsschaltung C1 (C2) versehen, die geeignet parallel zum Eingang
12 (14) der Empfängervorrichtung R1 (R2) geschaltet ist und
z. B. dazu vorgesehen ist, den "niedrigen" Pegel (oder "0"-
Pegel) des Signais Vs an diesem Eingang 12 (14) zu verbessern,
insbesondere die parasitären negativen Spannungen zu
beseitigen.
-
Die Spitzenwertbegrenzungsschaltung C1 ist im wesentlichen aus
einem Spitzenwertbegrenzungstransistor des Bipolartyps T
aufgebaut, der an seiner Basis durch einen Ladungstransistor M
des MOS-Typs gesteuert wird, dessen Gate an den Eingang 12
angeschlossen ist. In dem in Fig. 2 gezeigten Beispiel ist der
Transistor M vom. PMOS-Typ, dessen Source an eine
Eingangsspannung VDD angeschlossen ist und dessen Drain an die Basis des
Transistors T angeschlossen ist. Dieser Transistor T des Typs
npn ist mit seinem Emitter an den Eingangspin 12 angeschlossen
und mit seinem Kollektor an die Masse der Schaltung
(Referenzspannung Null) angeschlossen. In der folgenden Darlegung
repräsentiert Vs den Spannungspegel, der am Eingang 12 der
Empfängerschaltung R1 und folglich am Gate des Transistors M
sowie am Emitter des Transistors T anliegt, während I den vom
Emitter des Transistors T zum Eingang 12 fließenden Strom
repräsentiert und IB den Basisstrom des Transistors T
repräsentiert.
-
Die Spitzenwertbegrenzungsschaltung C1, die eben beschrieben
worden ist, arbeitet auf die folgende Weise: Beim Signal
Vs = "1" sperrt die am Gate des Transistors M anliegende
positive Spannung diesen Transistor M. Der Transistor T ist
ebenfalls gesperrt, derart, daß die Schaltung C1 keinen Strom
I erzeugt, der auf die momentane Spannung Vs am Eingang 12
einen Einfluß haben kann. Beim Signal Vs = "0" wird der
Transistor M in den leitenden Zustand versetzt. Indessen bleibt
der Strom IB ebenso wie der Strom I (der praktisch auf den
Reststrom begrenzt ist) so lange, wie die Spannung Vs am
Eingang 12 auf Null-Pegel bleibt, sehr gering. Wenn Vs
"negativ" wird (d. h. kleiner als der Null-Pegel), hat bei
parasitären Schwingungen am Eingang 12 die Veränderung der
Gatespannung des Transistors M ein Anwachsen des Stroms IB zur
Folge. Der Transistor T wird dann in den Durchlaßzustand
versetzt und erzeugt einen hohen Strom 1. Die schnelle
Erhöhung des vom Transistor T stammenden Stroms am Eingang 12 ruft
eine plötzliche Rückkehr von Vs zum "0"-Pegel hervor.
-
In der Praxis wird die Erfindung insbesondere in der BiCMOS-
Technologie in VLSI-Schaltungen ausgeführt, welche u. a. die
Empfängervorrichtungen R1 und R2 und deren
Spitzenwertbegrenzungsschaltungen enthalten.
-
Die Erfindung ist nicht auf die Behandlung von parasitären
Schwingungen in der Umgebung des "niedrigen" Pegels des
Signals Vs eingeschränkt, sondern findet ebenfalls auf den
"hohen" Pegel Anwendung. Hierzu ist in einer (nicht gezeigten)
Variante der Spitzenwertbegrenzungsschaltung gemäß der
Erfindung der Transistor M vom NMOS-Typ, während der Transistor T
des pnp-Typs mit seiner Basis an den Drainanschluß des
Transistors M angeschlossen ist und mit seinem Emitter an den
Eingangsanschluß der Empfängervorrichtung angeschlossen ist.