DE69111682T2 - Videospeichermatrix mit einer Direktzugriffsanschlussstelle und einer seriellen Anschlussstelle. - Google Patents

Description

• Die vorliegende Erfindung bezieht sich auf eine Videospeichermatrix mit einer Direktzugriffsanschlußstelle und einer serieilen Anschlußstelle.
• Speichermatrizes, zum Beispiel Video-RAM's (VRAMs) werden routinemäßig in Bildspeichern eingesetzt, um Daten in digitalem Format zu speichern, welche Bilder darstellen, die optisch zum Beispiel auf einem Sichtgerät zur Rasterabtastung, einer Flüssigkristallanzeige oder einem Plasmabildschirm dargestellt werden. Die VRAM's in dem Bildwiederholspeicher liefern graphische Daten, indem diese über eine Anschlußstelle synchron mit der Rasterabtastung des Sichtgeräts gelesen werden. Die VRAM Daten werden über eine zweite Anschlußstelle von dem Graphikprozessor gelesen oder geschrieben, während das Muster oder die Farbdaten bearbeitet werden, die zur Herstellung der Bilder auf dem Bildschirm verwendet werden. Ein konventioneller VRAM benutzt eine Direktzugriffsanschlußstelle für Leseund Schreibkommunikationen mit dem Prozessor und eine serielle Anschlußstelle zum Lesen durch die Schaltlogik der Bildrasterabtastung (wie zum Beispiel in I.E.E.E. Micro, vol. 8, no. 1, February 1988, New York; Jean-Daniel Nicoud: Video RAMs: Structures and applications gezeigt wird).
• Der Graphikrasterisierungsprozessor, der über die Direktzugriffsanschlußstelle des VRAM's kommuniziert, liest, verarbeitet und schreibt Bildspeicherdaten während der Generierung der Muster, die nachfolgend durch ein Lesen der seriellen Anschlußstelle angezeigt werden. Ein erweiterter Graphikrasterisierungsprozessor wird Linien und Dreiecke generieren sowie Datenblöcke aus einem Bereich des Bildspeichers in einen anderen bewegen. Die Effizienz bei der Verarbeitung von Flächenmustern wird weitestgehend von der Geschwindigkeit der Zugriffszyklen, der Geschwindigkeit des Graphikrasterisierungsprozessors und der Anzahl von Datenbits bestimmt, auf die von dem Bildspeicher in einem Einadreßzyklus zugegriffen wird.
• Ein weiterer und wenig geschätzter Faktor, der sich auf die Effizienz bei der Verarbeitung von Flächenmustern auswirkt, betrifft die Form der Bildelementmuster, welche von den Daten dargestellt werden, auf die während eines Zyklus zugegriffen wird. Ein Zugriff von einem konventionellen VRAM über die Direktzugriffsanschlußstelle liefert Bildspeicherdaten für eine Reihe von Bildelementen, zum Beispiel eine Reihe mit vier aufeinanderfolgenden Bildelementen. Dies geschieht, weil die serielle Anschlußstelle reihenorientierte Daten benötigt und dadurch eine Reihen/Spalten Architektur innerhalb des konventionellen VAAM's definiert.
• Dadurch behält der konventionelle VRAM die gleiche Datenstruktur für Zugriffe unabhängig davon, ob diese über die Direktzugriffsanschlußstelle oder die serielle Anschlußstelle erfolgten. Zugriff und Bearbeitung von Bildelementdaten in einem Reihenformat ist effizient, wenn der Graphikrasterisierungsprozessor die Bildelementmuster bearbeitet, die reihenorientierte Änderungen erfordern. Wenn die in der Anzeige zu andernden Muster spaltenorientierte Änderungen benötigen, liefert die reihenorientierte Kommunikation zwischen dem VRAM und dem Rasterisierungsprozessor nur eine vertikal orientierte Bildelementaktualisierung für jeden Speicherzugriffszyklus.
• Folglich optimiert die VRAM Konvention Zugriff und Verarbeitung von Bildelementdaten in der Richtung der Rasterabtastung, horizontal, während die Effizienz des Zugriffs und der Aktualisierung in entgegengesetzter Richtung, vertikal, reduziert wird.
• Vertikale Rasterisierungsineffizienz wird akut und unerwünscht, wenn die aktuellen Änderungen in den Graphikmustern vertikal gerichtet sind. Sogar Dreiecke, die durch zahlreiche horizontale Linien dargestellt werden, zeigen geringe dynamische Effizienz. Die Asymmetrie der Rasterisierung wird ebenfalls unerwünschte visuelle Effekte bei einigen dynamischen Musteränderungen erzeugen.
• Teuere Graphiksysteme mildern die Ineffizienz in vertikaler Richtung, indem zahlreiche Abtastlinien aus dem Bildspeicher ausgelesen und in dem Cachespeicher gespeichert werden. Dadurch sind gleichzeitig zwei oder mehrere Reihen mit Bildelementdaten in dem Graphikrasterisierungsprozessor verfügbar. Einschränkungen bei der Pin-Zählung in der integrierten Schaltung des VRAM's in Verbindung mit der obenerwähnten architektonischen Norm zur Anpassung der Direktzugriffsanschlußstelle an die serielle Anschlußstelle zwingen jedoch die Graphikverarbeitungseffizienz bei vertikalen Mustern weiterhin zu kostenkonkurrierenden Graphiksystemen. Infolgedessen kennt und erfüllt die vorliegende Erfindung die Nachfrage nach einer VRAM Architektur, die eine reihenorientierte Rasterausgabe über die serielle Anschlußstelle und zahlreiche reihenorientierte Daten über die Direktzugriffsanschlußstelle liefert.
• Demgemäß liefert die vorliegende Erfindung ein Video-RAM (VRAM) zur Benutzung mit einer auf Bildelementen basierenden Bildschirmanzeige, die als eine Vielzahl von Reihen und eine Vielzahl von Spalten mit Bildelementen konfiguriert ist, mit: einer Speichermatrix, die als eine Vielzahl von Reihen und eine Vielzahl von Spalten mit Datenfeldern konfiguriert ist; einer Direktzugriffsanschlußstelle; einer seriellen Anschlußstelle; Mitteln zum Zugriff auf Daten, die eine erste Vielzahl von Bildelementen über die serielle Anschlußstelle darstellen, wobei die erste Vielzahl Bildelementen aus einer einzelnen Anzeigenreihe in dem auf Bildelementen basierenden Anzeigesystem entspricht; und Mitteln zum Zugriff auf Daten, die eine zweite Vielzahl von Bildelementen über die Direktzugriffsanschlußstelle darstellen, wobei die zweite Vielzahl Bildelementen von mehr als einer Anzeigenreihe in dem auf Bildelementen basierenden Anzeigesystem entspricht.
• Die Erfindung liefert ebenfalls einen Graphikadapter mit: einem VRAM gemäß obenstehender Beschreibung; Logikmitteln zum Schreiben der Bildelementdaten in die Direktzugriffsanschlußstelle des VRAM's; und Logikmitteln zum Lesen von Bildelementdaten aus der seriellen Anschlußstelle des VRAM's und Übertragung der Bildelemente in ein Sichtgerät.
• Die Erfindung liefert außerdem ein Bildschirmanzeigesystem mit: einem VRAM gemäß obenstehender Beschreibung; Logikmitteln zum Schreiben der Bildelementdaten in die Direktzugriffsanschlußstelle des VRAM's; einem rasterabgetasteten Sichtgerät; und Logikmitteln zum Lesen der Bildelementdaten aus der serieilen Anschlußstelle des VRAM's und Anzeige der Bildelemente im Sichtgerät.
• Die vorliegende Erfindung liefert ein effektives und kosteneffizientes Bildspeicher VRAM Design, wobei auf Daten, die in zahlreichen Reihen von Bildelementen dargestellt sind, gleichzeitig von dem Graphikrasterisierungsprozessor über die Direktzugriffsanschlußstelle zugegriffen wird, während die konventionelle Bildelementdatenausgabe im Reihenformat in der seriellen Anschlußstelle des VRAM's zurückgehalten wird. Die bevorzugte RAM Architektur liefert an die Direktzugriffsanschlußstelle Daten für ein quadratisches Muster aus Bildelementen.
• Wie vorzugsweise ausgeführt wird, liefert die VAAM Architektur eine Matrix aus Speicherzellen, die in Gruppen partitioniert sind, um auf eine gemeinsame Reihenauswahlleitung zu reagieren, um paarweise auf zwei Spaltenauswahlleitungen zu reagieren und die serielle Formatausgabe zu haben, die über die Verschieberegister bereitgestellt wird. Spaltenbezogene Bildelementdaten werden in gemeinsamen Reihen für die Direktzugriffsanschlußstelle gespeichert und selektiv in Verschieberegistern für die serielle Anschlußstelle des VRAM's serialisiert.
• Zum völligen Verständnis der Erfindung wird nun ein bevorzugtes Ausführungsbeispiel nur anhand von Beispielen mit Bezug auf die beiliegenden Zeichnungen beschrieben, in denen:
• Fig. 1 eine schematische Darstellung einer Bildelementorganisation in einem Sichtgerät zur Rasterabtastung zeigt;
• Fig. 2 eine schematische Darstellung eines Quadrats zeigt, in dem Bildelemente auf einem Bildschirm gruppiert sind;
• Fig. 3 ein Funktionsschema von Zellen innerhalb einer Speichermatrix zeigt, das sich auf die Bildelemente des Bildschirms aus Fig. 2 bezieht und betriebsfähig ist, um die entsprechende Direktzugriffsanschlußstelle und serielle Anschlußstelle bereitzustellen;
• Fig. 4 schematisch die Architektur eines 256K x 8 VRAM's darstellt, der gemäß der Erfindung konfiguriert wurde;
• Fig. 5 ein schematisches Diagramm zeigt, das sich auf die Bildspeicherdaten in dem Verschieberegister der seriellen Anschlußstelle bezieht; und
• Fig. 6 ein schematisches Blockdiagramm, das die Benutzung des konfigurierten VRAM's gemäß der vorliegenden Erfindung einer Bildspeicheranwendung zeigt.
• Mit Bezug nun auf Fig. 1, die funktionell den Zusammenhang herstellt, in welchem die Einrichtungen der vorliegenden Erfindung sinnvoll werden. Ein Sichtgerät 1 zur Rasterabtastung, oder funktionell ähnlich eine Flüssigkristallanzeige oder ein Plasmabildschirm stellt optisch ein Graphikmuster dar, welches mit einem Computergraphikprozessor generiert und als digitale Daten, die sich auf die einzelnen Bildelementpositionen auf dem Bildschirm beziehen, in einem Bildspeicher gespeichert wird. Die digitalen Formatdaten in dem Bildspeicher werden abgetastet und in analoger Bildform sychron mit der Rasterabtastung des Sichtgeräts konvertiert, indem eine serielle Ausgabeanschlußstelle des Bildspeichers benutzt wird. Änderungen in den Daten und den zugehörigen, wie in dem Bildspeicher gespeicherten Mustern werden über die Direktzugriffsanschlußstelle des Bildspeichers durchgeführt. Die Direktzugriffsanschlußstelle ist konventionell konfiguriert, damit der Rasterisierungsprozessor, der die Musterprimitiven, zum Beispiel Linien, Blöcke und Dreiecke generiert, die Adressen selektiv in den Bildspeicher lesen und schreiben kann. Da heutige Rasterisierungsprozessoren in Datenblöcken kommunizieren, die sich über 32 Bits erstrecken, und die Farbdaten für einzelne Bildelemente konventionell aus 8 Bits bestehen, überträgt die Standardschnittstelle zwischen dem Rasterisierungsprozessor und dem Bildspeicher Daten für vier Bildelemente gleichzeitig, obwohl Schnittstellen für 5 und 8 Bildelemente nicht ungewöhnlich sind. Zur Beschreibung des vorliegenden Ausführungsbeispiels wird eine Schnittstelle für 4 Bildelemente angenommen.
• Rasterabtastanwendungen erfordern, daß die Bildspeicherdaten, die an die serielle Anschlußstelle geliefert werden, aufeinanderfolgende Bildelemente in einer einzelnen Reihe des Sichtgeräts darstellen, zum Beispiel vier Bildelemente X bis X+3, die durch eine Schraffierung 2 in Fig. 1 dargestellt sind. Diese Konvention zum Lesen von Bildelementdaten aus dem Bildspeicher in Reihenblöcken wurde als Norm für vRAM Architekturen def iniert, in denen Eingabe- und Ausgabeanschlußstellen ähnliche Blöcke mit Bildelementdaten adressieren.
• Die obenbeschriebene Konvention für VRAM Architekturen ist für die Rasterabtastfunktion und für die Kommunikation der Direktzugriffsanschlußstelle mit dem Rasterisierungsprozessor ideal, wenn sich die Muster, die bearbeitet werden, in horizontaler Richtung oder in Richtung der Reihen ändern. Wie zuvor bemerkt, werden konventionelle VRAM Datenformate für die Direktzugriffsanschlußstelle relativ unwirksam, wenn sich das vertikal projizierte Bildelementmuster ändert, in dem ein einzelner Zugriffszyklus des Bildspeichers nur eine einzelne Reihe mit Bildelementdaten im Gegensatz zu vier Spalten mit Bildelementdaten zur Bearbeitung adressiert. Die VRAM Architektur des vorliegenden Ausführungsbeispiels behält das Reihenformat der Daten, auf die über die serielle Anschlußstelle zugegriffen wurde, während in der Direktzugriffsanschlußstelle Bildelementdaten in einem aus mehreren Reihen bestehenden Blockformat geliefert werden, zum Beispiel ein Block 2 x 2, bei 3 in Fig. l. Deshalb wird es dem Rasterisierungsprozessor durch einen einzelnen Zugriffszyklus des Bildspeichers ermöglicht, gleichzeitig Bildelementdaten für mehrere Reihen mit Bildelementen zu lesen oder zu schreiben.
• Fig. 2 zeigt die schematische Darstellung eines Blocks, 4 x 4, mit Bildelementen, der N-te Block in einer Folge von M- Blöcken, die horizontal über das Sichtgerät 1 in Fig. 1 projiziert werden. Der Block besteht aus einzeln identifizierten Bildelementen AN-PN. Die fundamentale Architektur des vorliegenden Ausführungsbeispiels wird im Zusammenhang mit der schematischen Darstellung von Fig. 3 beschrieben, die sich auf die Bildelementmuster in Fig. 2 bezieht. Es ist zu bemerken, daß es das Ziel ist, an die serielle Anschlußstelle eine Folge von Daten zu liefern, die vier Bildelemente darstellen, zum Beispiel AN, BN, CN und DN, während die Direktzugriffsanschlußstelle die Adressierung der Bildelementdaten in 2 x 2 Blöcken liefert, zum Beispiel AN, BN, EN und FN.
• Fig. 3 zeigt eine Matrix von einzelnen Speicherzellen innerhalb der binäre Daten, welche eine Bildelementposition (AN-PN) darstellen, gespeichert werden und auf die über die Reihen- und Spaltenauswahlleitungen des VRAM's zugegriffen werden kann. Die in Fig. 3 abgebildete Matrix zeigt sechzehn Zellen, zwei Reihenauswahlleitungen, Y und Y+1, und ein Paar Spaltenauswahlleitungen, X und X+1. Die Reihenauswahlleitung Y adressiert die zahlreichen Speichermatrixzellen, in denen die Bildelementdaten für die Bildelemente AN, EN, BN, FN, CN, GN, DN und HN. Die Freigabe einer Spaltenauswahlleitung, zum Beispiel X+1, adressiert die zahlreichen Speichermatrixzellen, in denen die Daten für die Bildelemente CN, GN, KN, ON, DN, HN, LN und PN gespeichert sind. Koinzidenz von Reihen- und Spaltenauswahladressierung ist erforderlich, um eine Zelle zu lesen oder zu schreiben.
• Die Konkurrenz der Reihen- und Spaltenauswahl für einen Lesezyklus über die serielle Anschlußstelle veranlaßt, daß die Bildelementdaten in den ausgewählten Zellen an die zugehörigen Register in dem String der Schieberegister 6 übertragen werden. Schieberegister 6 in Fig. 3 werden dargestellt, um Speicherzellendaten für eine Freigabe der Reihenauswahl Y in Verbindung mit der Spaltenauswahl X und X+1 zu speichern. Schieberegister 6 werden verbunden, um den passenden Block mit Bildelementdaten, die Folge AN-DN, an die serielle Anschlußstelle zu liefern.
• Im Gegensatz zu dem einzelnen Reihenformat der Bildelementdaten, die an die serielle Anschlußstelle geliefert werden, liefert die Adressierung der Direktzugriffsanschlußstelle der Spalte X und der Reihe Y in der Matrix Lese-/Schreibzugriff auf die Daten, die zwei Reihen und zwei Spalten mit Bildelementen darstellen, nämlich AN, BN, EN und FN. Dadurch behält die VRAM Architektur, wie diese in Fig. 3 dargestellt ist, das einzelne Reihenformat, das für die serielle Anschlußstelle erforderlich ist, während ein aus mehreren Reihen bestehendes Format an die Direktzugriffsanschlußstelle des VRAM's geliefert wird.
• Das vereinfachte Schema in Fig. 3 erkennt, daß ein kompletter VRAM aus einer Vielzahl von ähnlichen Speichermatrixzellen in numerischer Übereinstimmung mit den O-M Blöcken der Bildelemente besteht, die in dem Sichtgerät 1 von Fig. 1 abgebildet sind. Die Matrix in Fig. 3 wird deshalb M+1 mal nachgebildet, um das Bildspeicheräquivalent zur Speicherung der Bildelementdaten für die M Blöcke in Fig. 1 zu liefern. Der aktuelle Bildspeicher wäre sogar größer im Format, das den Bereichen im Sichtgerät 1 gegeben wird, das jetzt zugeordneter Speicherplatz sein wird. Eines sollte auch erkannt werden, daß die schematische Darstellung der Architektur gemäß Fig. 3 nicht auf einen einzelnen Speicherbit für jede Bildelementposition begrenzt ist. Die aktuellen Daten, die jedes Bildelement darstellen, das in der generisch dargestellten Zelle 4 gespeichert ist, kann aus mehreren Bildelementebenen bestehen, zum Beispiel 4 oder 8, die parallel mit jeder Zugriffs- und Verschiebeoperation adressiert werden.
• Die Basisprinzipien der mit Bezug auf Fig. 3 beschriebenen Architektur werden in der Konfiguration eines repräsentativen 256K x 8 VRAM 19 ausgeführt, wie dies in Fig. 4 dargestellt ist. Der hier abgebildete VRAM basiert auf einem Datenformat 4 Bit pro Bildelement (16 Farben), das vereinfacht wurde, um die Betrachtung bedeutender Einrichtungen der darunterliegenden Architektur hervorzuheben. Die Erweiterung der Architektur auf eine Struktur mit 8 Bit pro Bildelement ist für einen Fachmann relativ belanglos. Die in Fig. 4 dargestellte Matrix enthält zwei aus 8 Leitungen bestehende Direktzugriffsbusse 7, die über den Datenmultiplexorblock 8 mit der Direktzugriffsanschlußstelle des VRAM's verbunden wird. Die Ausgaben der serieilen Anschlußstelle werden von zwei aus 4 Leitungen bestehenden Bussen 9 und 11 bereitgestellt. Die serielle Anschlußstelle auf der linken Seite in Fig. 4 liefert die Positionsdaten A, E, I und M, während die serielle Anschlußstelle auf der rechten Seite der Figur die Positionsdaten C, G, K und O liefert. Daten, welche die Bildelementpositionen B, F, J, N und die folgende Spalte D, H, L und P darstellen, wird die Pixelinformation durch die Anpassung eines zweiten VRAM's bereitgestellt, wie dies allgemein in dem kombinierten System des Blockdiagramms von Fig. 6 dargestellt ist. Die vier Leitungen des Ausgabebusses der seriellen Anschlußstelle, die den 4 Bits pro Bildelement entsprechen, werden hier einzeln durch Tiefgestellte a, b, c und d identifiziert.
• Der VRAM ist in Submatrizes partitioniert, die einzeln von den darin gespeicherten Bildelementpositionsdaten identifiziert werden. Die Aa Daten-Submatrix 12 speichert das erste Bit ("a" Bit) von den 4 Bit pro Bildelementdaten für jede der A Positionen der M Blöcke der Bildelemente, die in Fig. 1 und Fig. 2 dargestellt sind. Ähnlich speichert die Gd Daten-Submatrix 13 die vierte Bitinformation ("d" Bit) für die G Bildelemente in den M Blöcken der Bildelemente quer durch das Sichtgerät.
• Die Darstellung in Fig. 4 zeigt nicht ausdrücklich Adreßleitungen. Die Reihendecodierung wird von 512 Leitungsreihendecodierungen 14 durchgeführt, deren Decodierungen sich in den Basen ihrer jeweiligen betreffenden rechten und linken Bank des VRAM's befinden. Die Spaltendecodierungen befinden sich in Spalten mittels jeweiligen Banken entlang des Zentrums der Matrix. Diese werden innerhalb der vier unmittelbar angrenzenden Submatrizes ausgewählt. Die Spaltendecodierung 16 aktiviert zum Beispiel die entsprechenden Spaltenleitungen in allen vier Submatrizes Aa, Ea, Ia und Ma.
• Die Banken der Schieberegister 17 in der linken und rechten Peripherie der Submatrizes enthalten Bildelementdaten parallel zu ihren betreffenden Submatrizes. Die Anordnung wird in Fig. 5 detailliert. Mit Bezug auf Fig. 5 ist zu bemerken, daß jedes Schieberegister in Bank 17 512 Bits mit Daten aus den angrenzenden Submatrizes in dem Format empfängt, das mit dem Layout des Sichtgeräts konsistent ist. Betrachten wir zum Beispiel die Generierung des ersten Bits von vier Bits pro Bildelementwort, das "a" Bit, für ein Sichtgerät, das aus 1024 x 1024 Bildelementen besteht. Das an das Tandem angeschlossene Schieberegister 17 empfängt 512 Informationsbits aus den A und E Submatrizes nach einer Reihen-/Spaltenauswahl, indem es erkennt, daß eine Spaltenauswahl gleichzeitig sowohl A als auch E Submatrizes adressiert. Ein ähnlicher Vorgang tritt in den Schieberegistern auf, die an die C und G Submatrizes (Fig. 4) angrenzen sowie in den entsprechenden Submatrizes in dem anderen VRAM 22 256 K x 8 in Fig. 6. Folglich werden, zum Abschluß eines Lesezyklus über die Ausgabe einer seriellen Anschlußstelle, die Schieberegister 17 komplett mit allen vier Bits für zwei Reihen mit Bildelementposition in das Sichtgerät 1 geladen.
• RAMDAC 18 in Fig. 6 folgt anschließend auf konventionelle Weise über die vier Eingaben, um die vier Bits pro Bildelementwort zu empfangen, welche die aufeinanderfolgenden Bildelemente A, B, C und D im Sichtgerät darstellen. Die Daten für Bildelement A zum Beispiel, die Bits Aa0, Ab0, Ac0 und Ad0 auf der linken Seite des Sichtgeräts 1, werden als ein aus 4 Bit bestehendes Wort aus VRAM 19 an den aus vier Leitungen bestehenden Bus geliefert. RAMDAC 18 liest anschließend die Daten für das Bildelement B aus VRAM 22 in den aus vier Leitungen bestehenden Bus 23 und empfängt in der Folge die Bildelementinformation C und D als ein aus vier Bits bestehendes Wort. Danach werden die seriellen Ausgaberegister in den VRAM's 19 und 22 um eine Position verschoben und die RAMDAC Sequenz wird für die Daten, welche die aufeinanderfolgenden Positionen (Aa1, Ab1, Ac1, Ad1, Ba1, Bb1 ...) auf Sichtgerät 1 darstellen, wiederholt. Dieser Vorgang wird für aufeinanderfolgende Reihen wiederholt, bis die gesamte Bildelementinformation auf dem Sichtgerät für die synchronisierte Anzeige der Abtastung herausgeschoben wurde.
• Direktzugriff des in Fig. 4 dargestellten VRAM's wird auf konventionelle Weise durch Reihen- und Spaltenauswahloperationen durchgeführt. Der aus acht Leitungen bestehende Direktzugriffsbus auf der linken Seite in Fig. 4 wird die vier Bits (a-d) für die A und E (oder die I und M) Bildelemente an den Datenmultiplexor 8 zur gleichen Zeit übermitteln, wie der VRAM 22 in Fig. 6 den gleichen Zugriff auf die B und F (oder die J und N) Bildelementpositionen ausführt. Die Datensignale in dem Direktzugriffsbus werden über den Multiplexor 8 an die Direktzugriffsanschlußstelle des VRAM's übermittelt. Der Datenmultiplexor 8 entkoppelt die beiden Hälften des Direktzugriffsbusses 7, um die Ladung zu reduzieren, die auf die Speicherzellen während des Lesezyklus angelegt wird.
• Die VRAM Architektur ist ausgelegt, um auf konventionelle Weise zu arbeiten, indem eine Betriebssteuerung und passende Steuermittel für die Submatrizes in den Adreßdecodierungen vorgesehen werden. Dadurch liefert die VRAM Architektur ein flexibles Design, das in der Lage ist, sowohl einzelne oder mehrere Reihen von Bildelementdaten über die Direktzugriffsanschlußstelle des VRAM's zu lesen.
• Abschließend definiert wenigstens ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung dadurch die VRAM Architektur eines Bildspeichers, die gleichzeitig Zugriff auf Bildelementdaten in verschiedenen Reihen von Bildelementen über die Direktzugriffsanschlußstelle liefert, während die Ausgabe der konventionellen, seriellen Bildelementdaten für das Format in der seriellen Anschlußstelle zurückgehalten werden. Wenn ein VRAM mit solch einer Architektur in einem Bildspeicher eines graphischen Anzeigesystems verwendet wird, beschleunigt der Zugriff auf mehrere Reihen mit Bildelementdaten die Bearbeitungsgeschwindigkeit der Muster, die vertikal auf ein horizontal abgetastetes Sichtgerät projiziert werden. Die Verbesserung der Zugriffseffizienz von Bildspeichern bei vertikalen Mustern kann zu einem relativ niedrigen Preis im Hinblick auf die VRAM Steuerleitungen und Funktionsblöcke erworben werden.
• Mit anderen Worten: Es wurde eine Speichermatrix beschrieben, die zwei unabhängige Anschlußstellen hat, mit Mitteln zum Zugriff auf Daten in der Matrix gemäß einem ersten Bef ehl über eine Direktzugriffsanschlußstelle; Mitteln zum Zugriff auf Daten in der Matrix gemäß einem zweiten Befehl über eine serielle Anschlußstelle; und Mitteln, um die Daten des ersten Befehls mit den Daten des zweiten Befehls durch Auswahl der Zugriffsanschlußstelle in bezug zu setzen. Beide Zugriffsmittel können in einzelnen Zugriffszyklen arbeiten. Wie beschrieben, werden Daten des ersten Befehls mit einer ersten Folge von Bildelementen in einer ersten Reihe der Anzeigemittel in bezug gesetzt und Daten des zweiten Befehls mit einigen der ersten Folge von Bildelementen und einigen der zweiten Folge von Bildelementen in einer zweiten Reihe der Anzeigemittel in bezug gesetzt, wobei die ersten und zweiten Reihen unmittelbar aneinandergrenzen, wie dies in den Anzeigemitteln generiert wird. In diesem Ausführungsbeispiel sind die Daten des ersten Befehls ein String von n Bits, die Daten des zweiten Befehls ein String von m Bits, und das Mittel, um diese direkt in bezug zu setzen, definiert einen gemeinsamen String von p Bits, wobei p jeweils kleiner als n und m ist. Der String von n Bits repräsentiert eine Folge von Bildelementen in einer ersten Reihe von Anzeigemitteln, der String von m Bits repräsentiert eine Folge von Bildelementen in einer zweiten Reihe von Anzeigemitteln, und wobei Bildelemente mit dem String von n Bits und dem String von m Bits gemeinsame Spalten in den Anzeigemitteln benutzen. Tatsächlich sind n = m = 2p und die erste Reihe Bildelemente, die von einer Folge von n/2 Bits repräsentiert werden und die zweite Reihe Bildelemente, die von einer Folge von m/2 Bits repräsentiert werden, in der gleichen Spalte der Anzeigemittel, wobei die Folge der Bildelemente in den ersten und zweiten Reihen zwei ist.
• Obwohl die Erfindung anhand von spezifischen Ausführungsbeispielen beschrieben und illustriert wurde, sollten die Verfahren und Systeme verstanden werden, um den gesamten Bereich von Anwendungen einzuschließen, die von den nachstehenden Ansprüchen definiert werden.

Claims (7)

1. Ein Video-RAM (VRAM) (19,22) zur Benutzung mit einer auf Bildelementen basierenden Bildschirmanzeige, die als eine Vielzahl von Reihen und eine Vielzahl von Spalten mit Bildelementen konfiguriert ist, mit:

einer Speichermatrix, die als eine Vielzahl von Reihen und eine Vielzahl von Spalten mit Datenfeldern konfiguriert ist;

einer Direktzugriffsanschlußstelle;

einer seriellen Anschlußstelle;

Mitteln (17) zum Zugriff auf Daten, die eine erste Vielzahl von Bildelementen über die serielle Anschlußstelle darstellen, wobei die erste Vielzahl Bildelementen aus einer einzelnen Anzeigenreihe in dem auf Bildelementen basierenden Anzeigesystem entspricht; und dadurch gekennzeichnet wird, daß der VRAM außerdem enthält:

Mittel (8,16) zum Zugriff auf Daten, die eine zweite Vielzahl von Bildelementen über die Direktzugriffsanschlußstelle darstellen, wobei die zweite Vielzahl Bildelementen von mehr als einer Anzeigenreihe in dem auf Bildelementen basierenden Anzeigesystem entspricht.

2. Ein VRAM wie in Anspruch 1 angemeldet, wobei die zweite Vielzahl von Bildelementen eine gerade Anzahl y von Bildelementen enthält, y/2 Bildelemente aus einer ersten Anzeigereihe und y/2 Bildelemente aus einer zweiten Anzeigereihe.

3. Ein VRAM wie in Anspruch 2 angemeldet, wobei die erste und zweite Reihe mit Bildelementen aneinandergrenzen, und sich die beiden Sätze mit y/2 Bildelementen in entsprechenden Spalten befinden.

4. Ein VRAM wie in irgendeinem vorhergehenden Anspruch angemeldet, in dem es eine Eins-zu-Eins-Übereinstimmung zwischen dem Bildelement gibt, das in einer besonderen Reihe und Spalte in der Bildschirmanzeige angezeigt wird, und dem Datenfeld, das in dieser Reihen- und Spaltenadresse in der Speichermatrix gespeichert ist.

5. Ein VRAM wie in Anspruch 4 angemeldet, der außerdem enthält:

eine Anschlußstelle für die Adreßeingabe; und

Adreßdecodiermittel, die auf eine Adresse reagieren, die in der Anschlußstelle der Adreßeingabe plaziert wurde, und betriebsfähig sind, wenn eine besondere Reihe und Spalte ausgewählt wird,

a) die erste Vielzahl von Datenfeldern aus der ausgewählten Reihe ist zum Zugriff über die serielle Anschlußstelle verfügbar; und

b) die zweite Vielzahl von Datenfeldern aus der ausgewählten Reihe und aus wenigstens einer anderen Reihe ist zum Zugriff über die Direktzugriffsanschlußstelle verfügbar.

6. Ein Graphikadapter mit:

einem VRAM wie in irgendeinem vorhergehenden Anspruch angemeldet;

Logikmitteln zum Schreiben von Bildelementdaten in die Direktzugriffsanschlußstelle des VRAM's; und

Logikmitteln zum Lesen von Bildelementdaten aus der serieilen Anschlußstelle des VRAM's und Übertragung der Bildelemente in eine Bildschirmanzeige.

7. Ein Bildschirmanzeigesystem mit:

einem VRAM wie in irgendeinem der vorhergehenden Ansprüche 1 bis 5 angemeldet;

Logikmitteln zum Schreiben von Bildelementdaten in die Direktzugriffsanschlußstelle des VRAM's;

einer rasterabgetasteten Bildschirmanzeige; und

Logikmitteln zum Lesen von Bildelementdaten aus der serieilen Anschlußstelle des VRAM's und Anzeige der Bildelemente in der Bildschirmanzeige.