DE69106978T2 - Keramisches Substrat mit Silber enthaltender Verdrahtung. - Google Patents

Keramisches Substrat mit Silber enthaltender Verdrahtung.

Info

Publication number
DE69106978T2
DE69106978T2 DE69106978T DE69106978T DE69106978T2 DE 69106978 T2 DE69106978 T2 DE 69106978T2 DE 69106978 T DE69106978 T DE 69106978T DE 69106978 T DE69106978 T DE 69106978T DE 69106978 T2 DE69106978 T2 DE 69106978T2
Authority
DE
Germany
Prior art keywords
ceramic
silver
wiring
ceramic substrate
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69106978T
Other languages
English (en)
Other versions
DE69106978D1 (de
Inventor
Keiichiro Kata
Yuzo Shimada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Application granted granted Critical
Publication of DE69106978D1 publication Critical patent/DE69106978D1/de
Publication of DE69106978T2 publication Critical patent/DE69106978T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

  • Die Erfindung betrifft ein keramisches Substrat und insbesondere ein keramisches Substrat zum Montieren von Dickfilmhybrid-ICs oder schnellen SLI-Elementen.
  • Infolge der neueren Tendenz, die Größe und das Gewicht von elektronischen Vorrichtungen, z.B. von Kommunikationseinrichtungen, elektronischen Heimgeräten, Computern usw., zu verringern, um die Anzahl der Funktionen, die sie durchführen können, zu erhöhen, um sie mit hoher Bauelementdichte und mit hoher Zuverlässigkeit herzustellen, sind die Verdrahtungstechnik zum Verbinden von Halbleiter-Chips ebenso wie die hohe Integration und die hohe Betriebsgeschwindigkeit der Chips wichtiger geworden. Substratmaterialien können grob klassifiziert werden als zugehörig zu einer Gruppe der organischen Harze, einer Metallgruppe und einer Keramikgruppe. Von diesen wird die Keramikgruppe häufig auf Gebieten verwendet, bei denen hohe Qualität, hohe Zuverlässigkeit und lange Lebensdauer erforderlich sind. Bei den Keramikmaterialien ist Aluminiumoxid angesichts seiner elektrischen Charakteristik und seiner Kosten in großem Maße verwendet worden. Bei Verwendung des Grünschicht-Mehrlagenverfahrens, mit dem dreidimensionale Verdrahtung möglich ist und das insofern Vorteile hat, als eine höhere Dichte realisiert werden kann, ist jedoch das Leitermaterial der Verdrahtungsschicht auf Metalle, z.B. Wolfram oder Molybdän, beschränkt, deren spezifischer Widerstand relativ hoch ist, da es notwendig ist, sie durch Erwärmung auf Temperaturen zu bringen, die der Sintertemperatur von Aluminiumoxid, nämlich 1500 bis 1600 ºC, entsprechen.
  • Angesichts dieser Beschränkung ist eine bei niedriger Temperatur sinternde Keramik, die ein Verbundmaterial aus Glas und einer Wirtskeramik ist, entwickelt worden. Da dieses Verbundmaterial einen niedrigen Schmelzpunkt hat, kann ein metallisches Material als Verdrahtungsschicht verwendet werden, dessen spezifischer Widerstand niedrig ist und welches Material gleichzeitig mit dem Sintern des Keramikmaterials gesintert werden kann. Ein metallisches Material wie Gold, Silber und Kupfer hat angesichts der hohen Kosten von Gold und der Instabilität von Kupfer gegenüber Oxidation keinen großen Anteil am Hybrid-IC-Substrat-Markt, und folglich kann man sagen, daß Silber oder Silber enthaltendes Material hauptsächlich als Verdrahtungsmaterial verwendet wird. Eine Verdrahtungsschicht aus Silber oder aus Silber enthaltendem Material weist jedoch ein Migrationsproblem auf, und um dieses Problem zu lösen, ist bisher eine Silberlegierung mit Palladium o.dgl. verwendet worden. Es ist keine Veröffentlichung über die Zusammensetzung dieser Legierung bekannt.
  • Obwohl das Verhältnis zwischen Silber und Palladium normalerweise aufgrund der Anforderungen, daß keine Migration stattfinden soll, der Lotbenetzbarkeit, des Lotverlustes, des Haftvermögens und des Widerstandswertes auf 80:20 festgelegt wird, ist bisher gewünscht worden, ein leitendes Material mit einem hohen Silberanteil zu verwenden, um den Widerstandswert zu verringern und die Lotbenetzbarkeit und die Alterungscharakteristik zu verbessern. Lotverlust, schlechtes Anpassen an überquerendes Glas, Qualitätsminderung der Lotbenetzbarkeit aufgrund der Oberflächengalvanisierung und Silbermigration können auf verschiedene Weise minimiert werden, und somit besteht eine gute Möglichkeit dafür, daß ein solches Material in künftigen Entwicklungen verwendet wird.
  • Andererseits ist ein Mehrschichtglas-Keramiksubstrat, bei dem die Verdrahtungslänge verringert werden kann und eine hochdichte Verdrahtung möglich ist, von Interesse für die Verwendung bei Mehrchip-Verkapselungen, die in großen, schnellen Computern verwendet werden und bei denen eine große Anzahl von LSI-Chips auf ein einzelnes Substrat montiert werden. Als Verdrahtungsmaterial bei einem solchen Mehrschichtglas-Keramiksubstrat kann das oben erwähnte Silber oder Silber enthaltende Material verwendet werden. Bei der weiteren Vergrößerung der Montagedichte, besteht allerdings die Tendenz, daß die Abmessungen des Substrats größer werden. Um solche großen Substrate auf die gleiche Weise zu sintern wie die mit herkömmlichen Abmessungen, ist es erforderlich, die Sinterzeit zu verlängern. Dies kann jedoch die Diffusion von Silber aus der Verdrahtung in das Glassubstrat während des Sintervorgangs vergrößern, woraus das Problem entsteht, daß eine beträchtliche Verschlechterung bei verschiedenen Charakteristiken der Verdrahtung aus Silber oder Silber enthaltendem Material auftritt.
  • In der US-A-4 748 136, die am 31.5.1988 veröffentlicht wurde, wurde ein Keramik-Glas-Metall-Verbundmaterial vorgeschlagen, bei dem Silberpartikel diskontinuierlich im gesamten Verbundstoff dispergiert wurden zur Verbesserung der Fließcharakteristik des Verbundmaterials.
  • Ein Merkmal der Erfindung ist das Bereitstellen eines Substrats mit Verdrahtung, die ihre Charakteristik kaum ändert und die zu einer Silberreihe gehört.
  • In einer besonderen erfindungsgemäßen Ausführungsform wird ein keramisches Substrat bereitgestellt, das einen Keramikkörper mit einer Hauptfläche aufweist. Der Keramikkörper enthält 0,1 bis 2.5 Gew.-% Silber. Eine Verdrahtungsschicht ist auf der Hauptfläche des Keramikkörpers ausgebildet und ist aus Silber und aus Silber enthaltendem Material.
  • In einer bevorzugten erfindungsgemäßen Ausführungsform weist ein keramisches Substrat einen Keramikkörper auf, der aus einer Anzahl von keramischen Isolierschichten besteht, die übereinander angeordnet sind. Jede der keramischen Isolierschichten enthält 0,1 bis 2,5 Gew.-% Silber und hat eine obere und eine untere Fläche. Eine Verdrahtungsstruktur, die aus Silber oder Silber enthaltendem Material besteht, ist auf der oberen und/oder der unteren Fläche der keramischen Isolierschichten ausgebildet, so daß eine Gruppe von Verdrahtungsschichten der Verdrahtungsstruktur innerhalb des Keramikkörpers positioniert ist. Der Keramikkörper oder die keramische Isolierschicht besteht im wesentlichen aus einem Hauptmaterial und dem Silber, und das Hauptmaterial kann im wesentlichen aus Keramik, z.B. Aluminiumoxid (Al&sub2;O&sub3;), und Glas, z.B. Borosilikat-Bleiglas, oder aus Quarzglas und Kordierit und Borosilikatglas bestehen. Das Silber ist im Keramikkörper in Partikeln enthalten, wobei jedes Partikel vorzugsweise einen Durchmesser von 1 bis 5 um hat, wobei das Silber im wesentlichen gleichmäßig im Hauptmaterial dispergiert ist, so daß in jedem Abschnitt des Keramikkörpers oder der keramischen Isolierschicht der prozentuale Anteil des Silbergewichts am Gesamtgewicht des Hauptmaterials und des Silbers 0,1% oder mehr und 2,5% oder weniger beträgt.
  • Da das keramische Substrat der bevorzugten erfindungsgemäßen Ausführungsform eine Keramik aufweist, die zwischen 0,1 bis 2,5 Gew.-% Silber aufweist, ist jede Diffusion des leitenden Materials, das als Hauptbestandteil Silber enthält und die Verdrahtung bildet, in die keramische Isolierschicht des Substrats hinein während eines Sintervorgangs eingeschränkt, was zu stabileren Verdrahtungsleitercharakteristiken nach dem Sintern führt.
  • Nachstehend werden erfindungsgemäße Ausführungsformen anhand von Beispielen mit Bezug auf die beigefügte Fig. 1 beschrieben, die eine Schnittdarstellung eines Substrats ist.
  • In Fig. 1 ist eine geschnittene Ansicht eines keramischen Substrats dargestellt. Das keramische Substrat weist einen Keramikkörper mit 6 keramischen Isolierschichten 1, die übereinander angeordnet sind, und eine Verdrahtungsstruktur 2 auf. Die Verdrahtungsstruktur 2 ist selektiv auf den oberen Flächen 10 und auf den unteren Flächen 9 der betreffenden keramischen Isolierschicht 1 ausgebildet und erstreckt sich durch Löcher 11, die in den Schichten ausgebildet sind, um die betreffenden Verdrahtungsschichten der Struktur 2 auf den oberen und den unteren Seiten oder Flächen der Schichten 1 elektrisch zu verbinden. Die Verdrahtungsstruktur 2, die eine dreidimensionale Form aufweist, weist ferner auf: erste Elektroden 6, die sich auf der oberen Fläche 10' der oberen keramischen Isolierschicht 1 befinden und die geeignet sind, mit einem Halbleiterelement 4, z.B. einem IC oder einem LSI- Chip mittels Lot 12 verbunden zu werden, und zweite Elektroden, die sich auf der unteren Fläche 9' der unteren keramischen Isolierschicht 1 befinden und die geeignet sind, mit den Anschlußleitungen 5, einschließlich der Eingangs- und Ausgangsanschlußleitungen, verbunden zu werden. Die keramischen Isolierschichten 1 enthalten 0,1 bis 2,5 Gew.-% feine Silberpartikel 3, die durch schwarze Punkte oder Kreise dargestellt sind.
  • Bei einer ersten zu beschreibenden erfindungsgemäßen Ausführungsform wird ein keramisches Substrat beschrieben, das unter Verwendung von binäres Pulvermaterialgemisch aus Aluminiumoxid und Blei-Borosilikatglas als Rohmaterialien hergestellt wird. Da die Sintertemperatur dieses Verbundmaterials nur 900ºC beträgt, kann eine Silber enthaltende Paste als leitendes Material für die Verdrahtung verwendet werden, um gleichzeitig mit dem Substrat gesintert zu werden. Zum Beispiel wurde in einem Fall eine Legierung aus Silber und Palladium verwendet. Es gibt weitere Vorteile bei der Verwendung von Keramik und Glas als Hauptmaterial, nämlich daß ihre dielektrischen Eigenschaften (z.B. eine Konstante) niedriger sind als die von Aluminiumoxid, daß dessen Wärmedehnungskoeffizient im wesentlichen mit dem der Elemente von Si übereinstimmt, daß dessen mechanische Festigkeit durch Anorthitphasendekomposition aufgrund der Reaktion zwischen Aluminiumoxid und Glas verbessert ist und daß es die Migration bei Silber einschränkt.
  • Wenn die Grünschichtlaminierung, die bei der hochdichten Montage vorteilhaft ist, als Herstellungsverfahren für dieses Substrat verwendet wird, wird Rohglaspulver zerdrückt, um die Partikelgröße zu steuern, und dann mit Aluminiumoxid in einem Verhältnis von 45% Glas zu 55 Gew.-% Aluminiumoxid zu mischen. Nachdem eine vorbestimmte Menge feiner Silberpartikel mit einer durchschnittlichen Größe von 1 bis 5 um zu dem Gemisch hinzugefügt und dieses damit gemischt worden ist, wird es ferner mit einem organischen Träger gemischt, um eine Schlickermischung zu erzielen. Dann wird eine Grünschicht mit einer gewünschten Dicke unter Verwendung des Schlickergußschichtausbildungsverfahrens erzeugt und ein geformtes Erzeugnis unter Ausbildung von durchgehenden Löchern hergestellt, wobei eine Silber-Palladium-Leiterstruktur als Verdrahtungsstruktur zum Aufdrucken einer Verdrahtungsstruktur und zum Aufdrucken der durchgehenden Lochfüllung verwendet wird, und zwar mittels Laminierung und thermischem Zusammendrücken. Das geformte Erzeugnis wird nach der Entfernung des Bindemittels gesintert, was zu einem Mehrschichtverdrahtungssubstrat führt.
  • Der Grund, warum der Anteil der hinzuzufügenden feinen Silberpartikel 3 beschränkt ist auf den Bereich 0,1 bis 2,5 Gew.-%, wird nachstehend beschrieben. Zunächst muß die Menge dieser Silberpartikel ausreichen, um zu verhindern, daß Silber während des Sintervorgangs aus der Glasphase, die die Isolierschicht bildet, diffundiert. Wenn jedoch die hinzugefügte Menge zu groß ist, werden die Charakteristiken de Isolierschicht, insbesondere die Isoliercharakteristik, schnell schlechter. Unter diesen Umständen ist die Wirkung feiner Silberpartikel auf die Charakteristiken der Silber enthaltenden Leiter und auf die Isolierschicht über einen Bereich untersucht worden, in dem das Verhältnis von hinzugefügten feinen Silberpartikeln von 0 bis 10 Gew.-% Silber und 95 Gew.- % verändert wurde. Die spezifischen Widerstände von Leitern mit 100 Gew.-% Silber und 95 Gew.-% Silber wurden aus den Widerstand und den Querschnittswerten nach dem Sintern berechnet und als Leitercharakteristik festgelegt; die Schrumpfung und die Dichte des gesinterten Körpers wurden nach dem Archimedischen Prinzip berechnet; die Biegefestigkeit wurde nach dem 3-Punkt-Biegeverfahren berechnet; die dielektrische Konstante und der dielektrische Verlust wurden bei 1 MHz gemessen; der Isolierwiderstand wurde gemessen, als eine Spannung von 50 V angelegt wurde; und die Durchschlagsspannung und der durchschnittliche thermische Leitungsdehnungskoeffizient in einem Bereich von Raumtemperatur bis 350ºC wurde als Isoilierschichtcharakteristik festgelegt. Die Ergebnisse sind in Tabelle 1 dargestellt. Wenn der Isolierschicht keine feinen Silberpartikel hinzugefügt wurden, änderte sich der spezifische Widerstand des Leiters beträchtlich und wurde instabil. Es wurde beobachtet, daß, wenn der Isoilierschicht 0,1 Gew.-% feine Silberpartikel hinzugefügt wurden, die Diffusion von Silber aus dem Leiter während des Sintervorgangs beschränkt war und der spezifische Widerstand stabil wurde. Andererseits wurde bezüglich der Charakteristiken der Isolierschicht, wenn der Anteil der hinzugefügten feinen Silberpartikel 2,5 Gew.-% überschritt, eine Verschlechterung beobachtet. Insbesondere wurden die Isoliercharakteristik, z.B. der Isolierwiderstand und die Durchschlagsspannung, plötzlich schlechter. Somit wird der Anteil von hinzugefügten feinen Silberpartikeln, mit denen die Charakteristik des Silber enthaltenden Leiters, der die Verdrahtung bildet, stabilisiert wurden, ohne die Charakteristik der Isoilierschicht negativ zu beeinflussen, innerhalb eines Bereichs von 0,1 bis 2,5 Gew.-% definiert. Tabelle 1 Menge der hinzugefügten feinen Silberpartikel (Gew.-%) spezifischer Widerstand des Leiters (Verdrahtung) (uX cm) Schrumpfrate (%) Dichte des zu sinternden Materials (g/cm³) Biegefestigkeit (kg/cm²) Dielektrizität dielektrischer Verlust Isolierwiderstand (X cm) Durchschlagspannung (kV/cm) thermischer Dehnungskoeffizient (x 10&supmin;&sup7;/ºC)
  • In einer zweiten erfindungsgemäßen Ausführungsform wird eine Dreikomponentenkeramik aus Quarzglas, Kordierit und Borosilikatglas als Rohmaterial für ein keramisches Substrat verwendet, und diese Ausführungsform wird nachstehend beschrieben. Da die Sintertemperatur dieses Verbundmaterials nur 900ºC beträgt, ist es möglich, eine Silber enthaltende Paste sowohl als sinternden Leiter als auch als eine Verdrahtungsschicht gleichzeitig zu verwenden. In einem besonderen Beispiel wurde eine Legierung aus Silber und Palladium verwendet, wie in der ersten oben beschriebenen Ausführungsform. Dieses Material hat dielektrische Eigenschaften (z.B. eine Konstante), deren Wert nur 4,4 beträgt, was vorteilhaft ist bei der Verbesserung der Übertragungsgeschwindigkeiten, und sein Wärmedehnungskoeffizient ist gut an den eines Si-Elements angepaßt. Seine Biegefestigkeit ist relativ hoch und beträgt 1600 kg/cm. In dem bestimmten Beispiel wurde in den Gewichtsverhältnissen 20:15:65 gemischt. Die Auswirkungen dieses Materials auf die Charakteristik sowohl des Leiters als auch der Isolierschicht wurden geprüft, indem feine Silberpartikel in einem Bereich, der von 0 bis 10 Gew.-% verändert wurde, hinzugefügt wurden. Die Ergebnisse sind in Tabelle 2 aufgeführt, aus der hervorgeht, daß der optimale Anteil 0,1 bis 2,5 Gew.-% beträgt, wie in der ersten erfindungsgemäßen Ausführungsform.
  • Da, wie oben beschrieben, der Leiter der Verdrahtungsschicht als Hauptbestandteil Silber enthält und die keramische Isolierschicht feine Silberpartikel im Bereich von 0,1 bis 2,5 Gew.-% enthält, ist die Diffusion von Silber, das im Leiter enthalten ist, in die keramische Isolierschicht während des Sintervorgangs eingeschränkt, und somit sind die Charakteristiken der Verdrahtungsleiter nach der Sinterung stabil.
  • Es wird deutlich, daß, obwohl die Erfindung mit Bezug auf bestimmte Ausführungsformen änhand von Beispielen beschrieben worden ist, Veränderungen und Modifikationen innerhalb des Schutzumfangs der beigefügten Ansprüche gemacht werden können. Tabelle 2 Menge der hinzugefügten feinen Silberpartikel (Gew.-%) spezifischer Widerstand des Leiters (Verdrahtung) (uX cm) Schrumpfrate (%) Dichte des zu sinternden Materials (g/cm³) Biegefestigkeit (kg/cm²) Dielektrizität dielektrischer Verlust Isolierwiderstand (X cm) Durchschlagspannung (kV/cm) thermischer Dehnungskoeffizient (x 10&supmin;&sup7;/ºC)

Claims (8)

1. Keramisches Substrat mit einem Keramikkörper mit einer Hauptfläche, wobei der Keramikkörper zwischen 0,1 und 2,5 Gew.-% Silber enthält, und mit einer Verdrahtungsschicht, die auf der Hauptfläche des Keramikkörpers ausgebildet und aus Silber oder einem Silber enthaltenden Material hergestellt ist.
2. Keramisches Substrat mit einem Keramikkörper, wobei der Keramikkörper eine Anzahl von keramischen Isolierschichten aufweist, die übereinander angeordnet sind, wobei jede der keramischen Isolierschichten zwischen 0,1 und 2,5 Gew.-% Silber enthält und obere und untere Flächen aufweist und wobei eine Verdrahtungsstruktur aus Silber oder aus einem Silber enthaltenden Material auf der/den oberen und/oder der/den unteren Fläche(n) der keramischen Isolierschichten ausgebildet ist, so daß eine Verdrahtungsschicht der Verdrahtungsstruktur innerhalb des Keramikkörpers positioniert ist.
3. Keramisches Substrat nach Anspruch 2, bei dem durchgehende Löcher in einer keramischen Isolierschicht von einer oberen Fläche bis zu einer unteren Fläche ausgebildet sind und bei dem Verdrahtungsschichten der Verdrahtungsstruktur die durchgehenden Löcher ausfüllen, um die Verdrahtungsschicht der Verdrahtungsstruktur, die auf der oberen Fläche der Isolierschicht ausgebildet ist, und die Verdrahtungsschicht der Verdrahtungsstruktur, die auf der unteren Fläche der Isolierschicht ausgebildet ist, elektrisch zu verbinden.
4 Keramisches Substrat nach Anspruch 2, bei dem die Verdrahtungsstruktur aufweist: eine erste Elektrodenverdrahtung, die auf der oberen Fläche der obersten keramischen Isolierschicht der übereinander angeordneten keramischen Isolierschichten ausgebildet ist, zum Verbinden eines Halbleiterelements mit ihr und eine zweite Elektrodenverdrahtung, die auf der unteren Fläche der untersten keramischen Isolierschicht der übereinander angeordneten keramischen Isolierschichten ausgebildet ist, zum Verbinden von Anschlüssen, einschließlich Eingangs- und Ausgangsanschlüssen, mit ihr.
5. Keramisches Substrat nach einem der Ansprüche 1 oder 2, bei dem der Keramikkörper ein Hauptmaterial und Silber aufweist, wobei das Hauptmaterial im wesentlichen Aluminiumoxid oder Glas ist.
6. Keramisches Substrat nach Anspruch 5, bei dem das Glas ein Borosilikat-Bleiglas ist.
7. Keramisches Substrat nach einem der Ansprüche 1 oder 2, bei dem das Silber im Körper aus Partikeln besteht, wobei jedes der Partikel einen Korndurchmesser zwischen 1 und 5 um aufweist.
8. Keramisches Substrat nach einem der Ansprüche 1 oder 2, bei dem der Keramikkörper ein Hauptmaterial und Silber aufweist, wobei das Hauptmaterial im wesentlichen Quarzglas, Kordierit und Borosilikatglas ist.
DE69106978T 1990-08-08 1991-08-08 Keramisches Substrat mit Silber enthaltender Verdrahtung. Expired - Fee Related DE69106978T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2209484A JPH0719964B2 (ja) 1990-08-08 1990-08-08 銀系配線セラミック基板

Publications (2)

Publication Number Publication Date
DE69106978D1 DE69106978D1 (de) 1995-03-09
DE69106978T2 true DE69106978T2 (de) 1995-05-24

Family

ID=16573599

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69106978T Expired - Fee Related DE69106978T2 (de) 1990-08-08 1991-08-08 Keramisches Substrat mit Silber enthaltender Verdrahtung.

Country Status (4)

Country Link
US (1) US5292574A (de)
EP (1) EP0470839B1 (de)
JP (1) JPH0719964B2 (de)
DE (1) DE69106978T2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10023360A1 (de) * 2000-05-12 2001-11-29 Epcos Ag Kondensator und Verfahren zu dessen Herstellung

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998020557A1 (en) * 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. Method for reducing via inductance in an electronic assembly and device
JP3695893B2 (ja) * 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
JP3451868B2 (ja) * 1997-01-17 2003-09-29 株式会社デンソー セラミック積層基板の製造方法
JPH11171645A (ja) * 1997-12-09 1999-06-29 Hitachi Metals Ltd 電子部品
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
US20020175402A1 (en) * 2001-05-23 2002-11-28 Mccormack Mark Thomas Structure and method of embedding components in multi-layer substrates
DE102006033222B4 (de) * 2006-07-18 2014-04-30 Epcos Ag Modul mit flachem Aufbau und Verfahren zur Bestückung
US7875810B2 (en) * 2006-12-08 2011-01-25 Ngk Spark Plug Co., Ltd. Electronic component-inspection wiring board and method of manufacturing the same
US9642261B2 (en) 2014-01-24 2017-05-02 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Composite electronic structure with partially exposed and protruding copper termination posts
US20180014408A1 (en) * 2015-01-13 2018-01-11 Ngk Spark Plug Co., Ltd. Method for manufacturing ceramic substrate, ceramic substrate, and silver-based conductor material
JP7189047B2 (ja) * 2019-02-22 2022-12-13 日本特殊陶業株式会社 電気検査用基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4221047A (en) * 1979-03-23 1980-09-09 International Business Machines Corporation Multilayered glass-ceramic substrate for mounting of semiconductor device
US4714687A (en) * 1986-10-27 1987-12-22 Corning Glass Works Glass-ceramics suitable for dielectric substrates
US4748136A (en) * 1986-10-30 1988-05-31 Olin Corporation Ceramic-glass-metal composite
US5024883A (en) * 1986-10-30 1991-06-18 Olin Corporation Electronic packaging of components incorporating a ceramic-glass-metal composite

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10023360A1 (de) * 2000-05-12 2001-11-29 Epcos Ag Kondensator und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
EP0470839A3 (en) 1993-05-26
JPH0492497A (ja) 1992-03-25
US5292574A (en) 1994-03-08
EP0470839A2 (de) 1992-02-12
JPH0719964B2 (ja) 1995-03-06
EP0470839B1 (de) 1995-01-25
DE69106978D1 (de) 1995-03-09

Similar Documents

Publication Publication Date Title
DE69632722T2 (de) Gasbondierungsanlage für ein Versteifungssubstrat einer keramischen Leiterplatte
DE3686695T2 (de) Halterung mit mehrschichtschaltung und hoher waermeableitung.
DE10157443B4 (de) Glas-Keramikzusammensetzung für ein elektronisches Keramikbauteil, Verwendung der Glas-Keramikzusammensetzung für ein elektronisches Keramikbauteil und Vefahren zur Herstellung eines elektronischen Vielschicht-Keramikbauteils
DE3485930T2 (de) Mehrschichtiges keramisches substrat und verfahren zum herstellen desselben.
DE69428070T2 (de) Verfahren zur Herstellung einer sehr dicken Dickschicht zur Kontrolle der thermischen und stromführenden Eigenschaften von Hybridschaltungen
DE69115408T2 (de) Keramische Packungen und keramische Leiterplatte
DE68912932T2 (de) Glas-Keramik-Gegenstand und Verfahren zu dessen Herstellung.
DE3587481T2 (de) Schaltungssubstrat mit hoher Wärmeleitfähigkeit.
DE3855613T2 (de) Metallisiertes substrat für Schaltungen aus Nitrid-Typ- Keramiken
DE69300907T2 (de) Keramisches Mehrschichtsubstrat mit Gradienten-Kontaktlöchern.
DE69204319T2 (de) Glas-Aluminiumnitrid Verbundwerkstoff.
DE69408432T2 (de) Keramisches Mehrschichtschaltungssubstrat, Verfahren zu seiner Herstellung und elektrisch leitfähiges Material zur Verwendung in keramischem Mehrschichtschaltungssubstrat
DE69103807T2 (de) Verfahren zum Anlöten metallisierter Komponenten an keramische Substrate.
DE10141910B4 (de) Glaskeramiksinterprodukt und Verfahren zu seiner Herstellung
DE69221470T2 (de) Verfahren zur herstellung eines mehrschichtigen keramikteils sowie mehrschichtiges keramikteil
DE69208675T2 (de) Kupferaluminat enthalterde paste auf kupferbasis für mikrostrukturelle und schrumpfungs-beherrschung von kupfergefüllten kontaktlöchern
DE3414065A1 (de) Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung
DE69106978T2 (de) Keramisches Substrat mit Silber enthaltender Verdrahtung.
DE69514435T2 (de) Metallisiertes Keramiksubstrat mit glatter Plattierungsschicht und Herstellungsverfahren
DE10042909A1 (de) Mehrlagiges Keramiksubstrat und Verfahren zur Herstellung desselben
DE19961537B4 (de) Verfahren zur Herstellung einer Glaskeramiktafel
DE3687389T2 (de) Hoch thermisch leitendes keramiksubstrat.
DE3786457T2 (de) Wolfram-paste zum co-sintern mit reiner tonerde und verfahren zu seiner herstellung.
DE10003264C2 (de) Dielektrische Keramikzusammensetzung und mehrschichtiges Keramiksubstrat
DE69713540T2 (de) Siliziumnitrid-Platine und ihre Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee