DE69027268T2

DE69027268T2 - Fernsteuereinheit

Info

Publication number: DE69027268T2
Application number: DE69027268T
Authority: DE
Inventors: Hideyuki Okanuma; Kazuteru Saginao
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-09-14
Filing date: 1990-09-14
Publication date: 1997-04-24
Anticipated expiration: 2010-09-15
Also published as: EP0417807A3; KR910006971A; EP0417807A2; KR930007086B1; JPH03102996A; US5193221A; EP0417807B1; JPH0714236B2; DE69027268D1

Description

HINTERGRUND DER ERFINDUNG

Die vorliegende Erfindung betrifft ein Signalausgabegerät, und insbesondere ein Signalausgabegerät, das sich für eine drahtlose Fernsteuerungseinheit (Bedienungseinheit) eignet, die zeitweise gespeicherte Daten an ein gesteuertes Gerät sendet.
Zahlreiche Arten von Ausgabegeräten sind bekannt, die Signale oder dergleichen für ein gesteuertes Gerät bei der Ausgabe steuern. Beispielsweise speichert im Fall eines Videobandgeräts eine drahtlose Fernsteuereinheit mit eingebauter CPU zeitweise Daten wie belegte Programmerfassungsdaten, die das Datum und die Zeit des Programmstarts/Endes, die Kanalummer, und dergleichen enthalten, und gibt anschließend die Daten an ein gesteuertes Videobandgerät VTR aus.
Ein bekanntes Signalausgabegerät ist wie in Fig. 4 gezeigt aufgebaut. Unter Steuerung eines CPU-Abschnitts 102 werden durch einen Betreiber eingegebene Daten zeitweise in einer Ausgangsdaten-Speichereinheit 101 mit einem RAM-Speicher, einem Dekoder und dergleichen gespeichert. Sind die Daten auszugeben, so ruft der CPU-Abschnitt 102 die Daten ab und steuert den Haupttakt (Träger) (A2), der von einem Signalausgabeabschnitt 105 auszugeben ist, gemäß den abgerufenen Daten. Die Haupttakte des CPU-Abschnitts 102 weisen die in Fig. 5B gezeigte Signalform auf. Ein Zeitzählabschnitt 104 gibt den Steuertakt vor, wenn die Haupttakte (A2) ausgegeben werden. Jedesmal, wenn ein Befehl empfangen wird, sendet der CPU-Abschnitt 102 einen Einstellbefehl oder einen Rücksetzbefehl an den Signalausgabeabschnitt 105. Dieser Befehl besteht aus einem Ausgangssteuersignal (A1), wie es beispielsweise in Fig. 5A gezeigt ist. Das Datum "0" wird durch eine Kombination gemäß einer Periode t mit H-Pegel und einer Periode t mit L-Pegel dargestellt, wohingehend das Datum "1" durch eine Kombination gemäß einer Periode t mit H-Pegel und drei Perioden 3t mit L- Pegel dargestellt wird. Beispielsweise werden die in dem Ausgangsdaten-Speichereabschnitt 101 gespeicherten Daten "0110" in ein Signal A1 umgesetzt, das in Fig. 5A gezeigt ist. Bei der steigenden Flanke des Ausgangssteuersignals A1 wird ein festgelegter Befehl an den Signalausgabeabschnitt 105 gesendet, und bei dessen fallender Flanke wird ein Rücksetzbefehl an den Signalausgabeabschnitt 105 gesendet. Der Signalausgabeabschnitt 105 gibt Haupttakte aus, wenn er den festgelegten Befehl empfängt, und unterbricht deren Ausgabe, wenn der Rücksetzbefehl empfangen wird. Die Daten werden als Signal A3 ausgegeben, wie in Fig. 5C gezeigt ist.
Sämtliche Prozeßabläufe zum Erzeugen eines Ausgangssteuersignals A1, ausgehend von vorgegebenen Daten, werden durch den CPU-Abschnitt 102 durchgeführt. Demnach kann während der Ausführung dieser Prozeßvorgänge der CPU-Abschnitt 102 keine anderen Prozesse ausführen. Demnach ist für die Vorbereitung der Software, die für die Ausführung dieser Prozesse durch den CPU-Abschnitt eingesetzt wird, viel Arbeit und Zeit erforderlich, was zu erhöhten Kosten führt.

ZUSAMMENFASSUNG DER ERFINDUNG

Eine Aufgabe der Erfindung besteht in der Schaffung eines Signalausgabegeräts, bei dem selbst dann, wenn ein Signal ausgegeben wird, ein CPU-Abschnitt andere Prozesse zur gleichen Zeit ausführen kann.
Eine weitere Aufgabe der vorliegenden Erfindung besteht in der Schaffung eines Signalausgabegeräts, das in der Lage ist, die Kosten durch Eliminieren der Arbeit und Zeit zum Erhalten der für die Verarbeitung des Ausgangssignals eines Trägers eingesetzten Software herabzusetzen.
Gemäß der Erfindung wird ein Signalausgabegerät geschaffen, enthaltend einen CPU-Abschnitt, eine Ausgangsdaten- Speichervorrichtung zum Speichern von Ausgangsdaten des CPU- Abschnitts, eine Haupttakt-Signalgeneratorvorrichtung zum Ausgeben eines Haupttaktsignals, eine Zählerschaltung zum Empfangen des Haupttaktsignals und zum Ausgeben eines Taktsignals, das gleich einer festgelegten Taktzahl des Taktsignals ist, und eine Signalausgabevorrichtung, wobei das Signalausgabegerät ferner enthält eine Ausgangssteuervorrichtung zum Erzeugen eines Ausgangssteuersignals, bestehend aus "0"-Daten und "T1-Daten gemäß den Ausgangsdaten, wobei die "0"- und "1"-Daten durch unterschiedliche Kombinationen einer H-Pegelzeitdauer und einer L-Pegelzeitdauer ausgedrückt sind, in Abhängigkeit von dem Taktsignal, und wobei die Ausgangssteuervorrichtung enthält eine Adressenauswahlschaltung zum Dekodieren eines Adressensignalausgangs des CPU-Abschnitts und zum Selektieren einer Adresse der Ausgangsdaten-Speichervorrichtung, eine Parallel-Serien-Schaltung zum zeitsequentiellen Ausgeben der Daten in der Ausgangsdaten-Speichervorrichtung bei einer Adresse, die von der Adressenauswahlschaltung ausgewählt ist, und einen variablen Eindaten-Zähler, der ein gemäß einer logischen UND-Verknüpfung gebildetes Signal gemäß den Ausgangssignalen der Zählerschaltung und dem Ausgangssignal der Parallel-Serienschaltung bei der ausgewählten Adresse empfängt und das Ausgangssteuersignal ausgibt, wobei die Signalausgangsvorrichtung das Haupttaktsignal und das Ausgangssteuersignal zum Ausgeben des Haupttaktsignals absatzweise in Abhängigkeit von einer Pegelveränderung des Ausgangs steuersignals empfängt.
Weitere Merkmale und Vorteile der Erfindung sind in den abhängigen Patentansprüchen 2 bis 6 wiedergegeben.
Insbesondere werden auszugebende Daten zunächst durch einen CPU-Abschnitt vorgegeben und zeitweise in einem Ausgangsdaten- Speicherabschnitt gespeichert. Die Daten werden dann an einen Ausgangssteuerabschnitt zum Erzeugen eines Ausgangssteuersignals weitergegeben, und zwar in Abhängigkeit von der Frequenz eines Signals, das von einem Zählabschnitt vorgegeben ist. Das Ausgangssteuersignal steuert einen Signalausgangsabschnitt, um hierdurch ein Signal auszugeben, das aus absatzweisen Haupttakten besteht. In diesem Fall kann der CPU-Abschnitt dann, wenn er die Prozesse zum Erzeugen eines Ausgangssteuersignals auf der Grundlage von durch den Ausgangsdaten-Speicherabschnitt vorgegebenen Daten erzeugt, keine anderen Prozesse ausführen. Da jedoch nicht der CPU- Abschnitt sondern der Ausgangssteuerabschnitt die Prozesse ausführt, die zum Steuern eines Trägers erforderlich sind, kann der CPU-Abschnitt andere Prozesse zur gleichen Zeit ausführen, wodurch sich der Prozeßwirkungsgrad verbessert.
Der Ausgangssteuerabschnitt enthält eine Adressenauswahlschaltung, eine Parallel-Serien-Schaltung und eine Ausgangssteuerschaltung. Mit einer derartigen Hardware- Anordnung lassen sich die Kosten dadurch reduzieren, daß die Arbeit und Zeit zum Erhalten der Software eliminiert wird, die zum Ausführen derartiger Prozesse durch den CPU-Abschnitt eingesetzt wird.

KURZE BESCHREIBUNG DER ZEICHNUNG

Fig. 1 zeigt ein Blockschaltbild zum Darstellen der Struktur eines Signalausgabegeräts gemäß einer Ausführungsform der Erfindung;
Fig. 2 zeigt ein Schaltbild des in Fig. 1 gezeigten Signalausgabegeräts.
Fig. 3A bis 3E zeigen Signalformen bei zahlreichen Schaltungsabschnitten des in Fig. 1 und 2 gezeigten Signalausgabegeräts;
Fig. 4 zeigt ein Blockschaltbild zum Darstellen der Struktur eines bekannten Signalausgabegeräts; und
Fig. 5A bis 5C zeigen Signalformen bei zahlreichen Schaltungsabschnitten des in Fig. 4 gezeigten Signalausgabegeräts.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM

Eine Ausführungsform dieser Erfindung wird unter Bezug auf die beileigende Zeichnung beschrieben. Die Struktur einer drahtlosen Fernsteuereinheit aus einer Ausführungsform dieser Erfindung ist in Fig. 1 gezeigt. Im Vergleich zu der Struktur eines bekannten Geräts, das in Fig. 5 gezeigt ist, sind weitere Schaltungen vorgesehen, einschließlich eines Ausgangssteuerabschnitts 103 zwischen einem CPU-Abschnitt 102 und einem Signalausgabeabschnitt 105 und denjenigen Schaltungsabschnitten zum Verstärken und Übertragen eines Signals.
Die von einem Anwender eingegebenen Daten werden zeitweise in einem Ausgangsdaten-Speicherabschnitt 101 unter Steuerung des CPU-Abschnitts 102 gespeichert. Sind die Daten auszugeben, so werden die Daten nicht durch den CPU-Abschnitt 102 abgerufen, sondern durch den Ausgabesteuerabschnitt 103. Bei Empfang eines Startbefehls von dem CPU-Abschnitt 102 gibt der Ausgabesteuerabschnitt 103 ein Ausgabesteuersignal an den Signalausgabeabschnitt 105 aus, entsprechend der Zeitdauer des von einem Zeitzählabschnitt 104 ausgegebenen Signals. Anstelle des CPU-Abschnitts 102 empfängt der Ausgabesteuerabschnitt 103 die zeitweise in dem Ausgabedaten-Speicherabschnitt 101 gespeicherten Daten und führt die Prozesse zum Erzeugen des Ausgabesteuersignais zum Steuern der Ausgabe bei dem Signalausgabeabschnitt 105 aus. Demnach kann zur gleichen Zeit der CPU-Abschnitt 102 andere Prozesse ausführen.
Ein von dem Signalausgabeabschnitt 105 ausgegebenes Signal wird durch einen Verstärker 106 verstärkt. Das verstärkte Signal treibt eine Infrarotlicht-Emitterdiode in einem Sendeabschnitt 107, um hierdurch ein Fernsteuerungssignal auszugeben. Ein von der Fernsteuerung ausgegebenes Signal kann eine Ultraschallwelle, eine elektromagnetische Welle oder dergleichen sein.
Eine spezifischere Schaltung des Geräts mit der oben beschriebenen grundlegenden Struktur wird nun unter Bezug auf die Fig. 2 beschrieben. Diese in Fig. 2 gezeigte Schaltung entspricht dem Ausgangsdaten-Speichereinheitsabschnitt, dem Ausgangssteuerabschnitt 103, dem Zeitzählabschnitt 104 und dem Signalausgabeabschnitt 105 unter den in Fig. 1 gezeigten Schaltungsblöcken. Der Ausgabesteuerabschnitt 103 enthält eine Adressenauswahlschaltung, die für die jeweiligen Adressen des Ausgabedaten-Speicherabschnitts 101 vorgesehen ist, eine Parallel-Serien-Schaltung 201 für das zeitsequentielle Umordnen paralleler Daten bei jeder Adresse in serielle Daten, eine UND- Schaltung 203 zum Erhalten einer logischen UND-Verknüpfung zwischen den Ausgangssignalen der Parallel-Serien-Schaltung und des Zeitzählabschnitts 104, einem variablen Einfachdaten-Zähler 204 zum Erzeugen eines Ausgangssteuersignals und einen Datenzähler und Dekoder 205.
Der Ausgabedaten-Speicherabschnitt 101 speichert (n+1) Vier- Bit-Daten (n ist eine ganze Zahl). Unter Einsatz der gespeicherten Daten erzeugen die Schaltungselemente des Ausgabesteuerabschnitts 103 das Ausgabesteuersignal B5 und geben dieses an den Signalausgabeabschnitt 105 aus. Zunächst empfängt der Datenzähldekoder 205 einen Startbefehl von dem CPU-Abschnitt 102 und ein Adressensignal des Ausgabedaten- Speicherabschnitts 101, das anschließend dekodiert wird. Adressenauswahisignale 500, 501, ..., 50n für die Auswahl der Adressen 0 bis n werden an die Adressenauswahlschaltung 202 ausgegeben, und Parallel-Serien-Umwandlungssignale zum Erhalten von seriellen Vier-Bit-Signalen werden an die Parallel-Serien- Schaltung 201 ausgegeben. Beispielsweise wird unter der Annahme, daß die Adresse "0" ausgewählt wird, der Pegel des Signals 500 entsprechend der Adresse "0" unter den Adressenauswahlsignalen 500 bis 50n verändert, um hierdurch lediglich das Gatter 202 der Adressenauswahlschaltung 202 zu öffnen. Zusätzlich werden die Pegel der Signale 401 bis 404 sequentiell verändert, um die Gatter 1201a, 1201b, 1201c und 1201d der Parallel-Serien-Schaltung 201 in dieser genannten Reihenfolge zu öffnen. Entsprechend werden die in den Speicherzellen 1101a bis hold der Adresse "0" seriell als Signal 303 von der Parallel-Serien-Schaltung 201 ausgegeben.
Der Zeitzähleinheit 104 wird von dem CPU-Abschnitt 102 ein Haupttaktsignal B1 (Fig. 3A) zugeführt, mit einer Periodendauer T, wie in Fig. 3 gezeigt ist. Der Zeitzählabschnitt 104 erzeugt ein Signal B2 (Fig. 3B) mit der Periodendauer 4C und führt dieses der UND-Schaltung 203 zu. Die UND-Schaltung 203 bildet eine logische UND-Verknüpfung zwischen dem Signal B2 und dem Signal 303 des Gatters 1202 der Adressenauswahlschaltung 202. Diese logische UND-Verknüpfung wird als Datensignal 304 an den variablen Einfachdaten-Zähler 204 gesendet. Demnach wird das Datensignal gemäß der Periodendauer 4T des Signals B2 dem variablen Einfachdaten-Zähle 204 zugeführt.
Der variable Einfachdaten-Zähler 204 setzt das Datensignal 304 in ein Ausgangssteuersignal B5 (Fig. 3E) um, das die Ausgabe des Signalausgabeabschnitts 105 steuert. Das Datensignal 304 gemäß "1" wird in ein signal B3 umgesetzt, das in Fig. 3C gezeigt ist und vier Perioden (16T) des Signals B2 aufweist, mit einer Periode (4T) gemäß H-Pegel und drei Perioden (12T) gemäß L-Pegel. Das Datensignal 304 gemäß "0" wird in ein Signal B4 umgesetzt, das in Fig. 3D gezeigt ist und zwei Perioden (8T) des Signals B2 aufweist, mit einer Periode (4T) gemäß H-Pegel und einer Periode (4T) gemäß L-Pegel. Das umgesetzte Ausgangssteuersignal B5 und das Taktsignal B1 des CPU- Abschnitts 102 werden einem UND-Gatter 105a zugeführt, für die Ausgabe der logischen UND-Verknüpfung, die ein Signal 307 darstellt.
Beispielsweise sei angenommen, daß Daten "1010" in den jeweiligen Speicherzellen des Datenspeicherabschnitts 101 bei der Adresse "0" gespeichert sind und Daten "0111" bei der Adresse "1" gespeichert sind. Bei der seriellen Ausgabe dieser Daten werden die Gatter der Parallel-Serien-Schaltung 201 und der Adressenauswahlschaltung 202 durch die Signale des Datenzählers und Dekoders 205 - wie zuvor beschrieben - gesteuert. Zunächst werden die Daten bei der Adresse "0" sequentiell an den variablen Einfachdaten-Zähler 204 als ein Signal bei dem Abschnitt a des Ausgangssteuersignals B5 ausgegeben, wie in Fig. 3E gezeigt ist. Ein durch das Signal B5 gesteuertes und moduliertes Trägerausgangssignal, d.h. ein Signal 307 (B6), wird von dem Signalausgabeabschnitt 105 ausgegeben. Nach dem Abschluß der Ausgabe der Daten bei der Adresse "0" werden die Gatter der Parallel-Serien-Schaltung 201 und der Adressenauswahlschaltung 202 durch den Datenzähler und den Dekoder 205 gesteuert. Demnach werden die Daten "0111", die bei der Adresse "1" gespeichert sind, sequentiell an den variablen Einfachdaten-Zähler 204 als ein Signal bei dem Abschnitt b des in Fig. 3E gezeigten Ausgangssteuersignals B5 ausgegeben. Ein durch das Signal B5 gesteuerter oder modulierter Träger, d.h. ein Signal 307, wird von dem Signalausgabeabschnitt 105 ausgegeben. In der obigen Weise werden die Daten bei den Adressen "0" bis "n" des Datenspeicherabschnitts 101 sequentiell ausgegeben.
Gemäß dieser Ausführungsform werden die für die Datenausgabeerforderlichen Prozesse nicht durch den CPU-Abschnitt ausgeführt, sondern durch den Ausgabesteuerabschnitt, der aus der Adressenauswahlschaltung 202 besteht, sowie der Parallel- Serien-Schaltung 201, der UND-Schaltung 203, dem variablen Einfachdaten-Zähler 204 und dem Datenzähler und Dekoder 205. Demnach wird der CPU-Abschnitt 102 von einem derartigen Signalausgabeprozeß befreit, und er kann zur gleichen Zeit andere Prozesse ausführen, wodurch der Prozeßwirkungsgrad verbessert wird. Ferner läßt sich unabhängig von der Tatsache, daß Softwarte für das Ausführen derartiger Prozesse mit dem CPU-Abschnitt mit hohen Arbeits- und Zeitaufwand bereitgestellt werden muß, dieser Arbeits- und Zeitaufwand durch eine Hardware-Verarbeitung wie bei dieser Ausführungsform eliminieren, wodurch die Kosten reduziert werden.
Die obige Ausführungsform wurde als ein Beispiel beschrieben, und sie soll nicht den Schutzbereich der vorliegenden Erfindung beschränken. Beispielsweise kann auch eine Schaltung benützt werden, die sich von der in der Fig. 2 gezeigten unterscheidet. Insbesondere der Ausgangssteuerabschnitt kann zahlreiche Formen mit ähnlichen vorteilhaften Wirkungen annehmen, solange er nur das Steuersignal zum Modulieren eines Trägers durch die gespeicherten Daten erzeugt. Ferner läßt sich die Funktion des Ausgangssteuerabschnitts realisieren, indem ein weiterer CPU- Abschnitt derart vorgesehen ist, daß sich die von dem Signalausgabeprozeß unterscheidenden Prozesse zur gleichen Zeit ausführen lassen. Jedoch ist dieser Fall weniger kostenwirksam als der Hardware-Aufbau bei einer Ausführungsform, die auf den Signalausgabeprozeß zugeschnitten ist.
Die Bezugszeichen in den Patentansprüchen dienen einem besseren Verständnis und sollen den Schutzbereich nicht einschränken.

Claims

1. Signalausgabegerät, enthaltend:

einen CPU-Abschnitt (102);

eine Ausgangsdaten-Speichervorrichtung (101) zum Speichern von Ausgangsdaten des CPU-Abschnitts;

eine Haupttakt-Signalgeneratorvorrichtung zum Ausgeben eines Haupttaktsignals (B1);

eine Zählerschaltung (104) zum Empfangen des Haupttaktsignals (B1) und zum Ausgeben eines Taktsignals (B2), das gleich einer festgelegten Taktzahl des Haupttaktsignals ist; und

eine Signalausgabevorrichtung (105),

dadurch gekennzeichnet, daß das Signalausgabegerät ferner enthält:

eine Ausgangssteuervorrichtung (103) zum Erzeugen eines Ausgangssteuersignals (B5), bestehend aus "0"-Daten und "1"-Daten gemäß den Ausgangsdaten, wobei die "0"- und "1"- Daten durch unterschiedliche Kombinationen einer H- Pegelzeitdauer und einer L-Pegelzeitdauer ausgedrückt sind, in Abhängigkeit von dem Taktsignal, und wobei die Ausangssteuervorrichtung enthält:

eine Adressenauswahlschaltung (202) zum Dekodieren eines Adressensignalausgangs des CPU-Abschnitts und zum Selektieren einer Adresse der Ausgangsdaten- Speichervorrichtung,

eine Parallel-Serien-Schaltung (201) zum zeitsequentiellen Ausgeben der Daten in der Ausgangsdaten- Speichervorrichtung bei einer Adresse, die von der Adressenauswahlschaltung ausgewählt ist, und

einen variablen Eindaten-Zähler (204), der ein gemäß einer logischen UND-Verknüpfung gebildetes Signal gemäß den Ausgangssignalen der Zählerschaltung und dem Ausgangssignal der Parallel-Serien-Schaltung bei der ausgewählten Adresse empfängt und das Ausgangssteuersignal ausgibt; wobei

die Signalausgangsvorrichtung (105) das Haupttaktsignal und das Ausgangssteuersignal zum Ausgeben des Haupttaktsignals absatzweise in Abhängigkeit von einer Pegelveränderung des Ausgangssteuersignals empfängt.

2. Signalausgabegerät nach Anspruch 1, dadurch gekennzeichnet, daß die Haupttaktsignal- Generatorvorrichtung in dem CPU-Abschnitt (102) enthalten ist.

3. Signalausgabegerät nach Anspruch 1, dadurch gekennzeichnet, daß die Zählschaltung (104) eine Vorrichtung zum Erzeugen eines Signals enthält, das aus dem Haupttaktsignal (B1) durch Frequenzteilung gewinnbar ist.

4. Signalausgabegerät nach Anspruch 3, dadurch gekennzeichnet, daß das Signal der Signalausgabevorrichtung eine logische UND-Verknüpfung zwischen dem Haupttaktsignal (B1) und dem Ausgangssteuersignal (B5) ist.

5. Signalausgabegerät nach Anspruch 1, dadurch gekennzeichnet, daß sie ferner eine Umsetzvorrichtung (107) zum Umsetzen des absatzweisen Haupttaktsignals und zum Erzeugen eines Fernsteuersignals enthält.

6. Signalausgabegerät nach Anspruch 5, dadurch gekennzeichnet, daß die Umsetzvorrichtung (107) eine Vorrichtung zum Umsetzen in Infrarotlicht ist.