DE69026587T2

DE69026587T2 - Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Info

Publication number: DE69026587T2
Application number: DE69026587T
Authority: DE
Inventors: Kichio Aida; Hiroki Hozumi
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1989-12-29
Filing date: 1990-12-28
Publication date: 1996-11-21
Anticipated expiration: 2010-12-29
Also published as: EP0435353A2; EP0435353B1; KR910013445A; KR0184522B1; US5121194A; DE69026587D1; JPH03203348A; EP0435353A3

Description

HINTERGRUND DER ERFINDUNG

Gebiet der Erfindung

Die Erfindung betrifft eine Ausgangsstruktur für ein elektrisches Potential eines Substrats in einer Halbleitervorrichtung, bei der ein Ausgangsbereich für das elektrische Potential des Substrats durch eine durch LOCOS (selektive Oxidation) hergestellte Feldisolationsschicht eingeschlossen ist, sowie ein Verfahren zum Herstellen der Ausgangsstruktur für das elektrische Potential des Substrats.

Stand der Technik

Wie in Fig. 3 gezeigt, weist der Aufbau einer bekannten Halbleitervorrichtung, insbesondere ein Ausgangsbereich für das elektrische Potential des Substrats, beispielsweise einen Elementsegregationsbereich 23 auf, der selektiv in einer auf einem P-leitenden Siliconsubstrat 21 ausgebildeten N-leitenden epitaktischen Schicht 22 erzeugt ist, sowie eine selektiv durch LOCOS erzeugte Feldisolationsschicht 24 in einem dem Elementsegregationsbereich 23 entsprechenden Teil auf der epitaktischen Schicht 22 und einen auf einer Oberfläche eines durch die Feldisolationsschicht eingeschlossenen und sich durch die epitaktische Schicht 22 erstreckenden Ausgangsbereichs 25 ausgebildeten P- dotierten Diffusionsbereich 26 (durch eine gestrichelte Linie gekennzeichnet).
Zum Vermindern der Diffusion in Horizontalrichtung sowie zum Verbessern der Präzision der Mustererzeugung bei der Photolithographietechnik o.ä. und zum Optimieren der epitaktischen Schicht (beispielsweise Optimieren der Konzentration und der Dicke) bezüglich der Feingestalt der Halbleitervorrichtung wurden in letzter Zeit verschiedene Verfahrensschritte für die Halbleitervorrichtung, insbesondere eine Wärmebehandlung zur Diffusion der Verunreinigungen bei niedriger Temperatur durchgeführt. Eine derartige Behandlung bei niedriger Temperatur bedeutet gleichzeitig eine Verminderung der Diffusionstiefe xj der Verunreinigungen.
Da allerdings der Diffusionsbereich 26 im Ausgangsbereich für das elektrische Potential des Substrats - siehe Fig. 3 - eine Diffusion in eine größere Tiefe erfordert, kann eine Diffusionstiefe xj auch bei Vermindern der Dicke der epitaktischen Schicht 22 nicht erreicht werden. Dementsprechend kann die epitaktische Schicht 22 nicht durchdrungen werden, wie durch eine Vollinie dargestellt, was zu Schwierigkeiten bezüglich der Ausgabe des elektrischen Potentials des Substrats führt.
Wie in Fig. 4 gezeigt, gibt es ein Verfahren, bei dem zunächst ein Diffusionsbereich 27 (Pseudoeinbettungsbereich) mit P-Leitfähigkeit identisch zu der Leitfähigkeit eines Elementsegregationsbereichs 23 unter einem Ausgangsbereich 25 für das elektrische Potential des Substrats zum Zeitpunkt der Erzeugung des Elementsegregationsbereichs 23 gebildet wird und ein Diffusionsbereich 26 und der oben beschriebene Diffusionsbereich 27 so ausgebildet werden, daß sie mit einander kommunizieren können, wenn der Diffusionsbereich 26 auf der Oberfläche des Kontaktbereichs 25 für das elektrische Potential des Substrats im nachfolgenden Verfahren erzeugt wird. Allerdings hat das oben beschriebene Verfahren den Nachteil einer ebenso komplizierten Herstellung wie in bekannten Fällen. Das bedeutet, daß das Verfahren eine Ionenimplantation und Wärmebehandlung bei hoher Temperatur erfordert, um den Elementsegregationsbereich 23 und den Diffusionsbereich 27 zu bilden, sowie eine Ionenimplantation und Wärmebehandlung bei niedriger Temperatur, um den Diffusionsbereich 26 zu erzeugen, wodurch das Verfahren erschwert und die Herstellungskosten hoch sind.

ZUSAMMENFASSUNG DER ERFINDUNG

Der Erfindung liegt dementsprechend die Aufgabe zugrunde, eine Halbleitervorrichtung anzugeben, bei der das elektrische Potential eines Substrats auch unter dem Einfluß der Verminderung der Tiefe für die Verunreinigungsdiffusion aufgrund der Feingestalt der Halbleitervorrichtung einfach auf der Oberfläche eines Ausgangsbereichs abgegriffen werden kann.
Der Erfindung liegt die weitere Aufgabe zugrunde, das Herstellungsverfahren für die Halbleitervorrichtung zu vereinfachen.
Erfindungsgemäß wird eine Halbleitervorrichtung angegeben, mit einem Substrat mit einer ersten Leitfähigkeit; einer auf dem Substrat ausgebildeten epitaktischen Mesa-Struktur mit einer zweiten Leitfähigkeit und mit einer Oberseite und nach außen abgeschrägten Seitenwänden; einer die erste Leitfähigkeit aufweisenden Diffusionsschicht, die sich kontinuierlich über die gesamte Oberfläche einschließlich dem Mesa erstreckt und die sich in denjenigen Bereichen mit einer bestimmten Tiefe in das Substrat erstreckt, die auf den jeweiligen Seiten der Mesa-Struktur liegen; und mit einer Feldisolationsschicht, die auf der Diffusionsschicht in den nicht auf der Oberseite der Mesa-Struktur liegenden Bereichen ausgebildet ist, wobei der freiliegende Bereich der Diffusionsschicht an der Oberseite des Mesas ausgebildet ist, wodurch ein Ausgangsbereich für einen Kontakt zu dem Substrat gebildet wird.
Gemäß einem anderen Aspekt der Erfindung wird ein Verfahren zur Herstellung der Halbleitervorrichtung angegeben, mit den Schritten Erzeugen einer epitaktischen Schicht mit einer zweiten Leitfähigkeit auf einem Substrat mit einer ersten Leitfähigkeit; Mustern der epitaktischen Schicht zum Erzeugen einer Mesa-Struktur mit einer Oberseite und nach außen abgeschrägten Seitenwänden; Implantieren von Ionenverunreinigungen mit einer ersten Leitfähigkeit in die gesamte Oberfläche der erzielten Struktur; nachfolgend Erzeugen einer Feldisolationsschicht durch selektive thermische Oxidation auf den Flächen der erzielten Struktur, mit Ausnahme der Oberseite der Mesa-Struktur, wodurch die im Ionen-Implantationsschritt implantierten Verunreinigungen zum Erzeugen einer Diffusionsschicht mit ersten, zweiten und dritten Diffusionsbereichen diffundieren, wobei der erste Diffusionsbereich in der Oberseite der Mesa- Struktur ausgebildet ist und wobei der zweite Diffusionsbereich unter der Feldisolationsschicht, sich durch die epitaktische Schicht in das Substrat erstreckend ausgebildet ist und durch den auf den nach außen abgeschrägten Seitenwänden der Mesa-Struktur ausgebildeten dritten Diffusionsbereich mit dem ersten Diffusionsbereich elektrisch verbunden ist.

KURZBESCHREIBUNG DER FIGUREN

Fig. 1 zeigt den Aufbau der erfindungsgemäßen Halbleitervorrichtung.
Fig. 2 zeigt Skizzen mit einem Herstellungsprozeß für eine erfindungsgemäße Halbleitervorrichtung.
Fig. 3 zeigt eine bekannte Halbleitervorrichtung.
Fig. 4 ist die Darstellung einer anderen bekannten Vorrichtung.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM

Nachfolgend wird eine erfindungsgemäße Halbleitervorrichtung beschrieben. Ein Elementsegregationsbereich 6 ist unter einer Feldisolationsschicht 2 durch einen Diffusionsbereich mit einer ersten Leitfähigkeit ausgebildet. Der Elementsegregationsbereich 6 steht über einen Diffusionsbereich 7 mit der ersten Leitfähigkeit in elektrischem Kontakt mit der Oberfläche 4a eines Ausgangsbereichs 4 für das elektrische Potential des Substrats.
Ein erfindungsgemäßes Verfahren zur Herstellung der Halbleitervorrichtung weist die Schritte auf: Erzeugen eines Ausgangsbereichs 4 mit vorstehender Form für das elektrische Oberflächenpotential des Substrats durch Mustern auf, wobei sein Endbereich angeschrägt ist, Ionenimplantieren von Verunreinigungen einer ersten Leitfähigkeit in die gesamte Oberfläche einschließlich der Oberfläche 4a und der schrägen Fläche 4b des Ausgangsbereichs 4, nachfolgend selektives Erzeugen der Feldisolationsschicht 2 durch selektive Oxidat ion und Erzeugen der Diffusionsbereiche 5, 6 und 7 kontinuierlich von der Oberfläche 4a desausgangsbereichs 4 bis zum Boden der Feldisolationsschicht 2.
Nachfolgend werden die Ausführungsformen der Erfindung unter Bezugnahme auf die Fig. 1 und 2 erläutert.
Fig. 1 zeigt die erfindungsgemäße Halbleitervorrichtung, genauer gesagt einen Aufbau des Ausgangsbereichs für das elektrische Potential des Substrats. In der Figur kennzeichnet Bezugszeichen 1 ein Siliconsubstrat, 2 eine Feldisolationsschicht aus SiO&sub2; o.ä., 3 eine Elektrode zum Ausgeben bzw. Abgreifen des elektrischen Potentials des Substrats.
Wie in der Figur gezeigt, ist auf der Oberfläche 4a eines Ausgangsbereichs 4 für das elektrische Oberflächenpotential des Substrats ein Diffusionsbereich 5 mit einer ersten Leitfähigkeit ausgebildet, wobei der Ausgangsbereich durch eine Feldisolationsschicht 2 eingeschlossen ist. Weiterhin ist unter der Feldisolations schicht 2 ein P-leitender Elementsegregationsbereich 6 ausgebildet. Der Diffusionsbereich 5 ist auf der Oberfläche 4a des Ausgangsbereichs ausgebildet, um über den an die Feldisolationsschicht 2 angrenzenden P-leitenden Diffusionsbereich 7 mit dem Elementsegregationsbereich 6 verbunden zu sein.
Unter Bezugnahme auf den in Fig. 2 dargestellten Ablaufplan wird ein Herstellungsverfahren für die in Fig. 1 gezeigte erfindungsgemäße Halbleitervorrichtung, nämlich für einen Aufbau des Ausgangsbereichs für das elektrische Potential des Substrats erläutert. Die entsprechenden Elemente in Fig. 2 sind jeweils durch die gleichen Bezugszeichen gekennzeichnet.
Wie in Fig. 2A gezeigt, werden, nachdem auf einem Siliconsubstrat mit einer ersten Leitfähigkeit, z.B. P-leitend, eine epitaktische Schicht 11 einer zweiten Leitfähigkeit, beispielsweise N-leitfähig, ausgebildet ist, ein SiO&sub2;-Film 12 mit einer Filmdicke von 300 Å und ein Film 13 aus Si&sub3;N&sub4; mit einer Dicke von 500 bis 1500 Å (ungefähr 1000 Å im vorliegenden Beispiel) in dieser Reihenfolge auf der gesamten Oberfläche der epitaktischen Schicht 11 geschichtet.
Wie in Fig. 2B gezeigt, wird das Mustern der epitaktischen Schicht 11 so durchgeführt, daß der Ausgangsbereich 4 vorsteht. Mit anderen Worten wird der Bereich mit Ausnahme des Ausgangsbereichs 4 beispielsweise durch Ätzen mit einer KOH-Lösung, Hydrazin oder Plasma mit einer vorgegebenen Dicke entfernt. Um die abgeschrägte Form der Endbereiche 4b des Ausgangsbereichs 4 zu erhalten, wird das Mustern der epitaktischen Schicht unter Einsatz der Flächenorientierung durchgeführt. Das Mustern der epitaktischen Schicht 11 wird ebenso in anderen Bereichen zur Erzeugung von Elementen durchgeführt, bei denen Transistoren o.ä. zu bilden sind.
Wie in Fig. 2C gezeigt, werden nachfolgend P-leitende Verunreinigungen, beispielsweise Bor-Ionen B&spplus; in die gesamte Oberfläche einschließlich der Oberfläche 4a des Ausgangsbereichs 4 und dessen Endbereich, nämlich des abgeschrägten Bereichs 4b mit einer hohen Energie zwischen 100 keV bis 300 keV implantiert. Bei der Erfindung wird die Ionenimplantation mit einer Stärke von 4 × 10¹&sup4;/cm² bei einer Energie von ungefähr 180 keV durchgeführt. Das Bor-Ion B&spplus; wird in die Oberfläche 4a des Ausgangsbereichs 4 und in die abgeschrägte Siliconfläche, nämlich in den abgeschrägten Bereich 4b implantiert.
Wie in Fig. 2D gezeigt, wird danach die LOCOS-Technik (selektive Oxidation) selektiv durchgeführt, um eine Feldisolationsschicht 2 zu bilden, nämlich auf dem Bereich mit Ausnahme des Ausgangsbereichs 4. Da danach ein Si&sub3;N&sub4;-Film als antioxidativer Film auf dem Ausgangsbereich 4 erzeugt wird, wird der Ausgangsbereich 4 nicht oxidiert. Entlang dem auf der Oberfläche 4a des Ausgangsbereichs 4 erzeugten, P-leitenden Diffusionsbereich 5 ist ebenfalls unter der Feldisolatlonsschicht 2 ein P-leitender Diffusionsbereich, nämlich ein Elementsegregationsbereich 6 ausgebildet. Darüber hinaus wird auch ein P- leitender Diffusionsbereich 7 auf der Siliconoberfläche in der Nähe des Endbereichs der Feldisolationsschicht 2, d.h. auf dem abgeschrägten Bereich 4b erzeugt.
Da die Bor-Ionen B&spplus; kontinuierlich in den Bereich unterhalb der Feldisolationsschicht 2 sowie in den abgeschrägten Bereich 4b und die Oberfläche 4a beim in Fig. 2C gezeigten Ionenimplantationsschritt implantiert worden sind, werden die Diffusionsbereiche 5, 6 und 7 kontinuierlich zum Zeitpunkt der selektiven Oxidation gebildet. um miteinander zu kommunizieren. Mit anderen Worten sind der Diffusionsbereich 5 auf der Oberfläche 4a des Ausgangsbereichs und der Diffusionsbereich 6 unter der Feldisolationsschlcht 2 über den Diffusionsbereich 7 an dem abgeschrägten Bereich 4b elektrisch miteinander verbunden.
Wie in Fig. 2E gezeigt, wird nach Abschälen des SiO&sub2;-Films 12 und des Si&sub3;N&sub4;- Films 13 am Ausgangsbereich 4 eine Ausgangselektrode 3 aus Al o.ä. für das elektrische Potential des Substrats auf dem Ausgangsbereich 4 erzeugt, um die erfindungsgemäße Halbleitervorrichtung zu erhalten.
Wie oben beschrieben, wird erfindungsgemäß die epitaktische Schicht 11 gemustert, um den Ausgangsbereich 4 und seinen Endbereich 4b in vorstehender Weise und mit abgeschrägter Form zu erzeugen, wonach die Verunreinigungsionen in den abgeschrägten Bereich 4b implantiert werden, so daß der Diffusionsbereich 5 auf der Oberfläche 4a des Ausgangsbereichs und der Diffusionsbereich 6 unter der Feldisolationsschicht 2 durch den Diffusionsbereich 7 an dem abgeschrägten Bereich 4b durch den nachfolgenden selektiven Oxidationsprozeß elektrisch miteinander verbunden werden. Mit anderen Worten kann die selektive Oxidation mit einer Wärmebehandlung bei niedriger Temperatur und einer solchen Stärke durchgeführt werden, daß sich der Elementsegregationsbereich 6 nach dem Mustern des Bereichs mit Ausnahme des Ausgangsbereichs 4 durch die verbleibende epitaktische Schicht 11 erstreckt.
Somit kann das elektrische Potential des Substrats einfach an der Oberfläche 4a des Ausgangsbereichs abgegriffen werden, auch wenn der Diffusionsbereich 5 auf der Oberfläche 4a des Ausgangsbereich durch die Wärmebehandlung bei niedriger Temperatur aufgrund der Feingestalt des Halbleiters dünn ist.
Hinsichtlich des Herstellungsverfahrens ist zwar ebenfalls der Arbeitsschritt des Musterns des Ausgabebereichs 4 in eine vorstehende Form erforderlich, aber der Prozeß wird durch nur einmalige Ionenimplantation und einmalige Wärmebehandlung bei niedriger Temperatur (selektive Oxidation) beendet, wodurch die Herstellung erheblich vereinfacht wird.
Bei obigem Beispiel werden als erste Leitfähigkeit eine P-Leitfähigkeit und als zweite Leitfähigkeit eine N-Leitfähigkeit verwendet, wobei ebenso auch die N-Leitfähigkeit als erste und die P-Leitfähigkeit als zweite Leitfähigkeit gewählt werden kann.
Die erfindungsgemäße Halbleitervorrichtung ist so ausgebildet, daß der Elementsegregationsbereich unter dem Feldisolationsbereich und der Diffusionsbereich auf der Oberfläche des Ausgangsbereichs elektrisch miteinander am Endbereich der Feldisolationsschicht verbunden sind. Somit kann das elektrische Potential des Substrats leicht an der Oberfläche des Ausgangsbereichs abgegriffen werden, auch wenn der Diffusionsbereich auf der Oberfläche des Ausgangsbereichsm durch eine Wärmebehandlung mit niedriger Temperatur aufgrund der Feingestalt der Halbleitervorrichtung dünn bzw. oberflächlich ausgebildet ist.
Das erfindungsgemäße Herstellungsverfahren für eine Halbleitervorrichtung weist die Schritte auf: Erzeugen des Ausgangsbereichs für das elektrische Potential des Substrats und seines Endbereichs in einen vorstehenden Bereich mit abgeschrägter Form durch Mustern, Ionenimplantieren von Verunreinigungen in die gesamte Oberfläche einschließlich dem Oberflächenbereich und dem abgeschrägten Bereich des Ausgangsbereichs, nachfolgend selektives Erzeugen einer Feldisolationsschicht durch selektive Oxidation und gleichzeitig Erzeugen von sich kontinuierlich von der Oberfläche des Ausgangsbereichs bis zum Boden der Feldisolationsschlcht erstreckenden Verunreinigungsdiffusionsbereichen, wobei das elektrische Potential des Substrats von der Oberfläche des Ausgangsbereichs abgegriffen werden kann, in der Halbeltervorrichtung, bei der die Tiefe des Verunreinigungsdiffusionsbereichs aufgrund der Feingestalt der Halbleitervorrichtungen dünn bzw. oberflächlich ausgebildet ist. Dadurch kann eine Vereinfachung des Herstellungsprozesses erreicht werden.

Claims

1. Halbleitervorrichtung, mit

einem Substrat (1) mit einer ersten Leitfähigkeit;

einer auf dem Substrat (1) ausgebildeten epitaktischen Mesa-Struktur mit einer zweiten Leitfähigkeit und mit einer Oberseite (4a) und nach außen abgeschrägten Seitenwänden;

einer die erste Leitfähigkeit aufweisenden Diffusionsschicht (5, 6, 7), die sich kontinuierlich über die gesamte Oberfläche einschließlich dem Mesa erstreckt und die sich in denjenigen Bereichen mit einer bestimmten Tiefe in das Substrat erstreckt, die auf den jeweiligen Seiten der Mesa-Struktur liegen; und mit

einer Feldisolationsschicht (2), die auf der Diffusionsschicht in den nicht auf der Oberseite der Mesa-Struktur liegenden Bereichen (6, 7) ausgebildet ist, wobei der freiliegende Bereich (5) der Diffusionsschicht an der Oberseite (4a) des Mesas ausgebildet ist, wodurch ein Ausgangsbereich für einen Kontakt zu dem Substrat gebildet wird.

2. Halbeltervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Diffusionsschicht (5, 6, 7) P-leitend ist.

3. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Feldisolationsschicht (2) durch SiO&sub2; gebildet wird.

4. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß auf dem freiliegenden Bereich (5) der Diffusionsschicht eine Elektrode (3) zum Abgreifen des elektrischen Potentials des Substrats vorgesehen ist.

5. Verfahren zur Herstellung der Halbleitervorrichtung nach Anspruch 1, mit den Schritten:

Erzeugen einer epitaktischen Schicht (11) mit einer zweiten Leitfähigkeit auf einem Substrat (1) mit einer ersten Leitfähigkeit;

Mustern der epitaktischen Schicht zum Erzeugen einer Mesa-Struktur (4) mit einer Oberseite (4a) und nach außen abgeschrägten Seitenwänden;

Implantieren von Ionenverunreinigungen mit einer ersten Leitfähigkeit in die gesamte Oberfläche der erzielten Struktur;

nachfolgend Erzeugen einer Feldisolationsschicht (2) durch selektive thermische Oxidation auf den Flächen der erzielten Struktur, mit Ausnahme der Oberseite (4a) der Mesa-Struktur, wodurch die im Ionen-Implantationsschritt implantierten Verunreinigungen zum Erzeugen einer Diffusionsschicht (5, 6, 7) mit ersten (5), zweiten (6) und dritten (7) Diffusionsbereichen diffundieren, wobei der erste Diffusionsbereich (5) in der Oberseite (4a) der Mesa-Struktur (4) ausgebildet ist und wobei der zweite Diffusionsbereich (6) unter der Feldisolationsschicht (2), sich durch die epitaktische Schicht in das Substrat erstreckend ausgebildet ist und durch den auf den nach außen abgeschrägten Seitenwänden der Mesa-Struktur ausgebildeten dritten Diffusionsbereich (7) mit dem ersten Diffusionsbereich (5) elektrisch verbunden ist.

6. Verfahren nach Anspruch 5, gekennzeichnet durch den Schritt des Erzeugens eines SiO&sub2; -Films (12) und eines Si&sub3;N&sub4; - Films (13) auf der gesamten Oberfläche der epitaktischen Schicht (11) nach Erzeugen der epitaktischen Schicht (11).

7. Verfahren nach Anspruch 6, gekennzeichnet durch das abschließende Abschälen des SiO&sub2; -Films (12) und des Si&sub3;N&sub4; - Films (13) und durch das Erzeugen einer Ausgangselektrode (3) für das elektrische Substratpotential auf dem ersten Diffusionsbereich (5) an der Oberseite (4a) der Mesa-Struktur (4).