DE69019541T2 - Zellenvermittlungssystem. - Google Patents

Description

• Die Erfindung betrifft ein Zellenvermittlungssystem zum übertragen von Daten unter Verwendung von Zellen mit jeweils fester Länge. Insbesondere betrifft die Erfindung ein Zellenvermittlungssystem der Art mit Zeitvielfachleitungen, die jeweils zu einem unterschiedlichen Eingang gehören und mit einem Zeitmultiplexkanalaufbau versehen sind, der zu einem Ausgang gehört, sowie Selektoreinrichtungen, die jeweils zu einem unterschiedlichen Ausgang gehören, zum periodischen Auswählen der Zeitvielfachleitungen. Diese Art von System vermittelt einzelne Zellen durch Selbstwegelenkung auf gewünschte Ausgänge.
• Ein Zellenvermittlungssystem vermittelt Zellen, die jeweils aus Daten und einer Adresse als Anzeige eines Ziels der Daten bestehen. In diesem System treffen häufig mehrere für das gleiche Ziel bestimmte Zellen gleichzeitig ein. Eine solche Situation läßt sich durch Kombinieren eines Netzes mit Sortierschaltung und eines Netzes mit Wegelenkungsschaltung so beherrschen, daß eine Konfliktzelle erneut in das Netz mit Wegelenkungsschaltung eingegeben wird, was von Alan Huang et al. in einem Beitrag mit dem Titel "A Wideband Digital Switch" (Digitale Breitbandvermittlung), 1984 veröffentlicht in "IEEE Global Telecommunications Conference Record", gelehrt ist. Eine weitere bekannte Realisierung beinhaltet die Verwendung von jeweils zu einem unterschiedlichen Ausgang gehörenden Vermittlungsmodulen zum Auswählen von Zellen, die über busartige Eingänge eintreffen, was von Y. S. Yeh et al. in einem Beitrag mit dem Titel "The Knockout Switch: A Simple, Modular Architecture For High-Performance Packet Switching" (Die Ausstoßvermittlung: eine einfache, modulare Architektur zur Paketvermittlung im oberen Leistungsbereich), 1987 veröffentlicht in "Proceedings of the IEEE International Switching Symposium", offenbart ist.
• Dabei besteht jedoch ein Problem des Ansatzes mit dem Sortier- und Wegelenkungsnetz darin, daß eine komplizierte Verarbeitung notwendig ist, um eine Umkehr der Reihenfolge der Konfliktzellen bei einer Neueingabe zu verhindern. Ein weiteres Problem ist, daß eine Rundgabefunktion zum gleichzeitigen Aussenden der gleichen Daten zu mehreren Ausgängen nicht ohne weiteres zu verwirklichen ist. Beim modularen Vermittlungsansatz erweist sich als nachteilig, daß Vermittlungen allen Ausgängen eineindeutig zugewiesen werden müssen, was zu einem großen Hardwareumfang führt.
• In der Beschreibung der GB-A-1575989, veröffentlicht am 1. Oktober 1980, wurde ein Zeitmultiplex-Vermittlungsnetz mit einer Eingangsstufe und einer Ausgangsstufe vorgeschlagen, wobei jede der Stufen mehrere entsprechende Zeitvermittlungen hat und jede der Zeitvermittlungen aufweist: einen Datenspeicher zum parallelen Speichern von Datenwörtern, einen zugehörigen Verbindungsspeicher und eine Kommutatorschaltung zum aufeinanderfolgenden und periodischen Verbinden jeder der Vermittlungen in der Eingangsstufe mit jeder der Vermittlungen in der Ausgangsstufe in einem vorbestimmten zeitunabhängigen Muster.
• Zu Merkmalen einer nachfolgend zu beschreibenden Anordnung zur Veranschaulichung der Erfindung gehört ein Zellenvermittlungssystem mit relativ einfachem Schaltungsaufbau, das mehrere für das gleiche Ziel bestimmte Zellen gleichzeitig zu einem gewünschten Ausgang führt.
• In der folgenden Beschreibung und in den Zeichnungen ist als Beispiel die Erfindung offenbart, die in den beigefügten Ansprüchen gekennzeichnet ist, nach denen sich der angestrebte Schutzumfang richtet. Es zeigen:
• Fig. 1 ein schematisches Blockschaltbild einer Ausführungsform des erfindungsgemäßen Zellenvermittlungssystems;
• Fig. 2A, 2B und 2C Taktungsübersichten zur Darstellung eines speziellen Betriebs des Systems von Fig. 1, der sich auf der Eingangsseite vollzieht;
• Fig. 3 einen zu Fig. 2A bis 2C gehörigen Ablaufplan;
• Fig. 4A, 4B, 4C und 4D Kanalanordnungen auf Zeitvielfachleitungen, die zum System von Fig. 1 gehören;
• Fig. 5A bis 5D den Betrieb von Selektoren von Fig. 1;
• Fig. 6A bis 6D Kanalaufbauten auf Zeitvielfachleitungen, die eine weitere Ausführungsform der Erfindung darstellen; und
• Fig. 7A bis 7D den Betrieb von Selektoren, der zum Verständnis der Ausführungsform von Fig. 6A bis 6D von Nutzen ist.
• In den Zeichnungen sind gleiche Bauelemente mit gleichen Bezugszahlen bezeichnet.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
• Fig. 1 zeigt als Blockdiagramm ein erfindungsgemäßes Zellenvermittlungssystem. Darstellungsgemäß hat das System n Eingänge I&sub1;, I&sub2;, ..., In und in Ausgänge O&sub1;, O&sub2;, ..., Om. Die Eingänge I&sub1; bis In sind jeweils mit Seriell-Parallel-Wandlern (S/P-Wandlern) 11&sub1; bis 11n verbunden. Gemäß Fig. 2A treffen Zellen mit jeweils fester Länge (K Bits) an jedem Eingang während jeder Zeitperiode T ein. Jede Zelle besteht aus einer Adresse mit k&sub1; Bits und Daten mit k&sub2; Bits.
• Die S/P-Wandler 11&sub1; bis 11n sind jeweils mit Adreßfiltern 12&sub1; bis 12n zum Identifizieren der Adressen einzelner Zellen sowie Verzögerungspuffern 13&sub1; bis 13n zum Verzögern der einzelnen Zellen auf der Grundlage der Ergebnisse der Identifizierung durch die Adreßfilter verbunden. Die Verzögerungspuffer 13&sub1; bis 13n sind jeweils mit Zeitvielfachleitungen 15&sub1; bis 15n verbunden. Die Zeitvielfachleitungen 15&sub1; bis 15n schließen jeweils an entsprechenden von n Eingangsanschlüssen von in Selektoren 16&sub1; bis 16m ab, die eineindeutig zu den Ausgängen O&sub1; bis O&sub1; gehören. Im Betrieb auf Zeitvielfachbasis wählt jeder der Selektoren 16&sub1; bis 16m nacheinander jeweils einen der n Eingänge aus und führt sie heraus, was später näher beschrieben wird.
• Die Selektoren 16&sub1; bis 16m sind jeweils mit Reihenschaltungen aus Puffern 17&sub1; bis 17m und Parallel-Seriell-Wandlern (P/S-Wandlern) 18&sub1; bis 18m verbunden. Die P/S-Wandler 18&sub1; bis 18m sind jeweils mit den Ausgängen O&sub1; bis Om verbunden.
• Fig. 2A bis 2C zeigen ein spezielles Verfahren zum Multiplexen ankommender Zellen nach dem Zeitvielfachprinzip. Das Verfahren wird anhand des Eingangs I&sub1; als Beispiel beschrieben, wobei auch Fig. 3 herangezogen wird. Gemäß Fig. 2A trifft eine Zelle S mit einer k&sub1;-Bit-Adresse und k&sub2;-Bit-Daten am Eingang I&sub1; während der Periode T ein. Ist die gesamte Kette von die Zelle S bildenden, in Folge gesendeten Bits am Eingang I&sub1; eingetroffen (Schritt S1, Fig. 3), wird sie durch den zugehörigen S/P-Wandler 11&sub1; in parallele Daten umgewandelt (Schritt 2). Der S/P-Wandler 11&sub1; kann z. B. als K-Bit- Schieberegister realisiert sein. Die resultierenden parallelen Daten sind in Fig. 2B dargestellt. Die S/P-Umwandlung erfolgt so, daß m (Anzahl von Ausgängen) Zellen im Zeitmultiplex innerhalb der Zellängenperiode T behandelt werden können. Insbesondere erfüllt die Zellängenperiode nach der Umwandlung einer Zelle die Beziehung T ≥ mt. Die die Zelle S darstellenden parallelen Daten werden im Verzögerungspuffer 13&sub1; gespeichert (Schritt S3).
• Bei der Durchführung der vorgenannten S/P-Umwandlung trennt der S/P-Wandler 11&sub1; die Adresse von der Zelle S ab und führt sie zum zugehörigen Adreßfilter 12&sub1;. Nach Detektieren der Adresse der Zelle S identifiziert das Adreßfilter 121 einen der Ausgänge O&sub1; bis Om (Schritt 4), für den die Zelle S bestimmt ist. Gleichzeitig steuert das Adreßfilter 12&sub1; den Verzögerungspuffer 13&sub1; so, daß die Zelle S um eine erforderliche Zeitspanne verzögert und zur Zeitvielfachleitung 15&sub1; herausgeführt wird.
• Insbesondere sind gemäß Fig. 2C in Kanäle auf der Zeitvielfachleitung 15&sub1; definiert, und jedem der Kanäle wird die Zeit t entsprechend der Zellängenperiode nach der Seriell- Parallel-Umwandlung zugewiesen. Die in Kanäle gehören jeweils zu den Ausgangsleitungen O&sub1; bis Om. Unter der Annahme, daß die Adresse der Zelle S z. B. den Ausgang O&sub4; bezeichnet, steuert das Adreßfilter 12&sub1; den zugehörigen Verzögerungspuffer 13&sub1; so, daß die im Verzögerungspuffer 13&sub1; gespeicherte Zelle S ausgegeben wird, wenn gemäß Fig. 2C ein zum Ausgang O&sub4; gehörender Zeitschlitz erreicht ist (Schritte S5 und S6).
• Die gleichen Daten können zeitgleich zu mehreren Ausgangsleitungen herausgeführt werden, indem sie wiederholt an mehreren gewünschten Kanalpositionen ausgegeben werden. Sind z. B. Adreßinformationen als Kommando für eine gleichzeitige Rundgabe vorab eingestellt, erzeugt das Adreßfilter 12&sub1; die gleichen Daten auf den gewünschten Kanälen immer dann, wenn es die Adreßinformationen detektiert.
• Jeder der in Selektoren 16&sub1; bis 16m wählt nacheinander die Zeitvielfachleitungen 15&sub1; bis 15n in den Abständen von t aus, um in einem zugehörigen der Puffer 17&sub1; bis 17m die Zelle S zu speichern, die zur zugehörigen Ausgangsleitung herausgeführt werden sollte. Die so in den einzelnen Puffern 17&sub1; bis 17m aufgenommenen Zellen werden durch die zugehörigen P/S- Wandler 18&sub1; bis 18m in serielle Daten umgewandelt, um zu den Ausgangsleitungen O&sub1; bis Om geführt zu werden. Zu beachten ist, daß sich alle n Zeitvielfachleitungen im Hinblick auf die vorgenannten Kanalpositionen voneinander unterscheiden. Dies soll insbesondere anhand von Fig. 4A bis 4D beschrieben werden.
• Fig. 4A bis 4D zeigen Kanalpositionen auf den einzelnen Zeitvielfachleitungen 15&sub1; bis 15n Beginnend von der Zeitvielfachleitung 15&sub1; bis zur Zeitvielfachleitung 15n verschiebt sich darstellungsgemäß die Taktung für die zu wiederholende Zellängenperiode T um die Zeit t, d. h., alle Zeitvielfachleitungen 15&sub1; bis 15n unterscheiden sich im Hinblick auf die Kanalpositionen voneinander. Daher existiert nur ein Kanal, der einem bestimmten Ausgang entspricht, an der gleichen Position auf der Zeitachse. Beispielsweise existiert zu einer Zeit t&sub1; nur ein dem Ausgang O&sub1; entsprechender Kanal auf der Zeitvielfachleitung 15&sub1;. Daher wählen die Selektoren 16&sub1; bis 16m die Eingänge in Anpassung zu den einzelnen Kanalpositionen aus. Z. B. wählt der zum Ausgang O&sub1; gehörende Selektor 16&sub1; die Zeitvielfachleitung 15&sub1; zur Zeit t&sub1; und die Zeitvielfachleitung 15&sub2; zur Zeit t&sub2; aus. Auf die gleiche Weise wählt der Selektor 16&sub2; die Zeitvielfachleitung 15&sub1; zur Zeit t&sub2; und die Zeitvielfachleitung 15&sub2; zur Zeit t&sub3; aus. Fig. 5A bis 5D zeigen eine derartige Beziehung der Auswahltaktung in den Selektoren 16&sub1; bis 16m.
• Wie vorstehend dargestellt wurde, existiert nur ein einziger Zeitvielfachkanal (Zelle), die zu einem einzigen Ausgang herausgeführt werden sollte, zu jeder beliebigen Zeit auf allen Zeitvielfachleitungen. Dadurch wird der Zellenkonflikt erfolgreich beseitigt. Auch wenn folglich mehrere Zellen mit der gleichen Adresse am Zellenvermittlungssystem zeitgleich eintreffen, können sie zu einem gewünschten Ausgang herausgeführt werden, ohne daß sie konfliktbedingt verworfen oder in der Reihenfolge umgekehrt werden.
• Jedesmal wenn die Eingabe einer Zelle S an einem der Eingänge I&sub1; bis In abgeschlossen ist, wird sie zu einem Zielausgang innerhalb der nächsten Periode T geführt. Daraus folgt, daß jeder der Verzögerungspuffer 13&sub1; bis 13n nur einen K-Bit-Speicherbereich (eine Zelle groß) benötigt. Es dürfte klar sein, daß die Puffer 17&sub1; bis 17m und die P/S-Wandler 18&sub1; bis 18m als K-Bit-Speicher bzw. K-Bit-Schieberegister realisiert sein können.
• Gemäß der vorstehenden Beschreibung weist die veranschaulichte Ausführungsform jedem Eingang eine unterschiedliche Wiederholungstaktung der Zellängenperiode T zu. Dadurch müssen unterschiedliche Taktungsiinpulse für die einzelnen Eingangsleitungen (S/P-Wandler, Adreßfilter und Verzögerungspuffer) und einzelnen Ausgangsleitungen (Selektoren, Puffer und P/S-Wandler) erzeugt und diesen zugeführt werden. Dennoch brauchen die Selektoren 16&sub1; bis 16m nur als Reaktion auf die gleichen Taktungsimpulse umzuschalten, deren Periode T ist.
• In Fig. 6A bis 6D sowie Fig. 7A bis 7D ist eine weitere Ausführungsform der Erfindung gezeigt, bei der alle Eingänge I&sub1; bis In und Zeitvielfachleitungen 15&sub1; bis 15n gemeinsam die gleiche Taktung beim Wiederholen der Periode T verwenden. In dieser Ausführungsform werden daher alle S/P-Wandler 11&sub1; bis 11n synchron betrieben. Ein Vorteil, der sich mit einem solchen Aufbau erreichen läßt, besteht darin, daß ein Impuls als Anzeige des Beginns der Periode T allen Schaltungen gleichzeitig zugeführt werden kann, was eine einfache Steuerung des Gesamtsystems unterstützt. Die Steuerung der Selektoren 16&sub1; bis 16m ist jedoch nicht einfach, da sich die Reihenfolge, in der die Zeitvielfachleitungen 15&sub1; bis 15n ausgewählt werden, von einem Selektor zum anderen unterscheidet. Insbesondere wählt gemäß Fig. 7A bis 7D der Selektor 16&sub1; nacheinander die Zeitvielfachleitungen 15&sub1;, 15&sub2;, 15&sub3; usw. in dieser Reihenfolge ab Beginn der Periode T aus, während der Selektor 16&sub2; die Zeitvielfachleitungen 15m, 15&sub1;, 15&sub2; usw. in dieser Reihenfolge auswählt.
• Obwohl die Erfindung anhand einer speziellen Ausführungsform veranschaulicht wurde, dürfte klar sein, daß Änderungen und Abwandlungen sowie andere Ausführungsformen innerhalb des Schutzumfangs der beigefügten Ansprüche möglich sind.

Claims (3)

1. Zellenvermittlungssystem zum Empfangen von Zellen auf mehreren Eingangsleitungen (I&sub1; bis In), wobei jede Zelle eine feste Bitlänge hat und aus Daten und einer Adresse als Anzeige eines Ziels für die Daten besteht, zum Vermitteln einer Zelle derart, daß die Daten zu einem gewünschten Ziel gesendet werden, und zum Aussenden der vermittelten Zellen über mehrere Ausgangsleitungen (O&sub1; bis Om), wobei das System aufweist:

mehrere Zeitvielfachleitungen (15), wobei jede Zeitvielfachleitung (15) zu einer entsprechenden der Eingangsleitungen (I) gehört und mehrere Zeitmultiplexkanäle (m) hat, die jeweils zu mehreren der Ausgangsleitungen (O) gehören;

mehrere Seriell-Parallel-Wandlereinrichtungen (11), die jeweils zu einer entsprechenden der Eingangsleitungen (I) gehören, zum Zuführen einer Eingabezelle zu einer zugehörigen der Zeitvielfachleitungen (15);

mehrere Adreßfilter (12), wobei jedes Filter (12) zu einer entsprechenden der Eingangsleitungen (I) gehört, zum Identifizieren einer der Ausgangsleitungen (O), für die eine Zelle bestimmt ist, auf der Grundlage der Adresse der Zelle und Anzeigen einer Kanalposition, die zu der einen Ausgangsleitung gehört, die zu einer der Zeitvielfachleitungen (15) gehört;

mehrere Umordnungseinrichtungen (13), wobei jede Umordnungseinrichtung (13) zu einer entsprechenden der Eingangsleitungen (I) gehört, zum Umordnen jeder der Zellen auf einer Zeitachse als Reaktion auf eine Anzeige von einem zugehörigen der Adreßfilter (12), so daß die Zelle an einer speziellen identifizierten Position auf einem Kanal ausgegeben wird, der zu einer speziellen Ausgangsleitung gehört, und Zuführen der umgeordneten Zelle zu einer zugehörigen der Zeitvielfachleitungen (15);

mehrere Selektoreinrichtungen (16), die jeweils zu einer entsprechenden der Ausgangsleitungen (O) gehören und mit mehreren der Zeitvielfachleitungen (15) verbunden sind, zum periodischen Auswählen und Ausgeben von Zellen von einer speziellen identifizierten Position auf einem Kanal, der zu einer entsprechenden Selektoreinrichtung (16) gehört, auf einer Zeitvielfachleitung (15); und

mehrere Parallel-Seriell-Wandler (18), wobei jeder Wandler (18) zu einer entsprechenden der Ausgangsleitungen (O) gehört, zum Zuführen der Zelle, die durch eine zugehörige der Selektoreinrichtungen (16) ausgewählt ist; wobei

alle Zeitvielfachleitungen (15) im Hinblick auf Kanalpositionen eine solche Beziehung haben, daß nur ein einziger Kanal, der der einen der Ausgangsleitungen (O) entspricht, an einer Position auf einer Zeitachse existiert, wodurch ein Konflikt zwischen den zu dem gleichen Ausgang herausgeführten Zellen verhindert wird.

2. System nach Anspruch 1, wobei jede der Umordnungseinrichtungen (13) aufweist: einen Puffer (13) zum zeitweiligen Speichern einer Ausgabe einer zugehörigen der Seriell-Parallel-Wandlereinrichtungen (11) und Zuführen der gespeicherten Ausgabe als Reaktion auf ein Kommando von einem zugehörigen der Adreßfilter (12) zu einer zugehörigen der Zeitvielfachleitungen (15) unter Verzögerung der gespeicherten Ausgabe.

3. System nach Anspruch 2, wobei jeder der Adreßfilter (12) so aufgebaut ist, daß er die gleichen Zellen zu zwei oder mehr der Ausgangsleitungen (O) führt, zum Zuführen eines Zellenausgabekommandos zu zwei oder mehr der Kanalpositionen der Zeitvielfachleitungm während die gleiche Zelle in dem Puffer (13) gespeichert ist.