DE69018499T2 - Verfahren zur Herstellung eines lateralen PNP Transistors. - Google Patents

Verfahren zur Herstellung eines lateralen PNP Transistors.

Info

Publication number
DE69018499T2
DE69018499T2 DE69018499T DE69018499T DE69018499T2 DE 69018499 T2 DE69018499 T2 DE 69018499T2 DE 69018499 T DE69018499 T DE 69018499T DE 69018499 T DE69018499 T DE 69018499T DE 69018499 T2 DE69018499 T2 DE 69018499T2
Authority
DE
Germany
Prior art keywords
region
emitter
implantation
atoms
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69018499T
Other languages
English (en)
Other versions
DE69018499D1 (de
Inventor
Peter-Anton Habitz
Chang-Ming Hsieh
Yi-Shiou Huang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE69018499D1 publication Critical patent/DE69018499D1/de
Application granted granted Critical
Publication of DE69018499T2 publication Critical patent/DE69018499T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6625—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H01L29/1008—Base region of bipolar transistors of lateral transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/01—Bipolar transistors-ion implantation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/096—Lateral transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

  • Die vorliegende Erfindung bezieht sich allgemein auf Halbleiterbauelemente und spezieller auf einen lateralen pnp-Transistor sowie ein Verfahren zur Herstellung desselben.
  • Die Herstellung von lateralen pnp-Transistoren im wesentlichen gleichzeitig mit vertikalen npn-Transistoren und unter Verwendung von Prozessen, die mit letzteren kompatibel sind, gehört zum Fachwissen. Diese lateralen pnp-Transistoren wurden jedoch hauptsächlich aufgrund früherer lithographischer Einschränkungen mit unerwünscht großen Basisbreiten hergestellt und wiesen im Vergleich zu den vertikalen npn-Transistoren schlechte Betriebscharakteristika auf. Die großen Basisbreiten führten typischerweise zu lateralen pnp-Transistoren mit schlechtem Frequenzverhalten und geringer Stromverstärkung.
  • Neuere Fortschritte in der lithographischen Technologie erlauben nun die Herstellung von lateralen pnp-Bauelementen mit Basiszonen, deren Breite im Submikrometerbereich liegt. Diese lateralen Transistoren werden jedoch typischerweise auf einer n&supmin;-Epitaxieschicht mit niedriger Konzentration gebildet, wobei die Konzentration der epitaxialen Schicht durch die Anforderungen für den vertikalen npn-Transistor bestimmt wird. Wenn die Basisbreiten der lateralen pnp-Transistoren gemäß lithographischer Technologie vermindert werden, um das Frequenzverhalten zu verbessern und die Stromverstärkung zu erhöhen, führt die niedrige Konzentration der epitaxialen Schicht zu Problemen hinsichtlich PFET- Kollektorstromleckverlust, Basisstromleckverlust sowie Emitter- Kollektor-Durchgriff.
  • IBM Technical Disclosure Pulletin, Vol. 13, Nr. 6, Seite 1457, November 1970, zeigt ein Verfahren zum Herstellen eines lateralen pnp-Transistors, bei dem eine n-Typ-Diffusion in einer n- leitenden epitaxialen Zone durchgeführt wird, bevor Emitter- und Kollektorzonen gebildet werden. Die Emitter- und Kollektorzonen werden in die n-diffundierte epitaxiale Zone so hineindiffundiert, daß dazwischen eine Basiszone mit Gradient entsteht.
  • US-A-4 510 676 von Anantha et al. zeigt ein Verfahren zur Herstellung eines lateralen pnp-Transistors auf einem integrierten Schaltkreis mit der Bildung eines vertikalen npn-Transistors und in einem damit kompatiblen Prozeß.
  • IBM Technical Disclosure Bulletin, Vol. 22, Nr. 7, Seiten 2939 bis 2942, Dezember 1979, zeigt ein Verfahren zur Bildung einer lateralen pnp-Transistorstruktur, bei dem eine Seitenwand aus Siliciumdioxid als Maske zur Erzeugung einer dünnen Basiszone verwendet wird. Die Seitenwand wird über dem Rand einer dotierten Polysiliciumschicht aufgewachsen. Eine Elektrode wird durch Ausdiffusion aus der Polysiliciumschicht in eine darunterliegende epitaxiale Zone gebildet. Die zweite Elektrode wird durch Implantation, Diffusion oder Ausdiffusion in die epitaxiale Zone unter Verwendung der Seitenwand als Maske gebildet.
  • US-A-4 005 451 von Martinelli et al., zeigt einen lateralen Transistor, bei dem die Konfigurationen und Dotierprofile von Kollektor- und Emitterzone so gewählt sind, daß ein Stromfluß an einer Stelle unterstützt wird, die von der Oberfläche des Bauelementes beabstandet ist.
  • US-A-4 283 236 von Sirsi steht beispielhaft für "doppelt-diffundierte" laterale Transistoren, wobei ein lateraler pnp-Transistor gezeigt wird, der in einer n&supmin;-Epitaxiezone gebildet ist sowie Basis- und Emitterzonen aufweist, die beide durch die gleiche Öffnung hindurch diffundiert wurden. Der Bereich zwischen den Emitter- und Kollektor-Diffusionen ist mit einem p-leitenden Ionenimplantat gegendotiert.
  • US-A-4 167 425 von Herbst beschreibt einen lateralen, bipolaren Transistor, der ein Halbleitersubstrat eines ersten Leitfähigkeitstyps mit einer darauf angeordneten epitaxialen Schicht eines zweiten Leitfähigkeitstyps besitzt. Kollektor- und Emitterzonen des ersten Leitfähigkeitstyps sind lateral in der epitaxialen Schicht angeordnet. Eine Basisanschlußkontaktzone stellt eine Verbindung mit der epitaxialen Schicht her, und eine vergrabene Schicht des zweiten Leitfähigkeitstyps ist in der epitaxialen Schicht unterhalb der Emitter- und der Kollektorzone angeordnet. Die vergrabene Schicht weist eine Dotierkonzentration auf, die höher als jene der epitaxialen Schicht ist, so daß ein Minoritätsladungsträgerstrom, der von der Emitterzone in einer vertikalen Richtung ausgeht, minimiert wird. Ein Dotierprofil der Emitterzone und Teile der daran angrenzenden Basis sind so vorgesehen, daß eine zusätzliche Potentialbarriere angrenzend an und direkt unter der Emitterzone erzeugt wird, um die Minoritätsladungsträger, die von der Emitterzone in eine vertikale Richtung ausgehen, weiter zu minimieren.
  • Die Hauptaufgabe der vorliegenden Erfindung besteht in der Bereitstellung eines lateralen pnp-Transistors.
  • Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, einen lateralen pnp-Transistor des oben beschriebenen Typs bereitzustellen, der auf einem n&supmin;-Substrat gebildet werden kann.
  • Eine weitere Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung eines lateralen pnp-Transistors des oben beschriebenen Typs, der im Vergleich zum Stand der Technik verbesserte Betriebscharakteristika einschließlich einer erhöhten Stromverstärkung und einem verbesserten Frequenzverhalten liefert.
  • Noch eine weitere Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung eines Verfahrens zur Herstellung eines lateralen pnp-Transistors, das mit der im allgemeinen gleichzeitigen Bildung eines vertikalen npn-Transistors kompatibel ist.
  • Gemäß der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines lateralen pnp-Transistors bereitgestellt, wobei das Verfahren folgende Schritte beinhaltet: Bereitstellen eines Körpers aus Halbleitermaterial mit einer isolierten n&supmin;-Bauelementzone; Implantieren eines n-leitenden Dotierstoffmaterials bei einer ersten Leistung und mit einer ersten Dosierung in eine gewählte Implantationszone der Bauelementzone; Implantieren eines n-leitenden Dotierstoffmaterials bei einer zweiten Leistung und mit einer zweiten Dosierung in die Implantationszone, wobei die erste Leistung niedriger als die zweite Leistung und die erste Dosierung niedriger als die zweite Dosierung ist; und Erzeugen von p-leitenden Emitter- und Kollektorzonen in der Bauelementzone derart, daß eine eigenleitende Basiszone zwischen der Kollektor- und der Emitterzone in der Implantationszone festgelegt wird, wodurch die Implantationszone in der Nähe des Bodens der Emitterzone eine höhere Konzentration des n-leitenden Dotierstoffes und in der Nähe der Oberfläche der Basiszone eine niedrigere Konzentration des n-leitenden Dotierstoffes aufweist.
  • Weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus einer Betrachtung der folgenden detaillierten Beschreibung der Erfindung ersichtlich, wenn sie in Verbindung mit den Zeichnungs-FIG. gelesen wird, in denen:
  • FIG. 1 eine Querschnittsansicht eines Schrittes in dem Verfahren zum Aufbau eines lateralen pnp-Transistors gemäß der vorliegenden Erfindung ist;
  • FIG. 2 eine Querschnittsansicht eines späteren Schrittes bei der Herstellung des lateralen pnp-Transistors von FIG. 1 ist; und
  • FIG. 3 eine Draufsicht auf das Bauelement von FIG. 2 ist.
  • Nun bezugnehmend auf die Zeichnungen, zeigt FIG. 1 einen Teil 10 eines Halbleiterchips 12, der eine isolierte Bauelementzone 14 beinhaltet, die über einem Substrat 16 vom p-Leitfähigkeitstyp ausgebildet ist. Das Substrat 16 beinhaltet zum Beispiel einen Siliciumwafer mit einer kristallographischen < 100> -Orientierung und einem spezifischen Widerstand im Bereich von etwa 15 Ohm-cm.
  • Eine vergrabene n&spplus;-Subkollektorzone 18 ist auf der Oberfläche des Substrates 16 ausgebildet und erstreckt sich gemäß einem nachfolgenden Schritt zum epitaxialen Aufwachsen in eine darüberliegende n&supmin;-Epitaxieschicht 20 hinein. Die vergrabene Subkollektorzone 18 wird zum Beispiel durch Diffusion oder Ionenimplantation von Arsenionen in die Oberfläche des Substrates 16 hinein in einer herkömmlichen Weise während des Herstellungsprozesses gebildet.
  • Die epitaxiale Schicht 20 wird dann in einem konventionellen chemischen Gasphasenabscheidungsprozeß über der Oberfläche des p-Substrates 16 so aufgewachsen, daß sich eine Konzentration im Bereich von etwa 1 X 10¹&sup6; Atome/cm³ ergibt. Während des epitaxialen Wachstums der n&supmin;-Zone 20 diffundiert die Subkollektorzone 18 nach oben in die darüberliegende Zone, um eine Subkollektor-Konzentration im Bereich von etwa 1 x 10²&sup0; Atome/cm³ bereitzustellen.
  • Ein Isolationsgraben 22 erstreckt sich von der Oberfläche des Chips 12 bis hinunter auf das Substrat 16 und bildet die Grenze der Ränder der Zone 14, um das darin ausgebildete Bauelement von anderen Bauelementen auf dem Chip 12 elektrisch zu isolieren. Der Graben 22 wird durch herkömmliche Verfahren, zum Beispiel durch photolithographisches Maskieren, Ätzen, Füllen sowie Planarisieren, erzeugt. Eine n&spplus;-Subkollektor-Durchverbindungszone 26, die zum Beispiel durch tiefe Ionenimplantation von Phosphor mit einer Konzentration im Bereich von etwa 1 x 10²&sup0; Atome/cm³ gebildet wird, erstreckt sich entlang des am weitesten rechts liegenden Randes (wie aus den Figuren ersichtlich) der Zone 14 von der Oberfläche des Baulementes bis hinunter in Kontakt zu der Subkollektorzone 18.
  • Im allgemeinen gleichzeitig mit der Bildung der Struktur in der Bauelementzone 14 wird in einer angrenzenden, elektrisch isolierten Bauelementzone 30 ein (nicht gezeigter) vertikaler npn- Transistor hergestellt.
  • Mit der Bezugnahme auf FIG. 1 fortsetzend, wird gemäß der vorliegenden Erfindung ein zweistufiger n+-Ionenimplantationsprozeß verwendet, um eine n-Implantationszone 32 innerhalb der Schicht 20 und beabstandet von der Subkollektor-Durchverbindungszone 26 zu bilden. Die Implantationen werden mit einem vergleichsweise schwach n&spplus;-leitenden Dotierstoff, vorzugsweise Phosphor, durchgeführt.
  • Die vorliegenden Erfinder haben festgestellt, daß es durch die Verwendung des hierin beschriebenen zweistufigen Ionenimplantationsprozesses möglich ist, laterale pnp-Transistoren mit beträchtlich verbesserten Betriebscharakteristika bereitzustellen, ohne die gleichzeitig gebildeten vertikalen npn-Transistoren zu beeinflussen.
  • Um die vorliegende Erfindung am besten darzustellen, wird sie zuerst für ein Bauelement mit einer Konzentration der epitaxialen Schicht von etwa 1 x 10¹&sup6; Atome/cm³ (Schicht 20, wie oben beschrieben), einer Emitterzone (deren Erzeugung unten gezeigt wird), die eine Tiefe in die epitaxiale Zone hinein von etwa 0,4 um aufweist, und einer Basisbreite W, wie unten beschrieben, von etwa 0,5 um beschrieben.
  • Die erste Ionenimplantation wird mit einer vergleichsweise hohen Dotierstoffkonzentration im Bereich von etwa 3 x 10¹² Atome/cm² und bei einer vergleichsweise hohen Energie im Bereich von etwa 350 keV durchgeführt. Die zweite Ionenimplantation wird mit einer vergleichsweise niedrigeren Dotierstoffkonzentration im Bereich von etwa 8 x 10¹¹ Atome/cm² und bei einer vergleichsweise niedrigen Energie im Bereich von etwa 100 keV durchgeführt. Es versteht sich, daß, wenngleich zu Zwecken der Erläuterung die Ionenimplantationen mit erster und zweiter Ionenimplantation bezeichnet wurden, diese in beliebiger Reihenfolge mit dem gleichen Resultat durchgeführt werden können.
  • Nun bezugnehmend auf die FIG. 2 und 3 werden p-leitende Emitterbeziehungsweise Kollektorzonen 34, 36 in der Oberfläche der
  • Schicht 20 gebildet, so daß die Emitterzone vollständig in der dotierten Zone 32 enthalten ist, während die Kollektorzone wenigstens mit einem Teil der dotierten Zone überlappt. Die Emitter- und die Kollektorzone 34, 36 werden durch herkömmliche Verfahren, wie Maskieren sowie Ionendiffusion, gebildet, wobei die Emitterzone eine Tiefe D von etwa 0,4 um aufweist. Eine eigenleitende Basiszone 38 ist zwischen den benachbarten Rändern der Emitter- und der Kollektorzone 34, 36 in der Nähe der Bauelementoberfläche festgelegt. Tempern mit Wärme, zum Beispiel 40 Minuten lang bei 900 Grad Celsius, wird ausgeführt, um die Doppelionenimplantation zu aktivieren. Der so in der Zone 14 gebildete laterale pnp-Transistor kann ohne Probleme über die Verbindungen von leitenden Anschlüssen (nicht gezeigt) fertiggestellt werden.
  • Bei der Bildung der n-Zone 32 unter Verwendung der oben beschriebenen Doppelionenimplantation ergibt sich für diese eine Konzentration in der Oberfläche von etwa 5 x 10¹&sup6; Atome/cm³, eine Konzentration, die ausreicht, um einen hinreichenden Durchgriffsschutz für ein Bauelement mit einer Basisbreite W von etwa 0,50 um bereitzustellen. Für die n-Zone 32 ergibt sich des weiteren in der Nähe des Bodens der Emitterzone 34 eine höhere Konzentration von etwa 7 x 10¹&sup6; Atome/cm³. Diese höhere Konzentration entlang des Übergangs zwischen Emitter und störstellenleitender Basis wirkt dahingehend, daß die oben beschriebenen Probleme hinsichtlich eines Basisstromleckverlusts und eines PEET-Kollektorstromleckverlustes vermieden werden.
  • Es versteht sich, daß die Schritte zur Bildung der Emitter-, Basis- beziehungsweise n-Implantationszone 34, 36, 32 in einer beliebigen gewählten Reihenfolge durchgeführt werden können.
  • Die vorliegenden Erfinder haben festgestellt, daß für einen lateralen pnp-Transistor, der in einer n&supmin;-Zone mit einer Konzentration von etwa 1 x 10¹&sup6; Atome/cm³ und einer Emittertiefe D von etwa 0,4 Mikrometer gebildet wurde, Basisbreiten W von 0,10 um bis 1,0 um durch geeignete Auswahl innerhalb der folgenden Bereiche erzielt werden können: eine erste Ionenimplantation mit einem vergleichsweise hohen Energiepegel von etwa 350 keV und einer vergleichsweise hohen Dosis im Bereich von etwa 1 X 10¹² Atome/cm² bis 2 x 10¹³ Atome/cm² und eine zweite Ionenimplantation mit einem vergleichsweise niedrigen Energiepegel von etwa 100 keV und einer vergleichsweise niedrigen Dosis im Bereich von etwa 2 x 10¹¹ Atome/cm² bis 3 x 10¹² Atome/cm².
  • Es ist erkennbar, daß, wenn die Konzentration der epitaxialen Schicht 20, die gewünschte Basisbreite W oder die Tiefe D der Emitterzone 32 variiert werden, die Parameter der zwei Ionenimplantationen entsprechend variiert werden müssen. Die gewünschten Ionenimplantationen stellen selbstverständlich ein Dotierprofil bereit, das in der Nähe des Bodens der Emitterzone höher als an der Oberfläche ist. Die Dotierkonzentration in der Nähe der Oberfläche der Basiszone wird so gewählt, daß sie ausreicht, um einen Durchbruch aufgrund eines Emitter-Kollektor-Durchgriffs von etwa 2 V bei 1 nA/Mikrometer der Länge L des Übergangs an der Emitteroberfläche zu verhindern, jedoch nicht so hoch, daß die Stromverstärkung des Transistors inakzeptabel herabgesetzt wird. Die Dotierkonzentration in der Nähe des Bodens der Emitterzone wird so gewählt, daß sie gleich oder größer als etwa 7 x 10¹&sup6; Atome/cm³ ist.
  • Somit wird ein Verfahren zur Herstellung eines lateralen pnp- Transistors bereitgestellt, der im Vergleich zu ähnlichen Bauelementen nach dem Stand der Technik wesentlich verbesserte Betriebscharakteristika zeigt. Die vergleichsweise geringe Basisbreite, z.B. 0,5 um bei der gezeigten Ausführungsform, ergibt ein Bauelement, das eine Stromverstärkung in der Größenordnung von 50 für einen Kollektorstrom von 1 nA/um und eine Grenzfrequenz im Bereich von etwa 300 MHz aufweist. Die Dotierstoffkonzentration in der eigenleitenden Basiszone benachbart zur Bauelementoberfläche ist ausreichend, um einen Emitter-Kollektor- Durchgriff zu verhindern, während die vergleichsweise höhere Dotierstoffkonzentration in der Nähe des Bodens der Emitterzone, d.h. entlang des Übergangs zwischen Emitter und störstellenleitender Basis, ausreichend ist, um den Basisstrom- und den PFET- Kollektorleckstromverlust zu vermindern.
  • Die vorliegende Erfindung stellt diese wesentlichen Vorteile bereit, während sie lediglich einen zusätzlichen Maskierungsschritt erfordert, nämlich den Maskierungsschritt, der zur Bildung der Implantationszone 32 erforderlich ist.
  • Die Erfindung ist insbesondere bei der Erzeugung lateraler pnp- Transistoren auf Halbleiterchips gleichzeitig mit der Bildung vertikaler npn-Transistoren anwendbar.

Claims (5)

1. Verfahren zur Herstellung eines lateralen pnp-Transistors, wobei das Verfahren folgende Schritte beinhaltet:
Bereitstellen eines Körpers aus Halbleitermaterial mit einer isolierten n-leitenden Bauelementzone (14);
Implantieren eines n-leitenden Dotierstoffmaterials bei einer ersten Leistung und mit einer ersten Dosierung in eine gewählte Implantationszone (32) der Bauelementzone (14);
Implantieren eines n-leitenden Dotierstoffmaterials bei einer zweiten Leistung und mit einer zweiten Dosierung in die Implantationszone (32),
wobei die erste Leistung niedriger als die zweite Leistung und die erste Dosierung niedriger als die zweite Dosierung ist; und
Erzeugen von p-leitenden Emitter(34)- und Kollektor(36)- Zonen in der Bauelementzone (14) derart, daß eine eigenleitende Basiszone (38) zwischen der Kollektor(36)- und der Emitter (34)-Zone in der Implantationszone (32) festgelegt wird, wodurch die Implantationszone (32) in der Nähe des Bodens der Emitterzone (34) eine höhere Konzentration des n-leitenden Dotierstoffes und in der Nähe der Oberfläche der Basiszone (38) eine niedrigere Konzentration des n-leitenden Dotierstoffes aufweist.
2. Verfahren nach Anspruch 1, wobei der Körper Silicium-Halbleitermaterial beinhaltet.
3. Verfahren nach Anspruch 1 oder 2, wobei die Bauelementzone so gewählt ist, daß sie eine Konzentration von etwa 1 x 10¹&sup6; Atome/cm³ aufweist.
4. Verfahren nach Anspruch 3, wobei:
die für den ersten und den zweiten Implantationsschritt verwendeten Ionen Phosphorionen sind;
einer der Implantationsschritte so gewählt ist, daß er eine Dosierung im Bereich von etwa 1 x 10¹¹ Atome/cm² bis 3 x 10¹² Atome/cm² sowie eine Energie von etwa 100 keV beinhaltet; und
der andere der Implantationsschritte so gewählt ist, daß er eine Dosierung im Bereich von 1 x 10¹² Atome/cm² bis 2 x 10¹³ Atome/cm² sowie eine Energie von etwa 350 keV beinhaltet.
5. Verfahren nach Anspruch 1, wobei die Emitterzone vollständig in der Implantationszone ausgebildet ist und die Konzentration in der Implantationszone in der Nähe des Bodens der Emitterzone so gewählt ist, daß sie gleich oder größer als etwa 7 x 10¹&sup6; Atome/cm³ ist.
DE69018499T 1989-03-02 1990-01-19 Verfahren zur Herstellung eines lateralen PNP Transistors. Expired - Fee Related DE69018499T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/317,877 US4996164A (en) 1989-03-02 1989-03-02 Method for forming lateral PNP transistor

Publications (2)

Publication Number Publication Date
DE69018499D1 DE69018499D1 (de) 1995-05-18
DE69018499T2 true DE69018499T2 (de) 1995-11-09

Family

ID=23235651

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69018499T Expired - Fee Related DE69018499T2 (de) 1989-03-02 1990-01-19 Verfahren zur Herstellung eines lateralen PNP Transistors.

Country Status (4)

Country Link
US (1) US4996164A (de)
EP (1) EP0385906B1 (de)
JP (1) JPH06101474B2 (de)
DE (1) DE69018499T2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2626289B2 (ja) * 1990-03-27 1997-07-02 松下電器産業株式会社 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2507613C3 (de) * 1975-02-21 1979-07-05 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung eines invers betriebenen Transistors
US4167425A (en) * 1975-09-19 1979-09-11 Siemens Aktiengesellschaft Method for producing lateral bipolar transistor by ion-implantation and controlled temperature treatment
DE2917455A1 (de) * 1979-04-30 1980-11-13 Ibm Deutschland Verfahren zur vollstaendigen ausheilung von gitterdefekten in durch ionenimplantation von phosphor erzeugten n-leitenden zonen einer siliciumhalbleitervorrichtung und zugehoerige siliciumhalbleitervorrichtung
US4390890A (en) * 1980-06-26 1983-06-28 International Business Machines Corporation Saturation-limited bipolar transistor device
US4546536A (en) * 1983-08-04 1985-10-15 International Business Machines Corporation Fabrication methods for high performance lateral bipolar transistors
JPS6236864A (ja) * 1985-08-09 1987-02-17 Sanyo Electric Co Ltd ラテラルトランジスタ
JPS62139353A (ja) * 1985-12-13 1987-06-23 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
DE69018499D1 (de) 1995-05-18
US4996164A (en) 1991-02-26
EP0385906A2 (de) 1990-09-05
JPH06101474B2 (ja) 1994-12-12
EP0385906A3 (de) 1991-08-21
EP0385906B1 (de) 1995-04-12
JPH02271636A (ja) 1990-11-06

Similar Documents

Publication Publication Date Title
DE3105118C2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat
DE69030415T2 (de) Verfahren zur Herstellung eines DMOS Transistors
DE68925116T2 (de) In gemischter Technologie hergestellte integrierte Schaltung mit CMOS-Strukturen und leistungsfähigen lateralen Bipolartransistoren mit erhöhter Early-Spannung und Herstellungsverfahren dafür
DE3788453T2 (de) Komplementäres vertikales bipolares Transistorpaar mit flachem Übergang.
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE4139490A1 (de) Bicmos-vorrichtung und verfahren zur herstellung derselben
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE69530441T2 (de) Eine Methode zur Herstellung von BiCMOS-Halbleiterteilen
DE2507366B2 (de) Verfahren zur Unterdrückung parasitärer Schaltungselemente
DE69618077T2 (de) Isolierter vertikaler PNP-Transistor und Verfahren zu seiner Herstellung
DE69425748T2 (de) Transistoren und Verfahren zu deren Herstellung
DE19744860A1 (de) Komplementäre Bipolartransistoren und Verfahren zur Herstellung derselben
DE69132468T2 (de) Selbst ausrichtende Kollektor-Implantation für bipolare Transistoren
DE3884665T2 (de) Hochleistungstransistor mit Seitenwandemitter.
DE68923730T2 (de) Verfahren zur Herstellung einer bipolaren integrierten Schaltung.
DE69031846T2 (de) Integrierte BICMOS-Schaltung
DE69223945T2 (de) Leistung feldeffekt transistor mit geringer schwellspannung
DE2205991B2 (de) Verfahren zur bildung eines fuer lawinendurchbruch vorgesehenen uebergangs in einem halbleiter-bauelement
DE69332112T2 (de) Verbesserter biolarer Transistor
EP0974161B1 (de) Halbleiterbauelement mit struktur zur vermeidung von querströmen
DE2529951A1 (de) Lateraler, bipolarer transistor
DE69018499T2 (de) Verfahren zur Herstellung eines lateralen PNP Transistors.
DE69527031T2 (de) Hochleistungs-, Hochspannungs-, nicht-epitaxialer Bipolartransistor
DE68929268T2 (de) Herstellungsprozess für bipolare Sinkerstruktur

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee