DE68925619T2 - Mikrorechnerschnittstellenanordnung - Google Patents
MikrorechnerschnittstellenanordnungInfo
- Publication number
- DE68925619T2 DE68925619T2 DE1989625619 DE68925619T DE68925619T2 DE 68925619 T2 DE68925619 T2 DE 68925619T2 DE 1989625619 DE1989625619 DE 1989625619 DE 68925619 T DE68925619 T DE 68925619T DE 68925619 T2 DE68925619 T2 DE 68925619T2
- Authority
- DE
- Germany
- Prior art keywords
- output
- terminal
- input
- coupled
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000004044 response Effects 0.000 claims description 10
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 238000001514 detection method Methods 0.000 description 5
- 238000002405 diagnostic procedure Methods 0.000 description 5
- 101000687727 Homo sapiens Transcriptional regulator PINT87aa Proteins 0.000 description 4
- 102100024797 Transcriptional regulator PINT87aa Human genes 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/079—Root cause analysis, i.e. error or fault diagnosis
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
- Hardware Redundancy (AREA)
- Tests Of Electronic Circuits (AREA)
Description
- Diese Erfindung betrifft eine Mikrocomputer-Schnittstellenanordnung, und insbesondere eine Schnittstellenanordnung, welche die Identifizierung einer fehlerhaften Schnittstelleneinheit unter einer Vielzahl von mit einer Mikrocomputereinheit gekoppelten derartigen Einheiten ermöglicht.
- Es ist bekannt, eine Vielzahl von Schnittstelleneinheiten, wie Leistungsschalteinheiten mit einem Mikrocomputer zu koppeln, welcher das Schalten der Einheiten über jeweilige Steuerleitungen steuert.
- Jede derartige Einheit ist üblicherweise mit einem Fehleranzeige-Ausgang versehen, der ein Fehleranzeige-Ausgangssignal schafft, falls in der Einheit ein Fehler auftritt. Es ist üblich, alle Fehleranzeige-Ausgangsklemmen in einer verdrahteten ODER-Konfiguration zusammenzukoppeln und zum Interrupt- Eingang der Mikrocomputer-Einheit zu führen.
- Im Falle eines in einer der Schnittstelleneinheiten auftretenden Fehlers wird ein Ausgangssignal an ihrem Fehleranzeige- Ausgang den Mikrocomputer unterbrechen, um ihn von dem Fehler zu unterrichten. Im Hinblick auf die verdrahtete ODER-Konfiguration ist es bisher nicht möglich gewesen, ohne separate Diagnosevorgänge, welche das Vorsehen eines besonderen Diagnosestiftes und das Stören der Ausgangszustände der Einheiten erforderlich machten, die Einheit zu identifizieren, von der das Fehleranzeige-Signal stammt.
- US-A-3 911 400 offenbart eine Ansteuerbedingungs-Erfassungsschaltung in einem Datenbearbeitungs-System mit einer Anzahl von Ansteuereinheiten. Jede Ansteuereinheit enthält ein Flip- Flop, das gesetzt werden kann, wenn ein Fehlerzustand auftritt. Das FlipFlop übermittelt ein Signal zum Unterbrechen des Systems. US-A-4 642 760 offenbart eine Statusänderungs-Sammelvorrichtung, bei der Statusänderungsdaten einem Prozessor von einer Vielzahl von Eingabegeräten zugeleitet werden. Wenn ein Interrupt-Signal von dem Prozessor empfangen wird, wird ein Erfassungssignal an alle Ein/Aus-Geräte gesendet und dasjenige, das das Interrupt-Signal erzeugt hat, antwortet auf das Erfassungssignal auf einer eindeutigen Leitung zum Prozessor.
- Erfindungsgemäß wird eine Mikrocomputer-Schnittstellenanordnung geschaffen, welche umfaßt:
- eine Mikrocomputer-Einheit mit einer Vielzahl von Eingabe/Ausgabe- (I/O-)Klemmen und einer Interruptanzeige-Eingangsklemme; eine Vielzahl von Schnittstellen-Einheiten, jeweils mit:
- einer über eine 2wege-Steuerleitung mit einer jeweiligen I/O- Eingangsklemme einer Mikrocomputer-Einheit gekoppelten Eingangsklemme;
- einer Ausgangsklemme; und
- zwischen der Eingangs- und der Ausgangsklemme angeschlossene Ausgabemittel;
- bei der jede der Vielzahl von Schnittstellen-Einheiten weiter enthält:
- eine Fehler-Anzeigeklemme, wobei die Fehler-Anzeigeklemmen der Vielzahl von Schnittstellen-Einheiten miteinander und mit der Interruptanzeige-Eingangsklemme des Mikrocomputers gekoppelt sind;
- und die Anordnung weiter umfaßt:
- auf einen Fehlerzustand an der Ausgangsklemme mindestens einer Schnittstellen-Einheit reagierende Fehler-Anzeigemittel zum Schaffen eines Fehler-Anzeigesignals an der Fehler-Anzeigeklemme, um einen Interrupt der Mikrocomputer-Einheit herbeizuführen und um über die mit den Fehler-Anzeigeklemmen gekoppelte Interruptanzeigeklemme den Zustand der Eingangsklemme der mindestens einen Schnittstellen-Einheit ohne Beeinflussung des Ausgangszustandes zu invertieren, wodurch die mit einem Fehlerzustand behaftete Schnittstellen-Einheit identifiziert werden kann.
- Fehleranzeigemittel enthält bevorzugterweise Diagnosemittel zum Schaffen eines Ausgangssignals in Abhängigkeit von einem Fehlerzustand an der Ausgangsklemme.
- Das Fehleranzeigemittel kann weiter einen steuerbaren Schalter enthalten mit einem Eingang, der mit dem Ausgang des Diagnosemittels gekoppelt ist, und einem Ausgang, der mit der Fehleranzeigeklemme gekoppelt ist, um das Fehleranzeigesignal zu schaffen.
- Der steuerbare Schalter kann einen Ausgang besitzen, um eine Ausgangsspannung in Abhängigkeit von dem Ausgangssignal des Diagnosemittels zu schaffen, und das auf das Fehleranzeigesignal reagierende Mittel kann einen Komparator enthalten, um die Ausgangsspannung mit einer Referenzspannung zu vergleichen.
- Typischerweise ist die Referenzspannung größer als die genannte Ausgangsspannung des steuerbaren Schalters, und es sind Strominjektionsmittel vorgesehen, die bei Unterbrechung der Mikrocomputereinheit betätigbar sind, um Strom in den steuerbaren Schalter zu injizieren, damit dessen Ausgangsspannung über den Pegel der Referenzspannung erhöht wird, wodurch ein Ausgangssignal am Ausgang des Komparators geschaffen wird.
- Vorzugsweise enthält das Ausgabemittel Signaispeichermittel, die zwischen der Eingangsklemme und der Ausgangsklemme angeschlossen sind.
- Typischerweise ist ein zweiter steuerbarer Schalter zwischen der Eingangsklemme und dem Signalspeichermittel gekoppelt, wobei das Signalspeichermittel einen mit einer wählbaren Klemme des Schalters gekoppelten Eingang besitzt, und ein Inverter ist zwischen dem Ausgang des Signalspeichermittels und einer zweiten wählbaren Klemme gekoppelt, und der Ausgang des Komparators ist mit einem Steuereingang des zweiten steuerbaren Schalters gekoppelt, um die zweite Klemme des Schalters in Reaktion auf ein durch den Komparator geschaffenes Ausgangssignal anzuwählen, wodurch, wenn die zweite Klemme angewählt wird, die Eingangsklemme damit gekoppelt wird, um den Eingangszustand zu invertieren.
- Eine beispielhafte Ausführung der Erfindung wird nun mit Bezug auf die beigefügten Zeichnungen beschrieben, in welchen:
- Fig. 1 ein schematisches Blockschaltbild einer erfindungsgemäßen Mikrocomputer-Schnittstellenanordnung ist; und
- Fig. 2 ein weiter ins einzelne gehendes Blockschaltbild einer Schnittstelleneinheit aus Fig. 1 ist.
- In Fig. 1 besitzt eine Mikrocomputereinheit (MCU) 10 eine Vielzahl von I/O-(Eingangs/Ausgangs)-Klemmen P1, P2, P3 bis Pn und eine Interrupt-Anzeigeklemme PINT, die eine Einzelrichtungs-Interruptklemme oder ein als Interruptklemme benutzter I/O-Stift sein kann.
- Der I/O-Klemmen P1, P2, P3, ... Pn sind mittels jeweiliger Zweiwege-Steuerleitungen 20 mit Eingangsklemmen 25 der jeweiligen Schnittstelleneinheiten 30a, 30b, 30c, ... 30n verbunden.
- Jede Schnittstelleneinheit 30a bis 30n besitzt auch eine Fehleranzeigeklemme 35 und eine Ausgangsklemme 40. Alle Fehleranzeigeklemmen 35 sind in einer verdrahteten ODER-Konfiguration miteinander gekoppelt und mit der Interruptklemme PINT der MCU 10 mittels einer Fehlerleitung 45 verbunden.
- Jede Schnittstelleneinheit schafft einen entsprechenden Ausgangszustand (in Abhängigkeit von ihrer Funktion) in Reaktion auf ein Dateneingangssignal, das ihrer Eingangsklemme 25 von der jeweiligen I/O-Klemme der MCU 10 zugeführt wird.
- Ein PNP-Transistor 50 hat seine Basiselektrode mit einer Klemme P5 der MCU 10 verbunden und seinen Emitter bzw. Kollektor jeweils mit einer Versorgungsleitung 55 bzw. der Fehlerleitung 45 verbunden.
- Im Falle eines innerhalb einer der Schnittstelleneinheiten 30a bis 30n auftretenden Fehlererscheinung tritt ein Fehleranzeigesignal an dem Fehleranzeigeausgang 35 der fehlerhaften Einheit auf und wird über die Fehlerleitung 45 zum Interrupteingang PINT geführt, wo die MCU 10 unterbrochen (interrupted) wird.
- Beim Unterbrechen (Einleitung eines Interrupt bei) der MCU wird ein Diagnosevorgang eingeleitet, um zu bestimmen, welche Schnittstelleneinheit fehlerhaft ist. Ein Signal wird von der Klemme P5 der MCU 10 an die Basis des PNP-Transistors 50 angelegt, um den Transistor 50 einzuschalten. Durch den Transistor 50 wird Strom in die Fehlerleitung 45 und in die Fehleranzeigeklemme 35 jeder Schnittstelleneinheit 30 injiziert.
- In Reaktion auf den in die Fehlerleitung 45 injizierten Strom wird der Logikwert des Datenzustandes der fehlerhaften Schnittstelleneinheit, der vorher durch die MCU 10 eingestellt wurde, zum Invertieren gebracht, während die nicht fehlerhaften Einheiten ihre Datenzustände auf ihre ursprünglich eingesetzten Werte verriegelt halten.
- Während die I/O-Klemmen P1 bis Pn durch die MCU 10 auf den Eingabemodus gesetzt sind, liest die MCU die an den Klemmen 25 der Schnittstelleneinheiten 30 angebotenen Datenwerte und bestimmt die fehlerhafte Einheit mit Hilfe ihres invertierten Datenwertes. Die fehlerhafte Einheit wird so identifiziert, ohne die Ausgangsdatenwerte der Schnittstelleneinheiten zu ändern.
- In Fig. 2 ist ein schematisches Blockschaltbild einer als Beispiel gezeigten Schnittstelleneinheit aus Fig. 1 dargestellt. Bei diesem Beispiel ist die Schnittstelleneinheit ein gesteuerter hochliegender Schalter zum Einkoppeln einer an die VDD- Versorgungsklemme angelegten Versorgungsspannung VDD an die Ausgangsklemme 40 in Reaktion auf einen Digitalwert, der durch die MCU 10 an die Eingangsklemme 25 angelegt wird.
- Die Eingangsklemme 25 ist mit dem Ausgang 61 eines steuerbaren Schalters 62 gekoppelt, der anwählbare Klemmen 63 und 64 besitzt, welche in Reaktion auf einen an einen Steuereingang 65 angelegten Steuersignal wählbar sind.
- Der Schalter 62 ist normalerweise mit seinem Eingang 61 an der Klemme 64 angekoppelt, an die auch der Signalspeicher (Zwischenspeicher) 66 angekoppelt ist.
- Der Signalspeicher 66 besitzt einen Ausgang 67, der über einen Inverter 68 mit der zweiten wählbaren Klemme 63 des Schalters 62 gekoppelt ist.
- Der Ausgang 67 des Signalspeichers 66 ist mit dem Steuereingang 68 eines Leistungsschalters 69 gekoppelt, der zwischen der VDD- Versorgungsklemme und der Ausgangsklemme 40 angeschlossen ist.
- Beim Anlegen eines entsprechenden Digitalwertes an die Eingangsklemme 25 durch die MCU 10 wird dieser Wert am Ausgang des Signalspeichers gehalten und schließt den steuerbaren Schalter, um die Versorgungsspannung VDD mit der Ausgangsklemme 40 zum Anlegen an eine Last zu koppeln.
- Die Ausgangsklemme 40 ist jeweils mit einem Eingang 72, 73 jedes von zwei Komparatoren 70, 71 gekoppelt. Der Komparator 70 ist ein Spannungs-Erfassungskomparator, dessen zweiter Eingang 74 eine Referenzspannung erhält, und ein Ausgangssignal schafft, falls die Ausgangsspannung zu niedrig abfällt; eine derartige Situation kann auftreten, wenn der Lastwiderstand zu niedrig wird, jedoch nicht Null ist.
- Der Komparator 71 ist ein Stromerfassungs-Komparator, und sein zweiter Eingang 75 ist über einen Widerstand 76 mit der Eingangsklemme 40 gekoppelt. Der Komparator 71 erfaßt den Spannungsabfall über dem Widerstand und schafft ein Ausgangssignal, wenn der Abfall zu groß wird, was einen zu hohen Stromfluß anzeigt, wenn beispielsweise eine Kurzschlußlast vorhanden ist.
- Die Komparatoren 70 und 71 haben Ausgänge 78 bzw. 77, die mit einer Diagnoseschaltung 80 gekoppelt sind, die auch mit dem Ausgang 67 des Signalspeichers gekoppelt ist. Der Logikzustand des Signalspeicherausgangs 67 bezeichnet der Diagnoseschaltung 80 den beabsichtigten Ausgangszustand, und dieser beabsichtigte Zustand wird mit den Ausgangszuständen der Komparatoren 70 und 71 verglichen, um zu bestimmen, ob ein Fehlerzustand existiert.
- Die Diagnoseschaltung 80 besitzt einen mit der Gate-Steuerelektrode 91 eines MOS-Transistors 90 gekoppelten Ausgang 81, wobei die Drainelektrode des Transistors mit einer Fehleranzeigeklemme 35 gekoppelt ist, während seine Source-Elektrode über einen Widerstand 92 mit der Massereferenzklemme 93 gekoppelt ist.
- Die Source-Klemme des Transistors 90 ist mit einem Eingang 101 eines Komparators 100 gekoppelt, dessen anderer Eingang 102 eine Referenzspannung empfängt. Der Komparator 100 ist mit seinem Ausgang 103 mit dem Steuereingang 65 des steuerbaren Schalters 62 gekoppelt.
- Falls ein Fehler durch die Diagnoseschaltung 80 erfaßt wurde, wird an ihrem Ausgang 81 ein Ausgangssignal geschaffen und an die Gate-Elektrode 91 des Transistors 90 angelegt, um den Transistor EINzuschalten. In dem Transistor 90 fließt Strom, und an der Fehleranzeigeklemme 35 wird eine Fehleranzeigespannung entwickelt. Die Fehleranzeigespannung wird an die Interruptklemme PINT der MCU 10 angelegt.
- Durch den Transistor 90 fließender Strom entwickelt auch eine Spannung über dem Widerstand 92, und diese Spannung erscheint an der Eingangsklemme 101 des Komparators 100. Der Wert der an die Referenzeingangsklemme 102 des Komparators 100 angelegten Referenzspannung wird so gewählt, daß er größer ist als der an dem Widerstand 92 entwickelte, so daß in diesem Zustand der Komparator kein Ausgangssignal schafft. Das geschieht, um fortlaufenden Normalbetrieb sicherzustellen, bis die MCU 10 einen Diagnosetest einleitet.
- Wie vorstehen erklärt wurde, werden bei Einleitung des Diagnosetests die I/O-Klemmen der MCU 10 auf Eingabe geschaltet, um den Logikzustand an den Eingangsklemmen 25 der Schnittstelleneinheiten 30 zu lesen, und durch den Transistor 50 wird in die Fehleranzeigeklemmen 35 jeder Schnittstelleneinheit Strom injiziert.
- Der injizierte Strom erhöht den Stromfluß durch den Transistor 90 und damit den Spannungsabfall über den Widerstand 92 bei der fehlerhaften Schnittstelleneinheit. Die an dem Eingang 101 des Komparators 100 anliegende Spannung erhöht sich, und überschreitet nun die an der Eingangsklemme 102 anliegende Referenzspannung.
- Der Komparator 100 schafft ein Ausgangssignal, welches den steuerbaren Schalter umlegt, um die Eingangsklemme 25 mit der wählbaren Klemme 63 zu koppeln. An dieser Klemme 63 erscheint der invertierte Logikzustand zu dem ursprünglich an der Eingangsklemme 25 angelegten und nun am Ausgang 67 des Signalspeichers 66 auftretenden, infolge der Verbindung des Inverters 68. So zeigt die Eingangsklemme 25 auch den inversen Logikzustand zu dem durch die MCU 10 festgesetzten und am Ausgang 67 des Signalspeichers 66 gespeicherten an.
- Bei allen anderen Schnittstelleneinheiten, bei denen kein Fehler erfaßt ist, wird der jeweilige Transistor 90 nicht EINgeschaltet, und die steuerbaren Schalter 62 werden die Kopplung der Eingangsklemmen 25 mit den nichtinvertierten Ausgängen 67 der Signalspeicher 66 aufrecht erhalten, und die MCU wird dementsprechend die ursprünglich festgesetzten Logikzustände lesen.
- So erlaubt die Schnittstellenanordnung nach der Erfindung das Erfassen nicht nur eines Fehlerzustandes, sondern auch die Identifizierung einer fehlerhaften Schnittstelleneinheit, ohne die Ausgangszustände der korrekt arbeitenden Einheiten zu verlieren oder in anderer Weise zu ändern.
- Nach Vollendung des Diagnosetests wird der Transistor 50 abgeschaltet und die I/O-Klemmen P1 bis Pn werden wiederum in Ausgabe gesetzt, wobei ihre Ursprungsdatenwerte wieder hergestellt werden. Das Abnehmen des in den Transistor 90 injizierten Stromes ergibt das Entfernen des Ausgangssignals des Komparators 100, und der Schalter 62 kehrt zu seinem Ausgangszustand zurück, in welchem die Eingangsklemme 25 mit dem Eingang des Signalspeichers 66 gekoppelt ist.
- Die beschriebene Ausführung gilt nur als Beispiel, und Abwandlungen können ohne Abweichen von dem Erfindungsbereich hergestellt werden, wie er durch die angefügten Ansprüche definiert ist. So ist die Erfindung z.B., obwohl sie mit Bezug auf eine hochliegende Schaltschnittstelle beschrieben wurde, auf jede Art von Schnittstelle anwendbar, bei der der Ausgabe- Logikzustand in Abhängigkeit von einem durch einen Mikrocomputerausgang zugeleiteten Eingangs-Logikzustand gesteuert wird. Auch sind die bestimmten erfaßten Fehlerbedingungen nur beispielsweise angegeben, und es können andere zusätzliche Fehlererfassungsmittel benutzt werden, z.B. eine Leerlaufkreis- Lasterfassung und eine Erfassung des thermischen Grenzwertes.
Claims (8)
1. Mikrocomputer-Schnittstellenanordnung, welche umfaßt:
eine Mikrocomputer-Einheit (10) mit einer Vielzahl von
Eingabe/Ausgabe-(I/O-)Klemmen (P1,P2,P3 ... Pn) und einer
Interruptanzeige-Eingangsklemme (PINT);
eine Vielzahl von Schnittstellen-Einheiten (30a,30b,30c ...
30n), jeweils mit:
einer über eine 2Wege-Steuerleitung (20) mit einer
jeweiligen I/O-Eingangsklemme (P1,P2,P3 ... Pn) einer
Mikrocomputer-Einheit (10) gekoppelten Eingangsklemme (25);
einer Ausgangsklemme (40); und
zwischen der Eingangs- (25) und der Ausgangsklemme (40)
angeschlossene Ausgabemittel (61-69);
dadurch gekennzeichnet, daß jede der Vielzahl von
Schnittstellen-Einheiten weiter enthält:
eine Fehler-Anzeigeklemme (35), wobei die
Fehler-Anzeigeklemmen (35) der Vielzahl von Schnittstellen-Einheiten
(30a,30b,30c ... 30n) miteinander und mit der
Interruptanzeige-Eingangsklemme (PINT) des Mikrocomputers gekoppelt
sind;
und daß die Anordnung weiter umfaßt:
auf einen Fehlerzustand an der Ausgangsklemme (40)
mindestens einer Schnittstellen-Einheit (30a,30b,30c ... 30n)
reagierende Fehler-Anzeigemittel (80,90,100) zum Schaffen
eines Fehler-Anzeigesignals an der Fehler-Anzeigeklemme
(35), um einen Interrupt der Mikrocomputer-Einheit (10)
herbeizuführen und um über die mit den
Fehler-Anzeigeklemmen (35) gekoppelte Interruptanzeigeklemme (PINT) den
Zustand der Eingangsklemme der mindestens einen
Schnittstellen-Einheit (30a,30b,30c ... 30n) ohne Beeinflussung
des Ausgangszustandes zu invertieren, wodurch die mit einem
Fehlerzustand behaftete Schnittstellen-Einheit (30a,30b,30c
... 30n) identifiziert werden kann.
2. Anordnung nach Anspruch 1, bei der die Fehler-Anzeigemittel
(80,90,50) Diagnosemittel (80) zum Schaffen eines
Ausgangssignals in Reaktion auf einen Fehlerzustand an der
Ausgangsklemme (40) enthalten.
3. Anordnung nach Anspruch 2, bei der die Fehler-Anzeigemittel
(80,90,50) weiter einen steuerbaren Schalter (90) umfassen,
der einen mit dem Ausgang des Diagnosemitteis gekoppelten
Eingang und einen zum Schaffen des Fehler-Anzeigesignals
mit der Fehler-Anzeigeklemme (35) gekoppelten Ausgang
umfaßt.
4. Anordnung nach Anspruch 3, bei der der steuerbare Schalter
einen Ausgang zum Schaffen einer Ausgangsspannung in
Reaktion auf das Ausgangssignal des Diagnosemittels (80)
besitzt.
5. Anordnung nach Anspruch 4, bei der die auf das Fehler-
Anzeigesignal reagierenden Mittel (80,90,100) einen
Komparator (100) zum Vergleichen der Ausgangsspannung des
steuerbaren Schalters (90) mit einer Referenzspannung
enthalten.
6. Anordnung nach Anspruch 5, bei der die Referenzspannung
größer als die Ausgangsspannung des steuerbaren Schalters
(90) ist und Strom-Injektionsmittel (50) vorgesehen ist,
das auf einen Interrupt der Mikrocomputer-Einheit (10) hin
betreibbar ist, Strom in den steuerbaren Schalter (90) zu
injizieren, um dessen Ausgangsspannung über den Pegel der
Referenzspannung zu erhöhen, wodurch ein Ausgangssignal am
Ausgang des Komparators (100) geschaffen wird.
7. Anordnung nach einem der vorangehenden Ansprüche, bei der
das Ausgabemittel (61-69) zwischen der Eingabeklemme (25)
und der Ausgabeklemme (40) angeschlossenes
Signalspeichermittel (66) enthält.
8. Anordnung nach Anspruch 7, bei der ein zweiter steuerbarer
Schalter (61) zwischen der Eingangsklemme (25) und dem
Signalspeichermittel (66) angeschlossen ist, das
Signalspeichermittel (66) einen mit einer wählbaren Klemme (64) des
Schalters (61) gekoppelten Eingang besitzt, ein Inverter
(68) zwischen dem Ausgang des Signalspeichermittels (66)
und einer zweiten wählbaren Klemme (63) angeschlossen ist,
und der Ausgang des Komparators mit einem Steuereingang
(65) des zweiten steuerbaren Schalters (61) gekoppelt ist,
um die zweite Klemme (63) des Schalters anzuwählen in
Reaktion auf ein durch den Komparator (100) geschaffenes
Ausgangssignal, wodurch, wenn die zweite Klemme (63) gewählt
ist, die Eingangsklemme (25) damit gekoppelt wird, um den
Eingangszustand zu invertieren.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB8827663A GB2228111B (en) | 1988-11-26 | 1988-11-26 | Microcomputer interface arrangement |
Publications (2)
Publication Number | Publication Date |
---|---|
DE68925619D1 DE68925619D1 (de) | 1996-03-21 |
DE68925619T2 true DE68925619T2 (de) | 1996-09-12 |
Family
ID=10647524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1989625619 Expired - Fee Related DE68925619T2 (de) | 1988-11-26 | 1989-11-09 | Mikrorechnerschnittstellenanordnung |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP0371296B1 (de) |
JP (1) | JPH0610792B2 (de) |
DE (1) | DE68925619T2 (de) |
GB (1) | GB2228111B (de) |
HK (1) | HK113095A (de) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3911400A (en) * | 1974-04-19 | 1975-10-07 | Digital Equipment Corp | Drive condition detecting circuit for secondary storage facilities in data processing systems |
JPS5939188A (ja) * | 1982-08-30 | 1984-03-03 | Hitachi Ltd | 状態変化デ−タ収集方法 |
-
1988
- 1988-11-26 GB GB8827663A patent/GB2228111B/en not_active Expired - Lifetime
-
1989
- 1989-11-09 EP EP19890120775 patent/EP0371296B1/de not_active Expired - Lifetime
- 1989-11-09 DE DE1989625619 patent/DE68925619T2/de not_active Expired - Fee Related
- 1989-11-22 JP JP1304521A patent/JPH0610792B2/ja not_active Expired - Lifetime
-
1995
- 1995-07-13 HK HK113095A patent/HK113095A/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
GB2228111A (en) | 1990-08-15 |
GB8827663D0 (en) | 1988-12-29 |
JPH0610792B2 (ja) | 1994-02-09 |
DE68925619D1 (de) | 1996-03-21 |
GB2228111B (en) | 1992-10-21 |
EP0371296A3 (de) | 1992-08-05 |
EP0371296B1 (de) | 1996-02-07 |
JPH02188838A (ja) | 1990-07-24 |
EP0371296A2 (de) | 1990-06-06 |
HK113095A (en) | 1995-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3884037T2 (de) | Programmierungsschaltung für Eingabe-/Ausgabezelle eines programmierbaren Logikarrays. | |
DE2311034C2 (de) | Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips | |
DE69107463T2 (de) | Integrierte Schaltung, System und Verfahren zur Fehlererzeugung. | |
EP0090255B1 (de) | Tristate-Treiberschaltung | |
DE3689031T2 (de) | Integrierte Halbleiterschaltung mit Prüfschaltung. | |
DE68912982T2 (de) | Verfahren und Anordnung zum Testen mehrfacher Speiseverbindungen einer integrierten Schaltung auf einer Printplatte. | |
DE68909452T2 (de) | Integrierte monolithische Schaltung mit einem Prüfbus. | |
DE4417091C2 (de) | Mikrocomputer mit einer Überwachungszeitsteuerschaltung | |
EP0235559B1 (de) | Informationsübergabesystem zur Übergabe von binären Informationen | |
DE68916106T2 (de) | Verfahren und Gerät zur Prüfung von Tri-State-Treibern. | |
DE3611848A1 (de) | Taktauswahleinheit | |
DE2418650A1 (de) | Einrichtung zur pruefung und ueberwachung von stromversorgungsgeraeten | |
DE69724318T2 (de) | Prüfung und Reparatur einer eingebetteten Speicherschaltung | |
DE68921966T2 (de) | Nach einem Verriegelungseffekt zum Normalbetrieb rücksetzbare komplementäre Schaltungsvorrichtung. | |
EP0024045A1 (de) | Prüfeinrichtung zur Fehldiagnose in Mehrrechner-Systemen, insbesondere in Multimikrocomputer-Systemen | |
DE69219235T2 (de) | Testen von Eingangs- und Ausgangsstufen in integrierten Schaltungen | |
EP0508061B1 (de) | Schaltungsanordnung zum Testen integrierter Schaltungen | |
EP0214508B1 (de) | Integrierter Halbleiterspeicher | |
DE69114156T2 (de) | Elektronische Einrichtung mit einer eine transformatorlose Last umfassenden integrierten Gegentaktschaltung. | |
DE68925619T2 (de) | Mikrorechnerschnittstellenanordnung | |
DE3750316T2 (de) | Logische Schaltung mit niedrigem Verbrauch und hoher Schaltgeschwindigkeit. | |
EP0031025B1 (de) | Fehlererkennungs- und -korrektureinrichtung für eine logische Anordnung | |
DE69120931T2 (de) | Leistungsfreie schaltung zur untersuchung von lasersicherungen zur redundanz beim vlsi-entwurf | |
DE69128116T2 (de) | Flash-A/D-Wandler mit Prüfschaltung | |
DE3486064T2 (de) | Logische schaltung mit eingebauter selbsttestfunktion. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |