DE68924332T2

DE68924332T2 - Digitaler GMSK-Modulator mit nicht ganzzahliger Bitintervallverarbeitung.

Info

Publication number: DE68924332T2
Application number: DE68924332T
Authority: DE
Inventors: Chih-Fei Wang
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1988-11-30
Filing date: 1989-11-28
Publication date: 1996-05-15
Anticipated expiration: 2009-11-29
Also published as: EP0371751A3; IE893247L; CA2000475A1; EP0371751B1; ATE128302T1; MY104453A; CA2000475C; IL91945A0; DE68924332D1; IL91945A; IE893247A1; HK1000407A1; DK101691A; PT92434A; ES2077585T3; JPH04502540A; TR24950A; IE69762B1; GR3018008T3; JP2797710B2

Description

Sachgebiet der Erfindung

Die vorliegende Erfindung bezieht sich allgemein auf Funkfrequenz-(HF)-Schaltkreise und Insbesondere auf HF-Modulationsschaltkreise.

Stand der Technik

Eine Gauß-Minimal-Phasenlagenmodulatlon (Gaussian Minimum Shlft Keying- GMSK) kann digital durch Einsetzen von ROM-(Read Only Memory) Durchsichtstabellen oder eine Kombination von Random-Logik- und ROM-Durchsichtstabellen, die digitale FIR- (Finite Impulse Response - begrenztes Ansprechen auf einen Impuls) Techniken verwenden, erzeugt werden. Dies wird typischerweise durch ein HF-System durch Programmieren von zwei ROM's mit Daten durchgeführt, um FIR-Filterfunktionen vorzunehmen, wobei ein ROM so programmiert ist, um eine I-Kanalkomponente zu produzieren, und der zweite ROM so programmiert ist, um eine Q-Kanalkomponente des Basisband-GMSK-Signals zu produzieren. Figur 1 stellt diese bekannte Maßnahme dar. Für weitere Details bezüglich dieser Modulationstechnik wird Bezug auf H. Suzuki et al, "Single-Chip Baseband Waveform Generator CMOS-LSI for Quadrature-Type GMSK Modulator", Electronic Letters, 11. Oktober 1984, Vol. 20, Nr. 21, Seiten 875-876, genommen, die ein Diagramm offenbart, das für dasjenige, das hier in Figur 1 dargestellt ist, repräsentativ ist. Zusätzliche Hintergrundinformationen der Modulatlons/Demodulatlonssysteme für eine Frequenzmodulation mit Frequenzumtastung, z.B. MSK oder GMSK, können unter Bezugnahme auf die US-Patente 4,606,051 - Crabtree; 4,414,675 - Comroe, und 4,581,749 - Carney et al, erhalten werden, die auf Motorola, Inc., übertragen sind. Referenzen können auch auf M. Simon und C. Wang, "Bit Synchronization of Differentially Detected MSK and GMSK", IEEE International Conference on Communications, Juni 1985, Seiten 583-590; und K. Murota und K. Hirade, "GMSK Modulation for Digital Mobile Radio Telephony", IEEE Transactions on Communications, Vol. COM-29, Nr. 7, Juli 1981, Seiten 1044-1050, vorgenommen werden. Zur Information über digitale Phasenmodulationstechniken, die ROM's verwenden, wird Bezug auf John B. Anderson, Tor Aulin und Carl-Erik Sundberg, "Digital Phase Modulation", Plenum Press, New York, NY, 1986, Seiten 211-235, genommen.
Eine solche Technik arbeitet gut mit Daten, die regulär auf 1-Bit-Intervallen herausgetaktet werden. Allerdings sind Zeiten vorhanden, wenn die Daten für ein Intervall größer als 1-Bit (z.B. 1,25 Bits) herausgetaktet werden müssen. Dies kann zum Beispiel in TDMA- (Time Division Multiple Access - Zeitmultiplexzugriffs-) Systemen auftreten, die Zeitschlitze haben, die eine nicht ganzzahlige Anzahl von Bits besitzen.
Theoretisch würde ein solches Erfordernis keine Nachbarkanalstörung in dem Übertragungsfrequenzspektrum verursachen, da die Datenrate unter solchen irregulären Zeitpunkten erniedrigt ist. Allerdings bewirkt das Bruchteilsbitintervall eine Phasendiskontinultät in dem ROM-Durchsichtstabellen-Ausgang. Aus diesem Grund können bekannte Systeme, die den Weg der Figur 2 verwenden, nicht eingesetzt werden, um ein solches Erfordernis zu erfüllen.

Zusammenfassung der Erfindung

Gemäß der vorliegenden Erfindung wird ein digitaler Modulator zur Erzeugung winkelmodulierter Träger geschaffen, der aufweist: einen Taktschaltkreis, der mit einem Eingangsdatensignal zur Erzeugung von Taktsignalen synchronisiert ist; mindestens eine vorprogrammierte Speichervorrichtung, die einen Inhalt besitzt; und einen Steuerschaltkreis, der durch die Taktsignale zum Adressieren der vorprogrammierten Speichervorrichtung in Abhängigkeit des Eingangsdatensignals gesteuert wird, um auf den vorprogrammierten Speichervorrichtungsinhalt zuzugreifen; wobei der digitale Modulator gekennzeichnet ist durch: einen Zähler, der mit dem Steuerschaltkreis verbunden und durch ein Indikatorsignal gesteuert wird, das ein nicht ganzzahliges Bit-Intervall zur selektiven Adressierung der vorprogrammierten Speichervorrichtung in Abhängigkeit des Indikatorsignais anzeigt, wodurch die Phasenkontinuität eines winkelmodulierten Trägers während nicht ganzzahliger Bit-Modulationen beibehalten wird.
In einer bevorzugten Ausführungsform weist der Steuerschaltkreis auf: einen Interpolationszähler, der durch die Taktsignale zur Einrichtung einer Datenübertragungsrate und zur Bildung von Speichervorrichtungs-Adress-Slgnalen zu der vorprogrammierten Speichervorrichtung unter der Datenübertragungsrate angesteuert wird; ein Datenschieberegister, das mit dem Interpolationszähler zum Empfangen der Eingangsdatensignale und zum Liefern vorprogrammierter Speichervorrichtungs-Adress-Signale, die Komponenten eines Basilsbandmodulatlonssignals darstellen, verbunden ist; und ein Quadrant-Register, das verbunden ist mit und gesteuert wird durch Daten, die aus dem Datenschieberegister geschoben sind, und zwar zum Liefern vorprogrammierter Speichervorrichtungs-Adress-Signale, die einen Phasenwinkel der Eingangsdatumsignale hinsichtlich der Taktsignale darstellen.
In einer bevorzugten Ausführungsform wird das Indikatorsignal mit dem Interpolationszähler zum Wiederstarten der Interpolationszählers, der Prozeduren unter Empfang eines Indlkatorsignals zählt, verbunden ist, wobei das Signal, das ein nicht ganzzahliges Bit-Intervall anzeigt, durch die Eingangsdaten-Signalquelle übertragen wird.
In einer weiteren, bevorzugten Ausführungsform weist der digitale Modulator einen Digital-Analog-Wandler auf, der mit der vorprogrammierten Speichervorrichtung zum Empfangen eines vorprogrammierten Speichervorrichtungsinhalts und zum Konvertieren des vorprogrammierten Speichervorrichtungsinhalts in Abtastungen eines winkelmodulierten Trägers verbunden ist.
Die vorliegende Erfindung schafft vorteilhafterweise eine verbesserte, digitale Modulationstechnik, die für digitale GMSK oder für eine digitale Modulation mit einer nicht ganzzahligen bzw. nicht integeren Bit-Intervall-Fähigkeit geeignet ist.
Die vorliegende Erfindung kann kurz anhand einer bevorzugten Ausführungsform beschrieben werden. Im wesentlichen wird ein Modulationsschaltkreis in einem Modulationssystem, das im wesentlichen zu einem Systemtakt synchronisiert ist, verwendet. Das System umfaßt einen oder mehrere ROM's, wobei jeder ROM als eine Durchsichtstabelle zum Erzeugen einer repräsentativen, digitalen Wellenform, basierend auf einem ganzzahligen Bit-Intervall-Eingangsdatenstrom und einem Taktsignal vorprogrammiert ist. Jede digitale Wellenform wird zu einem analogen Signal für eine darauffolgende Funkfrequenz-(HF)-Modulation konvertiert. Jeder ROM wird durch einen Interpolationszähler, der durch das Taktsignal gesteuert wird, durch ein Datenschieberegister adressiert, das Eingangsdaten unter einer Rate entsprechend dem Taktsignal empfängt, und durch ein Quadrant-Register, das auch die Eingangsdaten empfängt, um die Phase des Datensignals hinsichtlich des Taktsignals zu spezifizieren. Zusätzlich wird ein Signal, das das Vorhandensein eines nicht ganzzahligen Bit-Intervalls anzeigt, vorgesehen. In Abhängigkeit von diesem Signal wird die ROM-Adressierung aktualisiert, um eine Phasendiskontinuität an den Durchsichtstabellen-Ausgängen zu vermeiden.
Dementsprechend wird ein Verfahren zur Aufrechterhaltung der Phase eines modulierten Trägersignals basierend auf der Einführung eines nicht ganz- zahligen Bit-Intervalls durchgeführt.
Eine beispielhafte Ausführungsform der vorliegenden Erfindung wird nun unter Bezug auf die beigefügten Zeichnungen beschrieben.

Kurze Beschreibung der beigefügten Zeichnungen

Fig. 1 zeigt ein Blockdiagramm einer Modulationsanordnung, die nach dem Stand der Technik bekannt ist;
Fig. 2 zeigt ein Blockdiagramm einer Modulationsanordnung gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung;
App. A zeigt ein Programm in der Programmiersprache C, das zur Erzeugung der Inhalte der ROM's 210 und 212 der Fig. 2 nützlich ist;
App. B zeigt ein Zustandsdiagramm, das den Betrieb des Quadrant-Registers 230 der Fig. 2 darstellt, und
App. C zeigt.eln Zustandsdiagramm, das den Betrieb des Quadrant-Bit-Registers 240 der Fig. 2 darstellt.

Detaillierte Beschreibung der bevorzugten Ausführungsform

Die Anordnung, die in dieser Beschreibung offenbart ist, ist auf ein GMSK-Signalisieren in einem zellularen HF-Funktelefon-Kommunikationssystem gerichtet. Insbesondere wird die vorliegende Erfindung am besten in einer digital erzeugten GMSK-Signalisierungstechnik verwendet, die ermöglicht, daß Daten In das signalisierende Protokoll unter unregelmäßigen, nicht ganzzahligen Intervallen, z.B. unter Einviertel-Bit-Intervallen, hineingetaktet wird.
Fig. 2 stellt ein allgemeines Blockdiagram einer Anordnung dar, die die vorliegende Erfindung verkörpert. Die Anordnung der Fig. 2 ist ähnlich zu der bekannten Anordnung der Fig. 1, allerdings umfaßt sie eine Verbesserung, um das signalisierende Protokoll unter unregelmäßigen, nicht ganzzahligen Intervallen aufzunehmen, wie dies zuvor diskutiert ist.
Beiden Anordnungen der Fig. 1 und 2 gemeinsam sind herkömmliche ROM's 110/112 mit 2048-Bytes und ROM's 210/212 mit 8192-Bytes, Digital-Analog-(D/A)-Wandler 114/116 und 214/216, wie beispielsweise ein TDC1016, der von der TWA, Inc., erhältlich ist, Rekonstruktionsfilter 118/120 und 218/220 (vorzugsweise herkömmliche Bessel-Tiefpaßfilter), Interpolationszähler 124 und 224, wie beispielsweise ein herkömmlicher durch N teilender Welligkeitszähler, M-Bit-Schieberegister 126 und 226, die einen parallelen Datenausgang besitzen, und Quadrant-Register 130 und 230, wie beispielsweise ein herkömmlicher 2-Bit-Aufwärts/Abwärts-Zähler. Einzigartig für die Anordnung der Fig. 2 sind ein Viertel-Bit-Register 240, dessen zugeordneter 1/4-Bit-Indikator 242 und Daten 243, sein Quadrant-Register-Ausgang 244 und seine ROM-Adressen-Ausgänge 246.
Vorzugsweise wird ein 2-Bit-Aufwärts/Abwärts-Zähler verwendet, um das Viertel-Bit-Register 240 auszuführen.
Die Betriebsweise der Anordnung der Fig. 1 wird nun in Blockdiagrammform unter Bezugnahme auf herkömmliche Zähler und Schieberegister, um die Diskussion zu erleichtern, diskutiert. Dieser Diskussion folgt eine Zustandsbetriebsdiskussion des Quadrant-Registers 230 und des Viertel-Bit-Registers 240 für eine genauere Erläuterung.
Die I- und Q-Kanal-ROM's 210 und 212 sind mit Daten unter Verwendung eines C-Sprachen-Programms vorprogrammiert, das als Appendix A beigefügt ist. Dieses Programm liefert die Daten für die ROM's, um vier Funktionen zu erfüllen: (1) einen digitalen FIR- (Finite Impulse Response - begrenztes Ansprechen auf einen Impuls) Filter, (2) einen Integrationsprozeß, (3) eine Phasenkorrelation für eine Sinus- und Kosinus-Verarbeitung für die I- und Q-Kanal-Komponenten der Eingangsdaten, und (4) NRZ- (nonreturn-to-zero - Wechselschritt-) zu Impuls-Konversation. Da eine GMSK-Modulation digital durch einen Digital-FIR- (Finite Impulse Response) Filter erzeugt werden kann, ist die FIR-Funktion in den vorprogrammierten ROM-Daten eingeschlossen, um den erforderlichen Gauß-Daten-Filter mit NRZ-Dateneingang und den Phasenwinkelausgang anzunähern. Der Phasenwinkelausgang wird dann in Verbindung mit einem SIN- (Sinus) und einem COS- (Kosinus) Anteil der jeweiligen ROM-Durchsichtstabellen verwendet, um I- und Q-Kanal-Basisbandkomponenten in digitaler Form zu erzeugen.
Die D/A-Wandler 214 und 216 werden dazu verwendet, den Datenausgang von den ROM's 210 und 212 in I- und Q-Kanal-Basisbandkomponenten in analoger Form zu wandeln. Herkömmliche Rekonstruktions-Filter 218 und 220 werden dann vor dem Quadratur-Modulations-Schritt eingesetzt.
Der Interpolationszähler 224 liefert die Interpolationsfilter- (Überabtastungs-) Steuerung für die ROM's 210 und 212 durch Adressieren der ROM's 210 und 212 unter Verwendung seiner Zählerausgänge. Der Interpolationszähler 224 wird dazu verwendet, den Rekonstruktions-Filteraufbau für eine Anti-Faltungsfrequenz- (Anti-Aliasing-) und SINx/x-Korrektur zu vereinfachen. Der Interpolationszähler 224 wird durch ein Taktsignal 252 angesteuert, das unter einer Rate von N mal C arbeitet, wobei C die Taktrate ist, unter der Daten durch das System übertragen werden, und N so bestimmt wird, daß eine adäquate Anzahl von Abtastungen vorhanden ist, um ein Bit darzustellen. Als ein durch N teilender Zähler funktionierend ist der Ausgang des Interpolationszählers 251 ein Taktsignal, das unter einer Rate C arbeitet. Dieser Ausgang wird mit dem Datenschieberegister 226, um darin Daten 250 einzutakten, verbunden und wird mit einem Datenquellenschaltkreis (nicht dargestellt) verbunden, um so die Rate zu schaffen, unter der Daten durch das Datenschieberegister 226 empfangen werden sollen.
Das Datenschieberegister 226 empfängt die Daten 250 in serieller Form und liefert Adress-Signale zu den ROM's 210 und 212 gemäß dem Programm, das in dem Appendix A beigefügt ist, und zwar für die ROM's, um deren Repräsentation in I- und Q-Kanal-Komponentenform zu liefern. Die Länge des Datenschieberegisters 226 wird so bestimmt, daß es größer oder gleich der Dauer des FIR-Impulsansprechens ist. In der dargestellten Ausführungsform beträgt die Länge des Datenschieberegisters 226 5 Bits.
Das Quadrant-Register 230 empfängt die Daten, die aus dem Datenschieberegister 226 herausgeschoben sind, und wird dazu verwendet, die ROM's 210 und 212 über den Phasenwinkel der Daten 250 für die Phasenwinkelberechnung In dem Integrationsprozeß des Programms des Appendix A zu informieren. Da das Programm in Verbindung mit der Phasenwinkelberechnung Integriert, kann das Berechnungsergebnis über Null bis 360 Grad hinausgehen. Da das GMSK als ein Gauß-Datenfilter gefolgt durch eine FSK- (Frequency Shift Key - Frequenzmodulation mit Frequenzumtastung) Modulation mit einem Modulationsindex von 0,5, d.h. die Phasenänderung aufgrund des FSK ist immer plus oder minus 90 Grad an dem Ende eines Bit-Intervalls, betrachtet werden kann, ist ein 2-Bit-Quadrant-Register ausreichend, um 1 der 4 möglichen Quadranten als Ergebnis des Integrationsprozesses darzustellen. Wenn die Energie eines Modulations-Bits durch die FIR wellig hindurchführt, wird das Quadrant-Register 32 entsprechend erhöht oder erniedrigt und die ROM-Durchsichtstabelle kann erneut mit einem neuen Bit, das hineingeschoben ist, gestartet werden.
Ein nicht ganzzahliges Bit- (Funktional-Bit-) Register 240, ein Viertel-Bit-Register in der dargestellten Ausführungsform, wird eingeführt, um irreguläre (unvorhergesehen oder aperiodisch hinsichtlich der Taktrate C) Datensynchronisationen zu handhaben. Dies kann in Systemen auftreten, die eine Resynchronisierung für eine Zugriffsübertragung erfordern, z.B. eine Resynchronisation zu einem Systemtakt in einem TDMA- (Time Division Multiple Access - Zeitmultiplexzugriffs-) System.
Das Viertel-Bit-Register 240 handhabt eine solche Irregularität durch Einstellen der Adressen der ROM's, die die Phase des Datensignals spezifizieren. Genauer gesagt wird dies durch Verbindung der Datenleitung 243 zu dem Aufwärts/Abwärts-Anschluß des Zählers durchgeführt, der dazu verwendet wird, das Viertel-Bit-Register 240 auszuführen, und zwar durch Takten und Freigeben des Viertel-Bit-Registers 240 nur beim Empfang eines externen Viertel-Bit-Indikatorsignals entlang 242 und durch Verbinden des Überlauf-Bits 244 des Registers 240 mit dem Aufwärts/Abwärts-Anschluß des Quadrant-Registers 230. Der 1/4-Bit-Indikator 242 ist mit dem Interpolationszähler 224 verbunden, um seinen Zählprozeß wieder zu starten. Das Wiederstarten des Zählprozesses ist in Systemen notwendig, die eine Resynchronisation zu den so irregulären, nicht ganzzahligen Bit-Zeiten erfordern. Der Ausgang 246 des Viertel-Bit-Registers 240 adressiert die ROM's 210 und 212 gemäß der Spezifikation des Programms des Appendix A.
Unter Verwendung einer Erhöhung von 1/4 Bit als ein Beispiel kann ein Zwei-Bit-Register oder ein -Zähler bei der Umsetzung des Viertel-Bit-Registers 240 verwendet werden.
Es sollte angemerkt werden, daß das Datenschieberegister 226 alle "1" oder alle "0" enthalten sollte, bevor sich der 1/4-Bit-Indikator so aktiviert, daß sich der FIR-Bereich des Schaltkreises in einem Bereitschaftszustandsmodus befindet.
Der Appendix B stellt ein Zustandsdiagramm des Quadrant-Registers 230 dar. Es sind vier Zustände vorhanden, die diese Operation darstellen, und drei Zustände, auf die die Zustände reagieren. Jeder Zustand stellt einen Bereitschaftszustand des Quadrant-Registers 230 dar. Ein Zustand "A" tritt dann auf, wenn der Ausgang des Datenschieberegisters hoch ist und der Interpolationszähler 224 15 (Zählung von 0 bis 15) erreicht hat; oder der Ausgang des Datenschieberegisters ist hoch und die Ausgänge des Viertel-Bit-Registers 240 stellen "3" dar (höchste Zählung von 0 bis 3 eines 2-Bit-Zählers) und der 1/4-Bit-Indikator 242 ist hoch. Ein Zustand "B" tritt auf, wenn der Ausgang des Datenschieberegisters niedrig ist und der Interpolationszähler 224 15 (Zählung von 0 bis 15) erreicht hat; oder der Ausgang des Datenschiebereglsters ist niedrig und die Ausgänge des Viertel-Bit-Registers 240 stellen "0" (niedrigste Zählung von 0 bis 3 eines 2-Bit-Zählers) dar und der 1/4-Bit-Indikator 242 ist hoch. Der "else" -Zustand stellt alle anderen Zustände dar.
Appendix C stellt ein Zustandsdiagramm des Viertel-Bit-Registers 240 dar. Es sind vier Zustände vorhanden, die diesen Betrieb darstellen, und 3 Zustände, auf denen diese Zustände reagieren. Jeder Zustand stellt einen Bereitschaftszustand des Viertel-Bit-Registers 240 dar. Ein Zustand "A" tritt auf, wenn der Ausgang des Datenschieberegisters hoch ist und der 1/4-Bit-Indikator 242 hoch ist. Ein Zustand "B" tritt auf, wenn der Ausgang des Datenschieberegisters niedrig ist und der 1/4-Bit-Indikator 242 hoch ist. Der "else" -Zustand stellt alle anderen Zustände dar.

Claims

1. Digitaler Modulator zur Erzeugung winkelmodulierter Träger, der aufweist:

einen Taktschaltkreis, der mit einem Eingangsdatensignal (250) zur Erzeugung von Taktsignalen (252) synchronisiert ist;

mindestens eine vorprogrammierte Speichervorrichtung (210), die einen Inhalt besitzt; und

einen Steuerschaltkreis, der durch die Taktsignale zum Adressieren der vorprogrammierten Speichervorrichtung in Abhängigkeit des Eingangsdatensignals gesteuert wird, um auf den vorprogrammierten Speichervorrichtungsinhalt zuzugreifen;

wobei der digitale Modulator gekennzeichnet ist durch:

einen Zähler (240), der mit dem Steuerschaltkreis verbunden und durch ein Indikatorsignal (242) gesteuert wird, das ein nicht ganzzahliges Bit-Intervall zur selektiven Adressierung der vorprogrammierten Speichervorrichtung in Abhängigkeit des Indikatorsignals anzeigt, wodurch die Phasenkontinuität eines winkelmodulierten Trägers während nicht ganzzahliger Bit-Modulationen beibehalten wird.

2. Digitaler Modulator nach Anspruch 1, wobei der Steuerschaltkreis aufweist:

einen Interpolationszähler (224), der durch die Taktsignale (252) zur Einrichtung einer Datenübertragungsrate und zur Bildung von Speichervorrichtungs-Adress-Signalen zu der vorprogrammierten Speichervorrichtung unter der Datenübertragungsrate angesteuert wird;

ein Datenschieberegister (226), das mit dem Interpolationszähler zum Empfangen der Eingangsdatensignale und zum Liefern vorprogrammierter Speichervorrichtungs-Adress-Signale, die Komponenten eines Basisbandmodulationssignals darstellen, verbunden ist; und

ein Quadrant-Register (230), das verbunden ist mit und gesteuert wird durch Daten, die aus dem Datenschieberegister geschoben sind, und zwar zum Liefern vorprogrammierter Speichervorrichtungs-Adress-Signale, die einen Phasenwinkel der Eingangssignale hinsichtlich der Taktsignale darstellen.

3. Digitaler Modulator nach Anspruch 2, wobei das Quadrant-Register (230) ein 2-Bit-Aufwärts/Abwärts-Zähler ist.

4. Digitaler Modulator nach Anspruch 2 oder 3, wobei der Interpolations-Zähler (224) ein durch N teilender Welligkeits-Zähler ist.

5. Digitaler Modulator nach Anspruch 2, 3 oder 4, wobei das Datenschieberegister (226) ein M-Bit-Schieberegister ist.

6. Digitaler Modulator nach einem der Ansprüche 2 bis 5, wobei das Indikatorsignal (242) mit dem Interpolationszähler (224) zum Wiederstarten des Interpolationszählers, der Prozeduren unter Empfang eines Indikatorsignals zählt, verbunden ist.

7. Digitaler Modulator nach Anspruch 6, wobei das Indikatorsignal, das ein nicht ganzzahliges Bit-Intervall anzeigt, durch die Eingangsdatensignalquelle übertragen wird.

8. Digitaler Modulator nach einem der vorhergehenden Ansprüche, der weiterhin aufweist:

einen Digital-Analog-Wandler, der mit der vorprogrammierten Speichervorrichtung (210) zum Empfangen eines vorprogrammierten Speichervorrichtungsinhalts und zum Konvertieren des vorprogrammierten Speichervorrichtungsinhalts in Abtastungen eines winkelmodulierten Trägers verbunden ist.

9. Digitaler Modulator nach einem der vorhergehenden Ansprüche, wobei der Zähler ein 2-Bit-Aufwärts/Abwärts-Zähler ist.