PT92434B

PT92434B - Modulador digital de manipulacao por chave de desvio minimo segundo gauss com processamento de intervalos com numeros nao inteiros de bits

Info

Publication number: PT92434B
Application number: PT92434A
Authority: PT
Inventors: Chih-Fei Wang
Original assignee: Motorola Inc
Priority date: 1988-11-30
Filing date: 1989-11-28
Publication date: 1998-04-30
Also published as: DK101691D0; WO1990006624A1; PT92434A; DE68924332T2; EP0371751A2; HK1000407A1; CA2000475C; IE893247L; EP0371751A3; TR24950A; KR900702633A; DE68924332D1; ATE128302T1; MY104453A; IE893247A1; EP0371751B1; DK101691A; IL91945A; IL91945A0; JP2797710B2

Description

A presente invenção refere-se geralmente a circuitos de rádio-frequência (RE) e, mais especificamente, a circuitos de modulação de rádio frequência.

Estado da técnica

A modulação por manipulação do desvio mínimo segun do Gauss (GMSK) pode ser produzida digitalmente mediante o emprego de uma memória só de leitura (ROM), de tabelas de consulta, ou de uma combinação de uma lógica aleatória e ta belas de consulta de ROM, empregando técnicas digitais de resposta de impulso finito (E1R). Isto ê tipicamente realizado num sistema RF pela programação de duas memórias ROM com dados para acomodar as funções de filtração EIR, uma me mória ROM programada para produzir o componente do canal I, e a segunda memória ROM programada para produzir o componen te do canal Q do sinal GSMK da banda de base. A Figura 1 íItls tra esta conhecida abordagem. Para mais detalhes acerca desta técnica de modulação, pode-se fazer referência a H. Suzuki e outros, Single-Ohip Baseland Waveform Generator GMOS-LSI for Quadrature-Type GMSE lodulator”, Electronic Setters, 11 ο

de Outubro de 1984, volume 20, H^a. 21, páginas 875-878» ⁰qual revela um diagrama representativo desse caso, ilustrado aqui na Figura 1. Informações adicionais sobre o estado da técnica de manipulação por chave do desvio da frequência, por exemplo MSK ou GMSK em sistemas de modulaçao/desmodulação podem ser obtidas recorrendo às patentes norte-americanas US 4 606 051, de Crabtree; 4 414 675» de Gomroe; e 4 581 749} de Carney e outros, todas elas concedidas à Moto rola, Inc.. Também se pode fazer referência a M. Simon e 0. Wang, Bit Syuchronization of Differentially Detected M8E and GMSK, IEEE Infornational Gonference on Communications, Junho de 1985 paginas 583-590$ θ K. Murota e K. Hirade, GMSIÍ Modulation for Digital Mobile Radio Telephony, IEEE Transac tions on Communications volume COM-29» n^a· 7» Julho de 1981, páginas 1044-1050. Relativamente à informação em técnicas de modulação da fase digital que utilizam memórias ROM, pode-se fazer referência a John B. Anderson, Tor Aulin e Carl-Erih Sundberg Digital Phase Modulation, Plenum Press, ROva lork, Hl, 1986, páginas 211-235·

Uma técnica deste tipo funciona bem quando os dados são temporizados com 0 relógio regularmente, em interva los de bit. Ho entanto, existem ocasiões em que os dados de vem ser temporizados - por relógio durante urn intervalo maior que um bit (por exemplo, 1,25 bit). Isto pode ocorrer, por exemplo, nos sistemas de acesso múltiplo por divisão do tem po (TDMA), 0 qual tem ranhuras de tempo que contêm um número não inteiro de bits.

Teoricamente, umatal exigência não iria causar uma interferência no espectro da frequência da transmissão, visto que 0 índice de dados é abaixado durante esses tempos irre guiares. Todavia, 0 intervalo de bits fraccionados causa uma fase descontínua na saída da tabela de consulta da memória ROM. Por esta razão, os sistemas conhecidos que empregam a abordagem ilustrada na Figura 1 não podem ser usados para sa tisfazer uma exigência desse tipo.

Objectivos da invenção

Gonstitui, portanto, um objectivo geral da presen te invenção proporcionar uma técnica de modulação digital que ultrapasse as desvantagens acima mencionadas.

Um objectivo mais específico da invenção consiste em oferecer uma técnica de modulação digital ou qualquer mo dulação digital da frequência com a capacidade de intervalos com números não inteiros de bits.

A presente invenção pode ser descrita resumidamen te em termos de uma forma de realização preferida. Essencial· mente, emprega-se um circuito de modulação num sistema de mo dulação substancialmente sincronizado para um relógio do sis tema. C sistema inclui uma ou mais memórias EGA, sendo cada EGA prê-programada como tabela de consulta para produzir um^· forma de onda digital representativa baseada num intervalo com números inteiros de bits de uma corrente de dados de en trada e um sinal relógio. Oada forma de onda digital ê convertida num sinal analógico para subsequente modulação da rádio-frequência (EF). Gada memória EOA é endereçada por me; de um contador de interpolação controlado pelo sinal relógicj), por um registo de desvio de dados que recebe os dados de en trada num índice correspondente ao sinal relógio, e por um registo de quadrante, que também regista os dados de entrada, para especificar a fase do sinal de dados em relação ao sinal do relógio. Adicionalmente, obtém-se um sinal que indi ca a presença de um intervalo com números não inteiros de bit Em resposta a este sinal, o endereçamento da memória EGA ó actualizado a fim de evitar uma descontinuidade de fase nas saídas das tabelas de consulta. Consequentemente, consegue-se um processo para manter a fase de um sinal de onda portadore.

modulada com base na introdução de um intervalo com números inteiros de bits.

Breve descrição dos desenhos;

A Figura 1 é um diagrama em blocos de um dispositivo de modulação conhecido no estado da técnica;

A Figura 2 é um diagrama em blocos de um dispositivo de modulação de acordo com a presente invenção;

Aditamento A é um programa de linguagem C útil para a produção do conteúdo das memórias ROM 210 e 212, da figura 2;

Aditamento B é um diagrama de estado que representa a operação do registo de quadrante 230 da figura 2; e

Aditamento 0 é um diagrama de estado que representa a operação do registo de quartos de bit 240 da figura

2.

Descrição detalhada da forma de realização preferida:0 dispositivo revelado na presente memória descritiva ê destinado a uma produção de sinais por manipulação de chave de desvio mínimo segundo Gauss (G-MSK) num sistema de comunicações por radiotelefone celular. ....ais especif icamente, a presente invenção tem uma aplicação óptima numa técni ca de sinalização com GM3E, produzida digitalmente, a qual permite que os dados sejam inseridos no relógio para Q protocolo de sinalização a intervalos irregulares com números não inteiros, ou seja, a intervalos de um quarto de bit.

A Figura 2 ilustra um diagrama geral em blocos de um dispositivo que concretiza a presente invenção. 0 dispositivo da Figura 2 ê semelhante ao dispositivo conhecido da Figura 1, mas inclui um aperfeiçoamento para acomodar o pro tocolo de sinalização nos intervalos irregulares com número^ não inteiros de bits, conforme já se referiu, anteriormente. Comuns aos dois dispositivos, o da Figura 1 e o da Figura 2. são as memórias ROM convencionais com 2048 bytes 110/112 e as memórias ROM com 8192 bytes 210/212, conversores digital/ /analógico (D/A) 114/116 e 214/216, tais como o TLO 1016, produzido pela IWA Inc., os filtros de reconstrução 118/120 e 218/220 (preferivelmente os filtros passa-baixa de Bessel), os contadores de interpolação 124 e 224, tais com o contador de ondulação com divisão por N, convencional; os registos de desvio de M-bits 126 e 226 que tem saídas de dados paralelos e os registos de quadrante 130 e 230, tais como o contador de 2 bits em alta e em baixa, convencional. Ê único o dispç> sitivo ilustrado na Figura 2 com o registo de quartos de bit 240, o seu indicador de 1/4 bit associado 242 e os dados 246, a sua saída do registo do quadrante 244 e as suas saídas 246 do endereço da memória ROM.

Preferivelmente, utiliza-se um contador de 2 bits em alta e em baixa para implementar o registo de quartos de bit 240.

A operação do dispositivo da Figura 2 será agora descrita sob a forma de diagrama de blocos usando referências aos contadores e registos de desvio convencionais, para facilitar a descrição. Esta descrição será seguida por uma descrição sobre a operação de estado do registo de quadrante 250 e do registo de quartos de bit 240, para uma explicação mais específica.

As memórias ROM dos canais I e Q 210 e 212 são pré -programadas com dados que utilizam um programa de linguagem 0, anexado como Aditamento A. Este programa fornece os õ.ados para as memórias ROM, para alimentar quatro funções; (1) um filtro digital da resposta de impulso finito (FIE); (2) um processo de integração; (3) a correlação de fase para 0 processamento em seno e coseno dos componentes dos canais I e G dos dados de entrada; e (4) uma conversação de impulsos com não regresso ao zero (RRZ). Devido a que a modulação GmSIÍ po de ser produzida digitalmente por meio de um filtro digital de resposta de impulso finito (FIR), a função FIE é incorpo rada nos dados da memória ROM pré-programada para aproximar o necessário filtro de dados segundo Gauss da entrada de da dos FEZ e da saída do ângulo de fase. Λ saída do ângulo de fase e depois utilizada com uma parte SIN (Seno) e uma parte OOS (Coseno) das respectivas tabelas de consulta da memó ria ROM, para produzirem os componentes da banda de fase dos canais I e Q sob a forma digital.

Os conversores D/Á 214 e 216 são utilizados para converterem a saída de dados proveniente das memórias ROM 210 e 212 para os componentes da banda de base dos canais I e Q na forma analógica. Filtros de reconstrução convenciona:. 218 e 220 são depois empregados antes da fase de modulação da quadratura.

contador de interpolação 224 proporciona o controlo da filtração da interpolação (sobre amostragem) para as memórias ROM 210 e 212 mediante endereçamento das ROM 210 e 212 usando as suas saídas de contador. 0 contador de inte·^ polação 224 e utilizado para facilitar o traçado do filtro de reconstrução para anti-nome suposto e correcção sinx/x.

contador de interpolação 224 e activado por um sinal reló gio 252 que opera a um índice de R vezes C, em que G é 0 ve locidade relógio com a qual os dados devem ser transmitidos através do sistema, e Ne determinado de forma que exista un adequado número de amostras para representar um bit. Funcionando como um contador de divisão por R, a saída do contador de interpolação 251 é um sinal relógio que opera na velocida de C. Esta saída e ligada ao registo do desvio de dados 226 para inserir os dados no relógio 250, e é ligado ao conjunto de circuitos que é a fonte de dados (não ilustrada) de modo a fornecer a velocidade com a qual os dados devem ser recebidos pelo registo de desvio de dados 226.

registo do desvio de dados 226 recebe os dados 250 em forma de série e fornece sinais de endereço às memórias ROM 210 e 212 de acordo com 0 programa anexado·no Adita mento A, a fim de as memórias ROM fornecerem a sua represen tação na forma de componente de canal I e Q. A extensão do registo de desvio de dados 226 e determinada para ser maior ou igual à duração da resposta de impulso PIR. Ra forma de realização ilustrada, a extensão do registo de desvio de da dos 226 é de 5 bits.

registo de quadrante 230 recebe os dados desvia dos pelo registo de desvio de dados 226, e é usado para informar as memórias ROM 210 e 212 do ângulo de fase dos dados 250 para 0 cálculo do ângulo de fase no processo de integração do programa do Aditamento A. Devido ao facto de que 0 programa é integrado em conjunto com 0 cálculo do ângulo de fase, 0 resultado do cálculo pode exceder Oa 360 graus. Lado que 0 GM3K pode ser considerado como um filtro de dados segundo G-auss seguido de uma modulação PSE (cbave de desvio da frequência) com um índice de modulação de 0,5, isto ê, a mu dança de fase devida ao PSE é sempre mais ou menos 90 graus no fim de um intervalo de bits, um registo de quadrante de 2 bits é suficiente para representar 1 dos 4 possíveis quadrantes em resultado do processo de integração. Quando a eror gia de um bit de modulação ondula através do PIR, 0 registo do quadrante 230 é incrementado ou deerementado em conformidade, e a tabela de consulta da memória ROM pode ser reiniciada com um novo bit desviado.

Um registo de números não inteiros de bits 240 (bit funcional), um registo de quartos de bit na forma de realização ilustrada, é introduzido para processar uma sincronização irregular de dados (não prevista ou aperiódica em relação ao índice de relógio 0). Isto pode ocorrer em sistemas que exigem uma ressincronização para a transmissão de acesso, por exemplo uma ressincronização para um relógio de sistema num sistema de acesso múltiplo por divisão do tempo (IDMA).

registo dos quartos de bit 240 trata da citada irregularidade mediante o ajustamento dos endereços das memórias ROM, que especificam a fase do sinal de dados. Mais especificamente, isto é conseguido pelo acoplamento do início dos dados 243 à porta em cima/em baixo do contador empre gado para implementar o registo de quartos de bit 240, por temporização e autorização do registo de quartos de bit 240 sómente após a recepção de um sinal externo indicador de um quarto de bit 242 e pelo acoplamento do bit de excesso 244 do registo 240 à porta em baixo/em cima do registo de quadrar te 230. 0 indicador de 1/4 de bit 242 e acoplado ao contador de interpolação 224 a fim de reiniciar 0 processo de contagem reinicio do lorocesso de conts.gem é necessário nos sistemas que exigem uma ressincronização com os referidos tem pos irregulares com números não inteiros de bits. A saida 2^z-6 do registo de quartos de bit 240 endereça as memórias ROM 230 e 212 de acordo com a especificação do programa do Aditamento A.

Utilizando a incrementação de 1/4 de bit como exemplo, um registo ou conts-dor de 2 bits pode ser utilizado na implementação do registo de um quarto de bit 240.

Deve-se notar que 0 registo de desvio de dados 226 deve conter todos os 1 e todos os 0 antes de o indicador de 1/4 de bit se tornar activo, de forma que a parte FIE do circuito está num modo de estado estacionário.

Aditamento B ilustra um diagrama de estado do re gisto de quadrante 230. Existem quatro estados que representam esta operação e 3 condições às quais os estados reagem.

Gada estado representa uma condição de estado estacionário do registo de quadrante 230. A condição A ocorre quando a saída do registo de desvio de dados está alta e o contador de interpolação 224 atingiu o 15 (contador de 0 a 15); ou a saída do registo de desvio de dados está alta e as saídas do registo de quartos de bit 240 representa 3 (a conte, mais alta desde 0 a 3 de um contador de 2 bits) e 0 indicador de 1/4 de bit 242 está alto.

A condição B ocorre quando a saída do registo de desvio de dados está baixa e 0 contador de interpolação 224 atingiu 0 15 (contagem de 0 a 15); ou a saida do registo de desvio de dados está baixa e as saídas do registo de quartos de bit 240 representam 0 (a conta mais baixa entre 0 e 3 de um contador de 2 bits). e o indicador de 1/4 de bit 242 e_s tá alto. A condição além dê?-representa todas as outras con dições.

Aditamento 0 ilustra um diagrama de estado do registo de quartos de bit 240. Existem quatro estados, os quais representam esta operação e 3 conõ-ições às quais eles reagem. Oada estado representa uma condição de estado estacionário do registo de quartos de bit 240. A condição A ocorre quando a saída do registo de desvio de dados está alta e 0 indicador de 1/4 de bit 242 está alto. Â condição B ocorre quando a saída do registo de desvio de dados está bai xa e 0 indicador de 1/4 de bit 242 está alto. A condição de representa todas as outras condicões.

Al·

Claims

lâ. - Modulador digital de manipulação por chave de desvio mínimo segundo Gauss (GMSK) com processamento de intervalos com números não inteiros de bits, aperfeiçoado, que tem pelo menos um dispositivo de memória pré-programado (210) que pode ser selectivamente endereçado de forma que produz uma forma de onda digital representativa com base nu ma corrente de dados de entrada (250), um sinal de relógio (252) e 0 conteúdo pré-programado do dispositivo de memória, em que a forma de onda digital é transformada num sinal ana lógico para a modulação subsequente de radio-frequência (EE), para proporcionar uma portadora modulada, caracterizado pelo facto de possuir meios para endereçar (240) o dispositivo ds memória (210) e para especificar uma fase de dados de bits em números não inteiros (250) em relação ao sinal de re lógio (252) de tal forma que a continuidade de fase da portadora modulada é mantida em resposta a um intervalo com um número nao inteiro de bits.
2â. - Modulador digital aperfeiçoado, que possui um dispositivo de memória do canal I (216) e um dispositivo de memória do canal Q (212), tendo cada memória uma tabela informativa útil para a produção de uma forma de onda digital representativa com base numa corrente de dados de entra da temporizada (250) e 0 conteúdo pré-programado do disposi tivo de memória; em que cada forma de onda digital é transformada num sinal analógico para a subsequente modulação de rádio frequência (EP)5 em que cada dispositivo da memória é endereçado para especificar a fase de uma portadora modulada, caracterizado pelo facto de compreender:

meios de reconhecimento (apêndices B e 0) para 0 reconhecimento de um sinal (242) e indicar a presença de um intervalo com um número não inteiro de bits e em resposta aos citados meios de reconhecimento (apêndices B e 0) meios para endereçar (240) os dispositivos de memória, para especificarem a fase de dados de bits não-inteiros em relação a um relógio, de tal forma que a continuidade da fa se da portadora modulada é mantida em resposta a um interva lo com números não inteiros de bits.

Lisboa,

0 Agente Oficial da Propriedade Industrial