DE68921730T2 - Pseudozufallsreihengenerator. - Google Patents

Description

• Die vorliegende Erfindung betrifft einen Pseudozufallsreihengenerator mit zwei als Grundregister bezeichneten Schieberegistern, die mit Multiplikatoren versehen sind, wobei die Verschiebungen durch die Impulse eines Taktgebers gesteuert werden und die Register, deren Anfangsinhalt durch einen internen Schlüssel vorherbestimmt wird, miteinander verschaltet sind, das heißt, daß eine Verbindung zwischen dem Ausgang des einen und dem Eingang des anderen und umgekehrt besteht, wobei in eine dieser Verbindungen ein Modifikatorelement zwischengeschaltet ist.
• Eine derartige Anordnung ist aus EP-A-0 119 972 bekannt. Die in diesem Dokument beschriebene Anordnung umfaßt mehrere Registerpaare, deren Ausgänge in einer logischen Schaltung verknüpft sind. Bei jedem Paar sind die Register miteinander verschaltet, wobei in die Schleife ein Modifikatorelement in Form eines Umschalters zwischengeschaltet ist, der dazu dient, daß entweder das Hauptregister mit sich selbst oder aber über das zweite Register verschaltet wird. Außerdem ist das zweite Register dadurch "gestört", daß es die Taktimpulse stoßweise in Abhängigkeit vom Zählen der Bits am Ausgang empfängt.
• Außerdem sind in anderen Dokumenten gleichartige Verfahren beschrieben. Das Dokument FR-A-1,532,396 beschreibt eine Anordnung mit zwei einfachen Schieberegistern, das heißt solchen ohne Multiplikatoren, die jeweils mit logischen Modifikatorelementen in einer Schleife, die von ihrem Ausgang zu ihrem Eingang geht, versehen sind, wobei der Ausgang eines Registers in dieser Schleife auf ein Modifikatorelement des anderen Registers einwirkt. Das Dokument EP-A-0 246 714 beschreibt die bekannte Anordnung, die die Grundlage der in den D2-MAC- und Eurocrypt- Normen verwendeten Verschlüsselung bildet und zwei mit Multiplikatoren versehene Register umfaßt, die keinerlei Verbindung untereinander haben und deren Ausgänge miteinander gemultiplext werden, so daß man eine Pseudozufallsreihe erhält.
• Größere Probleme auf dem Gebiet von Pseudozufallsgeneratoren (Abkürzung PZG) sind:
• - Die Beobachtbarkeit kann geringer sein. Darunter ist zu verstehen, daß es schwierig sein kann, durch Beobachtung der Ausgangssignale herauszufinden, wie der PZG funktioniert. Im Falle eines linearen Generators des Grads n genügt es, zwei aufeinanderfolgende Elemente 2n-1 einer Reihe zu beobachten, um den Generator vollständig zu charakterisieren. Bei nichtlinearen Generatoren müssen wesentlich mehr Elemente beobachtet werden.
• - Man kann versuchen, die Struktur des PZG durch eine Echtzeit-Rechnersimulation von Multiplikator-Polynomen, ihrer Verknüpfungen und Verbindungen herauszufinden, indem man der Reihe nach unterschiedliche Strukturen ausprobiert. Diese Simulation muß ausreichend lang sein, damit sie nicht in die Praxis umgesetzt werden kann. Jedoch darf die eigentliche Anordnung nicht zu kompliziert in der Ausführung sein. Auch hier ist ein nichtlinearer Generator schwieriger zu simulieren.
• - Die erhaltenen Reihen müssen ausreichend zufällig sein, das heißt, daß sie denselben Gesetzen wie eine wirkliche Zufallsreihe (wo beispielsweise der statistische Anteil von Bits mit 1 und mit 0 50% beträgt), gehorchen. Andererseits muß der Zyklus, das heißt die Zeit, vor der man nicht wieder eine identische Reihe findet (unter der Annahme, daß man die Inhalte nicht neu setzt), ausreichend lang sein. Bei linearen Generatoren kann die Zeit maximal und konstant sein, und die Reihen sind statistisch zufällig. Dagegen ist die Dauer eines Zyklus bei Nichtlinearitäten variabel, und es besteht die Möglichkeit einer Entartung, die zum Auftreten zu kurzer Zyklen und/oder von statistisch nicht zufälligen Reihen führt.
• Die Erfindung hat zur Aufgabe, einen Pseudozufallsreihengenerator zu schaffen, der einen optimalen Kompromiß zwischen den gegensätzlichen Vorteilen linearer und nichtlinearer Generatoren darstellt. Sie verwendet lineare Generatoren, die durch nichtlineare Operatoren abgewandelt sind, die so gesteuert werden, daß sie nur zu einer geringen Entartung und auch nicht zu statistisch nicht zufälligen Eigenschaften führen.
• Zu diesem Zweck ist in der erfindungsgemäßen Anordnung, die in den Ansprüchen festgelegt ist, das Modifikatorelement ein Gatter, das Nullen in mindestens einen Teil der Schleife einschleusen kann und das von einem Signal gesteuert wird, das von einem mit sich selbst verschalteten und von den ersten zwei Registern unabhängigen Schieberegister ausgegeben wird. Vorteilhafterweise umfaßt die Anordnung zwei von den ersten beiden unabhängige Register, und das Gatter ist ein UND-Gatter, das von einem Signal eines ODER-Gatters gesteuert wird, dessen Eingängen Bits von einem der beiden unabhängigen Register zugeführt werden.
• Darüber hinaus wird die Komplexität noch gesteigert, ohne daß eine spürbare Entartung stattfindet, wenn jeweils eines der unabhängigen Register durch das andere modifiziert wird und wenn außerdem diese Modifikation durch Zwischenschalten mindestens eines nichtlinearen Elements, insbesondere eines Flipflop-Zählers, erfolgt.
• Ein zweites wichtiges Merkmal der Anordnung ist, daß mindestens eines der beiden Grundregister durch Einführen von Bits aus einer Quelle außerhalb des zu modifizierenden Registers linear modifiziert wird. Man erschwert so die Beobachtung und behält dennoch die Vorteile linearer Generatoren bei.
• Jedes Modifikator-Bit kann vorteilhafterweise aus einem UND-Gatter stammen, dessen Eingängen Bits aus zwei verschiedenen unabhängigen Registern zugeführt werden.
• Vorteilhafterweise sind diese beiden unabhängigen Register die gleichen wie die, die das Modifikatorelement der Schleife der Grundregister steuern.
• Während in der im Dokument EP-A-0 119 972 beschriebenen Anordnung die Pseudozufallsreihe sich aus einer logischen Verknüpfung von Bits mehrerer Registerpaare ergibt, erfolgt die Ausgabe der Pseudozufallsreihe parallel, indem gleichzeitig mehrere Bits aus verschiedenen Stufen eines der Grund-Schieberegister genommen werden. Man erhält somit eine sehr hohe Leistung, obwohl insgesamt nur vier Register verwendet werden.
• Die Leistungen werden noch dadurch gesteigert, daß die Ausgangs-Bits anhand von Bits, die von einem oder mehreren unabhängigen Registern ausgegeben werden, linear modifiziert werden. Dies bietet den Vorteil, eine mögliche Analyse durch Korrelation aufgrund der Beobachtung der Ausgänge sehr zu erschweren.
• Darüber hinaus wird auf dem Weg mindestens eines von dem oder den unabhängigen Registern ausgegebenen Bits vorteilhafterweise ein nichtlineares Element zwischengeschaltet.
• Wenn die Anordnung zum Verschlüsseln einer Fernsehsendung verwendet wird, wird während bestimmter Zeiten, zu denen keine Zuführung von Codes erforderlich ist, ein Taktgeber mit einer höheren Frequenz angelegt, wodurch dann der Ausgang der Reihe maskiert wird, und die Zeit, während der dieser höherfrequente Taktgeber angelegt wird, wird ebenfalls pseudozufällig bestimmt. Dies bietet den Vorteil, daß die Anzahl der Taktimpulse wesentlich höher ist als die Zähl der beobachtbaren Ausgänge, wodurch die Beobachtbarkeit aufeinanderfolgender Zustände im umgekehrten Verhältnis abnimmt.
• Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben.
• Die einzige Figur zeigt ein Schaltbild der gesamten Anordnung.
• Die Anordnung findet in einem verschlüsselten Fernsehsystem Anwendung, um ein pseudozufälliges Wort mit 8 Bits zu erzeugen, das beispielsweise eine Trennstelle in einer Bildzeile festlegt. Folglich sind für jede Zeile 8 Bits erforderlich, das heißt alle 64 Mikrosekunden. Gegenüber dem in der D2MAC-Paket-Norm vorgesehenen System, das einen Taktgeber mit der achtfachen Zeilenfrequenz umfaßt und pro Zeile 8 Bits seriell liefert, liefert das vorliegende System 8 Bits parallel und arbeitet - zumindest während der Zeiten, wo die Lieferung von Codes erforderlich ist - mit einem Taktgeber, der nur einen einzigen Impuls pro Zeile liefert. Im Unterschied zu dem im Dokument EP-A-0 119 972 beschriebenen System, wo die Taktimpulse semizufällig durch Gatter unterbrochen werden können, werden beim vorliegenden System alle Element gemeinsam und gleichmäßig vom Taktgeber aktiviert; daher ist es überflüssig, dieses in der Figur darzustellen.
• Die Pseudozufallsfrequenzgeneratoren basieren auf der Verwendung von Schieberegistern mit einer Schleifenverbindung, die ein an die Reihenfolge des Ausgangs zu den zwischengeschalteten Modifikatorelementen gebundenes Bit jedesmal zwischen zwei Stufen des Registers zurückführt. Derartige Anordnungen können aus Multiplikatorregistern bestehen, wobei auf die mathematische Analogie Bezug genommen wird, nach der diese Register die Multiplikation einer Bitfolge seriell am Eingang mit einem Polynom durchführen.
• Alle Register der vorliegenden Anordnung sind zu Beginn mit Wörtern geladen, die mittels eines Algorithmus erzeugt werden, der von einem internen Schlüssel stammt, welcher mit einer vom Sender übertragenen Ziffer verbunden ist. Dies ist jedoch nicht Bestandteil der Erfindung.
• Die Anordnung basiert auf einem Multiplikatorregister 1, das als Grundregister bezeichnet wird und aus dem die Pseudozufallsreihe entnommen wird. Das entsprechende Polynom hat einen relativ hohen Grad, zum Beispiel im Bereich von 40 bis 70; der Grundzyklus ist also relativ lang. Dieses Register ist mit linearen, zwischen die Registerstufen geschalteten Modifikatoren ausgeführt (für den Speicher gibt es eine Variante, bei der die Modifikatoren in einem Rückführanschluß angeordnet sind). Unter "linearen Modifikatoren" versteht man, daß das Modifikatorbit auf ein in die Schleife integriertes Element aufgeschaltet wird, das eine Addition modulo 2 (Exklusiv ODER) ausführt.
• Ein zweites Register 3 ist vorgesehen. Es wird als zweites Grundregister bezeichnet, weil es mit dem ersten gekoppelt ist. Dieses Register ist ebenfalls mit einem Multiplikator mit zwischen bestimmte Stufen geschalteten linearen Modifikatoren versehen. Es kann einen wesentlichen niedrigeren Grad haben, beispielsweise im Bereich von 5 bis 20.
• Während jedes dieser zwei Register auf übliche Weise mit sich selbst verschaltet ist, ist der Rückführanschluß bei beiden ausgeschaltet, und das andere Register wird eingeschaltet. So wird der Ausgang 2 des Registers 3 mit dem Eingang 26 des Registers 1 und der Ausgang 4 des letzteren mit dem Eingang 27 des Registers 3 verbunden. Außerdem wird der Ausgang 2 dem Eingang 26 über ein UND-Gatter 5 mit zwei Eingängen zugeführt, das Nullen in den in der Figur rechts dargestellten Teil der Schleife einschleusen kann.
• Der zweite Eingang des UND-Gatters wird von einem Signal gesteuert, das von zwei von den beiden ersten Registern unabhängigen Schieberegistern 33,34 ausgegeben wird.
• Diese beiden Register 33 und 34 sind jeweils mit sich selbst verschaltet, wobei der Ausgang 20 des Registers 33 zu seinem Eingang 7 und der Ausgang 9 des Registers 34 ebenso zu seinem Eingang 14 geschlossen ist.
• Die Register 33 und 34 haben beispielsweise niedrigere Grade als die des Grundpolynoms und liegen nahe beieinander im Bereich von 25 bis 35.
• Am Ausgang 9 des Registers 34 ist ein Flipflop-Zähler 10 angeschlossen, der ein nichtlineares Element darstellt. Man bezeichnet hier als Flipflop einen Zähler, dessen Ausgang seinen Zustand ändert (Kippeffekt), wenn eine festgelegte Zahl von Bits von 1 an seinem Eingang gezählt wurde. Alle Flipflop-Zähler der Anordnung sind von Beginn an eingeschaltet. Der Ausgang des Flipflops 10 wird mit dem Ausgang 20 des Registers 33 in einem "Exklusiv ODER"-Gatter verknüpft, dessen Ausgang an den Eingang 7 des Registers 33 angelegt wird. Eine symmetrische Anordnung erhält man durch den Flipflop-Zähler 11 zwischen dem Ausgang 20 des Registers 33 und dem Eingang 14 des Registers 34. So modifizieren sich die beiden Register 33 und 34 gegenseitig, und die Zähler stören von Zeit zu Zeit die Reihe. Ist der Zähler ein Zähler des Typs n, so erhält man im Mittel alle 2n Takte eine Invertierung der zukünftigen Bits der Reihe. Die Zähler 10 und 11 haben ungleiche und niedrige Zählwerte, beispielsweise zwischen 4 und 12.
• Darüber hinaus ist in den Eingang eines der Zähler, hier des Zählers 11, ein Inverter 35 geschaltet. Dieser dient dazu, daß einer der Zähler jeweils 0 und der andere 1 zählt, um eine mögliche Selbstsperrung zu verhindern: sind zuviele Nullen vorhanden, kippt der Zähler 11 und ändert die Abfolge der Reihe.
• Der zweite Eingang des UND-Gatters 5, das zwischen die Grundregister 3 und 1 geschaltet ist, ist mit dem Ausgang eines ODER-Gatters 8 verbunden. Ein Eingang dieses Gatters 8 ist mit dem Eingang 7 des Registers 33 verbunden, und der andere Eingang ist mit dem Ausgang 9 des Registers 34 verbunden. Natürlich können sie ebensogut als Variante mit irgendeiner anderen Stufe dieser Register verbunden sein, ohne daß sich dadurch das Funktionsprinzip wesentlich verändert.
• An den Eingängen des ODER-Gatters 8 stehen Reihen an, in denen die 1 und die 0 gleich wahrscheinlich sind. Aufgrund der ODER-Funktion sind die Bits am Ausgang des Gatters 8 zu drei Vierteln 1 (statistisch). Aufgrund dieser Tatsache ist das UND-Gatter 5 im Mittel nur während eines Viertels der Zeit geschlossen; auf diese Weise sind die Reihen wenig modifiziert, und man läuft daher nicht Gefahr, lange Reihen von Nullen zu erhalten.
• Ein Element 28, das eine Zahl liefert, die man durch Zählen von Fernseh- Einzelbildern erhält, gibt Bits aus, die in den Kern des Registers 3 geladen werden und auf die lineare Modifikatoren (ohne Abbildung) einwirken; die daraus resultierende Modifikation dient dazu, zu verhindern, daß das Ausgangssignal periodisch das gleiche ist, wenn man periodisch den gleichen Anfangsschlüssel wieder eingibt.
• Das Register 1 wird ebenfalls modifiziert, aber auf komplexere Weise. Das Register umfaßt fünf lineare Modifikatoren (die nicht abgebildet sind, um die Figur nicht zu komplizieren, da ihre Anordnung bekannt ist), denen jeweils ein Modifikatorbit von einem UND-Gatter 21 bis 25 zugeführt wird.
• Zwischen den Aufschaltpunkten liegt eine bestimmte Zahl von Registerstufen. Die Punkte, an denen die Modifikatorbits aufgeschaltet werden, sind so angeordnet, daß sich dazwischen Registerblocks befinden, deren Grade verschieden und soweit wie möglich zueinander prim sind. Wenn beispielsweise das normale Register den Grad 67 hat, kann zwischen dem Ausgang 4 und dem Aufschaltpunkt für das aus dem Gatter 21 austretende Bit ein Block des Grads 19, danach ein Block des Grads 13 zwischen den Anlegepunkten der Gatter 21 und 22, danach ein Block des Grads 11 zwischen den Anlegepunkten der Gatter 22 und 23, ein Block des Grads 7 zwischen den Anlegepunkten der Gatter 23 und 24 und ein Block des Grads 17 zwischen den Anlegepunkten der Gatter 24 und 25 vorgesehen werden, wobei der Ausgang des Gatters 25 selbst direkt an den Eingang des Registers angelegt wird.
• Die Summe der Grade der Teilblocks, 19 + 13 + 7 + 11 + 17, ist gleich 67, was in diesem Fall der Grad des Registers ist. Die Grade der Blocks sind alle unterschiedlich und zueinander prim. Andere Grade des Registers, für die man keine Werte finden konnte, die alle zueinander prim sind, können dennoch nicht a priori ausgeschlossen werden.
• Jedes der UND-Gatter 21 bis 25 hat zwei Eingänge. Bei jedem Gatter ist einer der Eingänge mit einem Zwischenausgang des Registers 33 und der andere mit einem Zwischenausgang des Registers 34 verbunden. Als Zwischenausgang wird eine Verzweigung zwischen zwei Stufen im Inneren (nicht abgebildet) eines Registers bezeichnet. Auf viele Ein- oder Ausgänge der Register wird nicht einzeln Bezug genommen, um die Figur nicht zu komplizieren, wobei Pfeile ausreichen, um anzuzeigen, ob es sich um Ausgänge oder um Eingänge handelt.
• Im vorliegenden Fall werden aus folgendem Grund vorzugsweise UND- Gatter gewählt: mit am Eingang gleich wahrscheinlichen Reihen von 1 und 0 gibt jedes der UND-Gatter 21 bis 25 nur für ein Viertel der Bits (statistisch) 1 aus. Da fünf Modifikatoren vorhanden sind, hat man 5/4 Modifikationsmöglichkeiten, das heißt beinahe eine Möglichkeit pro Takt.
• Vorzugsweise sind die Eingänge eines Gatters mit Zwischenausgängen sehr unterschiedlicher Rangzahl im Register 33 und 34 verbunden. Beispielsweise kann ein Gatter mit dem Ausgang der Rangzahl 5 des Registers 33 und dem Ausgang der Rangzahl 26 des Registers 34 verbunden sein. Natürlich gibt es eine sehr große Zahl von gleichwertigen Möglichkeiten, und daher ist es nicht nötig, für jedes UND-Gatter anzugeben, mit welcher Rangzahl von Registern es verbunden ist. Die Zwischenausgänge sind vorzugsweise nicht äquidistant.
• Die zwei Register 33, 34 können folglich die beiden Register 3, 1 auf mehrere Arten beeinflussen. Hingegen gibt es keinerlei Rückverbindung von den Registern 3, 1 zu den Registern 33, 34. Diese sind also unabhängig von den Grundregistern.
• Im Register 1 sind fünf Zwischenausgänge 15 bis 19 vorgesehen, die eine Pseudozufallsreihe von fünf Bits parallel ausgeben.
• Wie bereits erwähnt, wären acht Bits wünschenswert. Es sind hier aber nur fünf Ausgänge vorhanden. Die Analyse durch Korrelation wäre einfacher, wenn man über eine größere Zahl von Anschlüssen verfügen würde, die gewissermaßen ein "Einstiegsschacht" in das Register sind. Daher entnimmt man nur fünf Bits und erweitert sie danach auf acht. Diese Erweiterung ist nicht Bestandteil der Erfindung.
• Die Entnahmepunkte der Pseudozufallsreihe, die mit den Anschlüssen 15 bis 19 verbunden sind, einerseits und die Aufschaltpunkte der Modifikatorbits, die mit den Ausgängen der Gatter 21 bis 25 verbunden sind, andererseits sind versetzt angeordnet; das heißt, wenn man die Blocks, deren Grade zueinander prim sind - wie weiter oben beschrieben -, betrachtet, liefert jeder eines der Ausgangssignale, das zwischen zwei seiner Stufen abgenommen wurde.
• Eine letzte Schutzmaßnahme, um die Beobachtbarkeit noch weiter zu verringern, besteht darin, die aus dem Register 1 entnommene Reihe linear durch die an den Zwischenausgängen der zwei unabhängigen Register 33, 34 entnommenen Bits zu modifizieren. Hierzu werden an den fünf Anschlüssen 15 bis 19 lineare Modifikatoren, das heißt "Exklusiv-ODER"-Gatter, die jeweils von einem Ausgang des Registers gesteuert werden, aufgeschaltet. Diese Modifikatoren sind durch ein eingekreistes +- Zeichen gekennzeichnet. Eine Modifikatorengruppe 32 ist dem Register 34 und eine Gruppe 30 dem Register 33 zugeordnet. Die hier verwendeten Zwischenausgänge der Register 33, 34 sind nicht die gleichen wie die mit den Gattern 21 bis 25 verbundenen. Diese beiden Gruppen von Ausgängen können beispielsweise ebenfalls versetzt angeordnet sein.
• Außerdem ist in jeden Ausgangsanschluß des Registers ein Flipflop-Zähler 12 oder 13 geschaltet. All diejenigen, die demselben Register zugeordnet sind, haben vorzugsweise verschiedene und zueinander prime Zählwerte wie zum Beispiel 2, 5, 7, 9, 13 oder 3, 5, 7, 11, 13 usw. Jeder Zählerausgang steuert vier Gatter und modifiziert daher vier von den fünf Anschlüssen 15-19. Jedesmal ist der nicht modifizierte Anschluß ein anderer: beispielsweise modifiziert beim Register 34 der in der Figur ganz links dargesteflte erste Ausgang nicht den Anschluß 15, der zweite Ausgang nicht den Anschluß 16 usw., der fünfte Ausgang ganz rechts nicht den Anschluß 19. Folglich ist die Modifikation linear.
• Während bestimmter Zeiten, wenn keine Codes erforderlich sind, beispielsweise während der Bildrückläufe, wird ein höherfrequenter Taktgeber angelegt. Diesen Taktgeber (ohne Abbildung) kann man beispielsweise durch Multiplikation der Zeilenfrequenz mittels eines Phasenregelkreis-Oszillators erhalten.
• Die Ausgänge sind während der Bildrückläufe maskiert, um die Beobachtung der Reihe während dieser Zeiten zu verhindern.
• Um die Anlegedauer des höherfrequenten Taktgebers zu bestimmen, setzt man einen Rückwärtszähler mit einer Pseudozufallszähl. Diese erhält man durch Entnahme einiger Bits aus dem PZG. Danach zählt der Rückwärtszähler mit der Taktfrequenz rückwärts bis Null, woraufhin der höherfrequente Taktgeber abgeschaltet wird und man auf den Beginn des Bilds wartet, um es mit dem Zeilenfrequenz-Taktgeber aufzuteilen.
• Mit der oben beschriebenen Struktur und der Art der Anordnung der Nichtlinearitäten (nämlich der UND-Gatter und Flipflop-Zähler) ist das System sehr komplex, und dennoch ist die Gefahr der Entartung gering.

Claims (19)

1. Pseudozufallsreihengenerator mit zwei ersten, als Grundregister bezeichneten Schieberegistern (1,3), die mit Multiplikatoren versehen sind, wobei die Verschiebungen durch die Impulse eines Taktgebers gesteuert werden und die beiden ersten Register, deren Anfangsinhalt durch einen internen Schlüssel vorherbestimmt wird, miteinander verschaltet sind, das heißt, daß eine Verbindung zwischen dem Ausgang des einen (2) und dem Eingang des anderen (26) und umgekehrt (4,27) besteht, wobei in eine dieser Verbindungen ein Modifikatorelement (5) zwischengeschaltet ist, dadurch gekennzeichnet, daß das Modifikatorelement ein Gatter (5) ist, das Nullen in einen Teil der Schleife einschleusen kann und von einem Signal gesteuert wird, das von mindestens einem zweiten mit sich selbst verschalteten und von den beiden ersten Registern unabhängigen Schieberegister (33) ausgegeben wird.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß sie ein zweites (33) und ein drittes Register (34) umfaßt, die beide von den beiden ersten Registern unabhängig sind, und daß das Gatter (5) ein UND-Gatter ist, das von einem von einem ODER-Gatter (8) ausgegebenen Signal gesteuert wird, dessen Eingängen Bits zugeführt werden, die jeweils vom zweiten (33) und vom dritten Register (34) stammen.

3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß das zweite (33) und das dritte Register (34) sich gegenseitig modifizieren.

4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß die gegenseitige Modifizierung des zweiten (33) und des dritten Registers (34) durch Zwischenschalten mindestens eines nichtlinearen Elements (10,11) erfolgt.

5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß das nichtlineare Element ein Flipflop-Zähler ist.

6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß zwei Flipflop- Zähler (10, 11) vorhanden sind und daß ein Inverter (35) mit einem der Zähler (11) in Reihe geschaltet ist.

7. Anordnung nach einem der vorhergehenden Ansprüche, dadurh gekennzeichnet, daß mindestens eines der zwei ersten Register (1) linear durch Aufschaltung von Bits (21-25) aus einer Quelle außerhalb des ersten zu modifizierenden Registers modifiziert wird.

8. Anordnung nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, daß die Aufschaltpunkte der Modifikatorbits so angeordnet sind, daß zwischen ihnen Blocks des ersten zu modifizierenden Registers (1) liegen, deren Grade verschieden und soweit wie möglich zueinander prim sind.

9. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß diese Quelle außerhalb des ersten zu modifizierenden Registers aus dem zweiten (33) und/oder dritten Register (34) besteht.

10. Anordnung nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, daß jedes Modifikatorbit von einem UND-Gatter (21-25) ausgegeben wird, dessen Eingängen ein Bit aus dem zweiten Register (33) und ein Bit aus dem dritten Register (34) zugeführt wird.

11. Anordnung nach einem der vorhergehenden Ansprüche, die zum Verschlüsseln einer Fernsehsendung verwendet wird, dadurch gekennzeichnet, daß eines der beiden ersten Register (1,3) durch eine Zahl (28) modifiziert wird, die aus dem Zählen der Einzelbilder des Fernsehbilds erhalten wird.

12. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Pseudozufallsreihe parallel (15-18) ausgegeben wird, indem mehrere Bits auf einmal verschiedenen Stufen eines der ersten Schieberegister (1) entnommen werden.

13. Anordnung nach Anspruch 8 und 12, dadurch gekennzeichnet, daß die Entnahmepunkte der Pseudozufallsreihe (15-18) einerseits und die Aufschaltpunkte der Modifikatorbits (21-25) andererseits versetzt angeordnet sind.

14. Anordnung nach Anspruch 12, dadurch gekennzeichnet, daß die Ausgangsbits mit Bits, die vom zweiten (33) oder dritten Register (34) ausgegeben werden, linear modifiziert werden (32).

15. Anordnung nach Anspruch 14, dadurch gekennzeichnet, daß die Ausgangsbits zweimal (32+30) mit Bits, die vom zweiten (33) und dritten Register (34) ausgegeben werden, modifiziert werden.

16. Anordnung nach Anspruch 14 oder 15, dadurch gekennzeichnet, daß in den Weg mindestens eines vom zweiten und/oder dritten Register ausgegebenen Bits ein nichtlineares Element (12, 13) zwischengeschaltet ist.

17. Anordnung nach Anspruch 16, dadurch gekennzeichnet, daß das nichtlineare Element ein Flipflop-Zähler ist.

18. Anordnung nach einem der vorhergehenden Ansprüche, die zum Verschlüsseln eines Fernsehbilds verwendet wird, dadurch gekennzeichnet, daß ein höherfrequenter Taktgeber während bestimmter Zeiten, zu denen keine Zuführung von Codes erforderlich ist, angelegt wird, wobei der Ausgang während dieser Zeit maskiert wird.

19. Anordnung nach Anspruch 18, dadurch gekennzeichnet, daß der höherfrequente Taktgeber während einer Zeit angelegt wird, die ebenfalls pseudozufällig bestimmt wird.