DE68919007T2 - Verfahren und Vorrichtung zur präzisen Lötzinnzuführung. - Google Patents

Verfahren und Vorrichtung zur präzisen Lötzinnzuführung.

Info

Publication number
DE68919007T2
DE68919007T2 DE68919007T DE68919007T DE68919007T2 DE 68919007 T2 DE68919007 T2 DE 68919007T2 DE 68919007 T DE68919007 T DE 68919007T DE 68919007 T DE68919007 T DE 68919007T DE 68919007 T2 DE68919007 T2 DE 68919007T2
Authority
DE
Germany
Prior art keywords
solder
thin film
conductive thin
conductive
areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68919007T
Other languages
English (en)
Other versions
DE68919007D1 (de
Inventor
Harry R Bickford
Kurt R Grebe
Caroline A Kovac
Michael J Palmer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Application granted granted Critical
Publication of DE68919007D1 publication Critical patent/DE68919007D1/de
Publication of DE68919007T2 publication Critical patent/DE68919007T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06Solder feeding devices; Solder melting pans
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04Mounting of components, e.g. of leadless components
    • H05K13/046Surface mounting
    • H05K13/0465Surface mounting by soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3473Plating of solder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3478Applying solder preforms; Transferring prefabricated solder patterns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01018Argon [Ar]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01041Niobium [Nb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/1579Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108Male die used for patterning, punching or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0338Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/043Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0528Patterning during transfer, i.e. without preformed pattern, e.g. by using a die, a programmed tool or a laser
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0726Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • Y10T29/49208Contact or terminal manufacturing by assembling plural parts
    • Y10T29/4921Contact or terminal manufacturing by assembling plural parts with bonding
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • Y10T29/49208Contact or terminal manufacturing by assembling plural parts
    • Y10T29/4921Contact or terminal manufacturing by assembling plural parts with bonding
    • Y10T29/49211Contact or terminal manufacturing by assembling plural parts with bonding of fused material
    • Y10T29/49213Metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verzinnungsgerät und insbesondere Mittel zum Aufbringen genau abgemessener Mengen Lötzinn auf Mikrominiaturschaltkreiskonfigurationen.
  • Das Aufbringen von Lötzinnschichten genauer Dicke und Konfigurationen auf Leiterplatten mit dicht aneinander liegenden (z. B. 508 um (20 mils) oder weniger) Leiterbahnen bereitet besondere Schwierigkeiten. Lötzinn-Siebdruck ist nicht befriedigend, weil häufig ungleichmäßige Mengen von Lötzinn bleiben, wenn das Sieb abgezogen wird. Wenn das Lötzinn dann wieder aufgeschmolzen wird, um einen Chip an die Leiterbahnen anzulöten, kann es zwischen nebeneinanderliegenden Leiterbahnen "Lötbrücken" geben, die möglicherweise einen sprunghaft auftretenden Vollausfall zur Folge haben. Es wurde immer schwieriger, einen Siebdruckprozeß zu finden, wenn das Lötzinn mit eine Dicke von unter 50,8 um (0.002 Zoll) entweder erwünscht oder gefordert ist. Solche Dicken werden zum Befestigen von Paketen an Leiterplatten durch automatisches Filmbonden (Tape Automatic Bonding - TAB) verwendet und um sicherzustellen, daß es keine Lötbrücken gibt.
  • Das TAB-Packen wird immer häufiger eingesetzt, weil es sich für die automatische Fertigung eignet und eine der am wenigsten teueren Packungskonfigurationen ist. Es ist daher wichtig, daß auch bei den scharfen Maßforderungen, die eine Voraussetzung für Lötsysteme mittels TAB-Packen sind, die Kosten für den Lötzinnauftrag möglichst gering bleiben.
  • Auf dem Stand der Technik wurden bereits verschiedene Lösungen für das Präzisionsauftragen von Lötzinn versucht.
  • Die EP-A-0273131 beschreibt ein Verfahren und ein Lötzinn- Zuführungsglied zum Auftragen diskreter Lötzinnkörper vorgegebener Größe auf die Leiter eines Bauteils mit anschließendem Auflötverfahren auf ein Substrat. Dieses Zuführungsglied besteht aus einer Platte mit einer nichtbenetzten Oberfläche, z. B. Titan, mit einer Anordnung von Hohlräumen, die dem Bauteil-Leitermuster entsprechen, wobei jeder Hohlraum ein Volumen aufweist, das der gewünschten, auf die Leiter aufzutragenden Lotmenge entspricht. Das Verfahren beinhaltet das Auftragen von Lötpaste auf das Zuführungsglied und das Füllen der Hohlräume durch Wischen über die Oberfläche. Das Bauteil wird auf das Zuführungsglied aufgelegt, wobei die Leiter die Lötpaste in den Hohlräumen berühren. Das Aufschmelzen der Lötpaste bondet einen diskreten Lotkörper einer genau vorgegebenen Größe an die einzelnen Leiter. Um das Übergehen des Lötzinns auf die Leiter durch Dochteffekt zu begrenzen, kann selektive Maskierung angewandt werden durch Auftragen einer wasserlöslichen Maskenschicht auf die Leiter und Abziehen der Maske aus ausgewählten Bereichen durch Aufsetzen des Bauteils auf eine Oberfläche, die vor dem Einsetzen des Bauteils auf das Zuführungsglied mit Wasser beschickt wird.
  • Die US-A-4 209 893 sieht einen Lotträgerstreifen vor, wobei der Streifen gestanzt ist und Lotformteile in die ausgestanzten Bereiche gedrückt werden. Diese Technik ist zwar für verhältnismäßig große Schaltungskonfigurationen brauchbar, ist jedoch unbrauchbar für die Minitaur-TAB-Packungen aus dem Grund, weil mechanisches Stanzen zu ungenau ist.
  • Sowohl US-A-4 354 629 als auch US-A-4 484 704 beschreiben ein System zum Zusammenfügen flacher oder Bandkabel mit Steckverbindern. Diese Patente offenbaren die Anwendung eines Paars Polymerbahnen, zwischen denen eine kontinuierliche Lotvorformatierung gepackt ist. Eine der Bahnen weist eine Reihe von Fenstern auf. Die Fenster stimmen mit den mit Lot zu versehenden Leitern überein, wobei Druck und Wärme aufgebracht wird, so daß das Lot aufgeschmolzen wird. Die Trennungen zwischen den nebeneinanderliegenden Fenstern verhindern das Ausbilden von Lötbrücken. Auch hier ist die Technik anwendbar für verhältnismäßig große Leiter/Leiterplattenanordnungen; sie ist jedoch nicht geeignet für Mikrominiaturschaltkreiskonfigurationen. Zum Beispiel würde die kontinuierliche Lotschicht unter den Fensterteilungen bei Schmelzen dahin tendieren, Lotbrücken zu bilden, wenn nahe aneinanderliegende Leiterbahnen verzinnt werden müssen.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, wie beansprucht, ein Präzisions-Lötzinnzuführungsverfahren vorzusehen, das besonders für Mikrominiatur-Packungskonfigurationen geeignet ist.
  • Eine weitere Aufgabe ist es, eine Präzisions-Lötzinnzuführungstechnik vorzusehen, die im allgemeinen bei den für Leiterplatten und Halbleitervorrichtungen eingesetzten Fertigungstechniken verwendet werden kann.
  • Die Erfindung sieht dementsprechend eine Lötzinnzuführungsvorrichtung gemäß Definition in Anspruch 1 und ein Lötzinn- Zuführungsverfahren gemäß Anspruch 5 vor.
  • Die vorliegende Erfindung benutzt einen Träger, auf dem eine dünne leitende Schicht aufgetragen wurde. Dieser leitende Dünnfilm besteht aus einem metallischen Material, das eine solche Oberflächenenergie aufweist, daß sie nicht ohne weiteres von dem Lot benetzt wird. Eine Formmaske wird auf den leitenden Dünnfilm aufgebracht, wobei die Maske Öffnungen aufweist, die ausgewählte Bereiche des leitenden Dünnfilms freiläßt. Dann wird Lötzinn in die Maskenöffnungen gebracht und haftet schwach an den freiliegenden Bereichen des leitenden Dünnfilms. Der Träger wird dann auf und genau übereinstimmend mit Leiterbahnbereichen eines Schaltungsträgers aufgebracht, so daß das Lot in den Maskenöffnungen nach den Leiterbahnbereichen des Schaltungsträgers ausgerichtet ist.
  • Anschließend werden der Träger und die Schaltungsleiterbahnbereiche in Kontakt gebracht; das Lot an die Leiterbahnen gebondet; und der Träger wird zur weiteren Verwendung abgehoben.
  • Zwecks besseren Verständnisses der vorliegenden Erfindung werden hier zusammen mit weiteren Aufgaben, Vorteilen und Möglichkeiten der Erfindung weitere bevorzugte Ausführungsformen der Erfindung anhand der begleitenden Zeichnungen beschrieben; in diesen ist
  • Fig. 1 eine Schnittansicht der Grundschicht mit einem aufgebrachten leitenden Dünnfilm;
  • Fig. 2 zeigt die Struktur der Fig. 1 nach Auflegen einer Formmaske auf diesen;
  • Fig. 3 ist eine Seitenansicht eines Galvanisierungsbades zum Aufbringen von Lötzinn in den Maskenöffnungen;
  • Fig. 4 ist eine seitliche Schnittansicht der erfindungsgemäßen Lötzinnzuführungsbahn in genauer Ausrichtung über einem Schaltungsträger;
  • Fig. 5 ist eine seitliche Schnittansicht des Schaltungsträgers nach Abziehen der Lötzinnzuführungsbahn.
  • Die Fig. 1 zeigt eine erste Ausführungsform des erfindungsgemäßen Lötzinnzuführungssystems. In einer Ausführungsform besteht die Grundschicht 10 aus einem polymeren Träger oder Band, vorzugsweise aus einem Polyimid, das die erfindungsgemäß angewandten Betriebstemperaturen aushält. Vorzugsweise ist der Träger 10 ähnlich einem 35 mm Filmstreifen mit Radlochung versehen, die seine Vorwärts- und/oder Rückwärtsbewegung unter dem Präzisionsantrieb durch ein Zahnrad zulassen. Der Polymerträger könnte ganz leicht als individueller Träger konfiguriert werden, der das gewünschte Muster aufweist, oder auch als Gruppe individueller Träger in unterschiedlichen planaren Konfigurationen. Träger 10 ist metallisiert mit einer dünnen Schicht 12 aus einem Metall, das von einer Zinn/Blei-Lotschmelze nicht benetzt wird. Im besonderen müßte der leitende Dünnfilm 12 eine Oberflächenenergie haben, so daß sie kein starkes Oberflächen-Bonding mit einer Lotauflage eingehen kann, sondern eine schwache mechanische Bindung mit dem darauf abgelagerten Lot eingehen würde. Metalle wie Niob, Aluminium und Chrom erfüllen diese besondere Forderung.
  • In einer bevorzugten Ausführungsform der Erfindung sind sowohl der Träger 10 als auch der Metallisierungsdünnfilm 12 hinreichend transparent, daß die Übereinstimmungsmerkmale mit einer darunter liegenden Schaltkreisplatine durch sie hindurch wahrgenommen werden können. Eine sehr dünne Niobschicht (d.i. in der Größenordnung von 50 nm (500 Å) Dicke) erfüllt diese Forderung. Ein bevorzugtes Verfahren zum Aufbringen des Niob ist Aufstäuben, so daß eine Schicht mit verhältnismäßig konstanter Dicke erzeugt werden kann, die auf dem darunter liegenden Band 10 haftet.
  • Jetzt wurde unter Bezugnahme auf Fig. 2 eine Maske 14 über den leitenden Dünnfilm 12 gelegt, die die Bereiche 16 und 18 freiläßt. Die Maske 14 erlaubt, daß Lötmasse selektiv auf den Bereichen 16 und 18 abgelagert wird während seine Ablagerung an anderen Stellen verhindert wird. Die Maske 14 kann permanent oder auch nicht-permanent sein. Wenn sie nichtpermanent ist, kann sie eine dünne Schicht Photolack beinhalten, der vor der Lotzuführung abgezogen wird. Eine permanente Lotmaske wird jedoch bevorzugt, weil sie wiederverwendbar und weniger aufwendig an Verarbeitungsschritten ist. Die Lotmaske muß in der Lage sein, den Lotaufschmelztemperaturen (z. B. 350ºC) zu widerstehen und muß die erforderlichen lithographischen Toleranzen und Stabilität aufweisen.
  • Eine bevorzugte Maske besteht aus Polyimid, das bis zur Dicke der gewünschten Lotschicht aufgebaut wird. Die Maske kann durch eine Vielzahl bekannter Techniken ausgeformt werden. Zum Beispiel kann die Polyimidschicht aufgebracht, ausgehärtet und dann geätzt werden unter Verwendung einer üblichen Photolackmaske, um die Teile, wo das Lot aufgetragen werden soll, abzuarbeiten. Als Alternative läßt sich auch eine Photolackschicht direkt auf den leitenden Dünnfilm 12 auftragen, dann werden die Bereiche geöffnet, um diejenigen Stellen des leitenden Dünnfilms 12 freizulegen, wo das Lot nicht aufgebracht werden soll, und anschließend wird ein Polyimid elektrophoretisch auf die freigelegten leitenden Teile abgelagert.
  • Wie in Fig. 3 schematisch dargestellt, wird die Anordnung gemäß Fig. 2 in ein Galvanisierbad, das Zinn- und Bleiionen im geeigneten Verhältnis enthält, gebracht, so daß bei Anlaufen der Elektroplattierung Ionen im richtigen Verhältnis auf die frei liegenden Bereiche des leitenden Dünnfilms 12 abgelagert werden. Bevorzugte Plattierungsdicken liegen zwischen 0,0127 mm und 0,0635 mm (0.0005 bis 0.0025 Zoll) Lot in den freiliegenden Bereichen 16 und 18.
  • In Fig. 4 wurde der Lotzuführungsfilm umgekehrt und nach den mit Flußmittel überzogenen Kupferbahnen 20 und 22 auf der Leiterplatte 24 ausgerichtet. Die Ausrichtung des Lotzuführungsfilms und der Leiterplatte geschieht direkt, weil der Zuführungsfilm transparent ist und automatisch nach den Einrichtmerkmalen der darunter liegenden Leiterplatte ausgerichtet werden kann. Das Transparenzmerkmal ist nützlich bei der anfänglichen Einstellung und beim Einrichten des Mechanismus, der die relative Ausrichtung zwischen dem Zuführungsfilm und der darunter liegenden Leiterplatte steuert. Wenn wir also annehmen, daß ein mit Lochung versehener Film eingesetzt wird, läßt sich die Lage der Leiterplatte gegenüber dem Film einrichten und die Übereinstimmung nach Sicht durch den Film hindurch kontrollieren.
  • Sobald der Lotzuführungsfilm in der richtigen Lage über der Leiterplatte 24 liegt, wird die Anordnung in eine Aufschmelzeinheit verbracht, in der die Loteinsätze 26 und 28 auf den Schmelzpunkt gebracht werden und sich auf den Leiterbahnen 20 und 22 ablagern. Wie bereits gesagt, weil der leitende Dünnfilm 12 vom Lot nicht benetzbar ist, bleiben auch keine Rückstände darauf haften und der Dünnfilm kann wieder verwendet werden. In Fig. 5 wird dann die fertige Schaltungsanordnung nach Abzug des Lotzuführungsfilms gezeigt.
  • Der Lotzuführungsfilm kann dann erneut plattiert und verwendet werden. Der Film läßt sich lagern und erfordert auch kein aufwendiges Abschirmgerät. Ferner läßt sich durch Verändern der Dicke der Polyimidmaskenschicht 14 und Steuerung des Lotplattierungsprozesses die genaue Menge des ab zusetzenden Lots steuern.
  • BEISPIEL
  • Der Prozeß gemäß Fig. 1-5 wurde durchgeführt unter Verwendung einer 0,0508 mm (0.002 Zoll) dicken Kapton-Polyimidfolie als Ausgangsmaterial (Kapton ist ein Warenzeichen der DuPont Corporation, Wilmington, Delaware). Das Material wird zunächst 5 Minuten lang in Sauerstoffatmosphäre mit einem Hintergrunddruck von 10 um bei 500 W HF saubergestäubt. Anschließend wurde es 5 Minuten lang in Argon mit einem Hintergrunddruck vom 5 um bei 500 W HF saubergestäubt. Anschließend wurde es unter Verwendung eines DC-Aufstäubsystems mit einer Nioblage auf eine Dicke von 20 nm (200 Å) beschichtet.
  • Eine zweite Kapton-Folie mit einer Dicke von 0,0254 mm (0.001 Zoll) wurde mit einem Epoxid-modifizierten Acrylkleber ebenfalls in einer Dicke von 0.0254 mm (0.001 Zoll) beschichtet. Die zweite Folie wurde dann mechanisch gestanzt und ergab Öffnungen, die mit den zu beschichtenden Leiterbahnen übereinstimmten. Die zwei Folien wurden durch Heißpressen bei 130ºC für 45 Min. bei 2,87 · 10&supmin;¹ N/mm² (3 tons/sq.ft) laminiert.
  • Dann wurde die Lotplattierung durchgeführt in einem handelsüblichen System unter Verwendung eines Solderex 60/40 Sn/Pb Galvanisierungsbades. (Solderex ist ein Warenzeichen der Sel- Rex Corporation, eines Unternehmens der OMI International, 75 River Road, Nutley, New Jersey 07110). Die Stromdichte wurde auf 21 mA/cm² eingestellt und ergab nach 35 Minuten 0,0508 mm (0.002 Zoll) Lotauftrag.
  • Eine geeignete Leiterplatte mit Leiterbahnen, die mit der Lotmaske übereinstimmten, wurde mit Flußmittel Alpha 611 RMA (schwach aktiviertes Kolophonium) beschichtet (611 RMA ist ein Warenzeichen der Alpha Metals Inc., 600 Route 440, Jersey City, New Jersey 07304)
  • Der Lotzuführungsfilm wurde von einem Werkzeug gehalten, das mit Unterdruck und Düsen zum Ausblasen von erhitztem Stickstoff ausgerüstet war. Der Lotzuführungsfilm wurde in Kontakt mit der zu beschichtenden Leiterplatte gebracht während auf 350ºC erwärmter Stickstoff für 10 s auf die Rückseite des Films geblasen wurde. Das Werkzeug legte dann Unterdruck an und die Lotzuführung wurde abgeschlossen.
  • Als Alternative zum zweiten Kaptonfilm könnte ein Vacrel Permanentlackfilm mit einer Dicke von 0,0508 mm (0.002 Zoll) auf die erste Kaptonfolie aufgebracht werden, wobei das Niob bereits aufgetragen ist. (Vacrel ist ein Warenzeichen der DuPont Corporation, Wilmington, Delaware). Die Verbundfolie könnte dann unter Verwendung einer Glasmaske, die mit den mit Lot zu beschichtenden Leiterbahnen übereinstimmt, 10 s belichtet werden. Die Folien können sich dann 30 Minuten absetzen bevor sie in 1,1,1 Trichlorethan entwickelt und mit Stickstoff getrocknet werden. Dann erfolgt eine Drucktuchbelichtung für 2 Minuten, gefolgt von dreißigminütigem Einbrennen bei 150ºC, und ergibt eine permanente Maske aus dem Vacrel-Material.

Claims (7)

1. Lotzuführungsvorrichtung, enthaltend:
eine Grundschicht (10);
auf diese Grundschicht aufgebrachte leitende Dünnfilmmittel (12) aus metallischem Material, die eine solche Oberflächenenergie aufweisen, daß sie nicht leicht von dem auf der Grundschicht aufgebrachten Lot benetzt werden;
eine mit einem Leiterbild versehene Maske (14), die auf diesem leitenden Dünnfilmmittel aufgebracht ist, wobei diese Maske Öffnungen aufweist, die ausgewählte Bereiche (16, 18) dieses leitenden Dünnfilmmittels freilegt; und
Lot (26, 28), das auf diese Öffnungen aufgebracht wird und schwach an diesen freigelegten Bereichen dieses leitenden Dünnfilmmittels haftet.
2. Lotzuführungsvorrichtung gemäß Anspruch 1, die ferner beinhaltet:
Mittel (31) zum Absetzen und Ausrichten dieser Lotzuführungsvorrichtung auf Schaltkreismitteln (24), so daß diese Schaltkreismittel mit dem Lotmuster genau ausgerichtet sind; und
Mittel (32) zum Bewirken der Zuführung des Lots auf die Schaltkreismittel.
3. Lotzuführungsvorrichtung gemäß Anspruch 2, wobei die Grundschicht (10) und der leitende Dünnfilm (12) transparent sind.
4. Lotzuführungsvorrichtung gemäß einem der vorstehenden Ansprüche, in dem der leitende Dünnfilm (12) aus der Gruppe Niob, Chrom und Aluminium ausgewählt wird.
5. Lotzuführungsverfahren mit einem Träger, einschließlich einer Polymer-Grundschicht (10), einem daran haftenden leitenden Dünnfilm (12) aus metallischem Material, wobei dieser leitende Dünnfilm vom Lot nicht benetzbar ist, und einer Maskenschicht (14), die ein Muster aus diskreten Bereichen (16, 18) dieses leitenden Dünnfilms freilegt, wobei dieses Verfahren beinhaltet:
Einsetzen dieses Trägers in eine Galvanisierungsbadlösung aus Blei und Zinn im geeigneten Verhältnis, so daß es Lötzinn enthält; und
Anlegen einer Spannung zwischen dem leitenden Dünnfilm und einer Elektrode im galvanischen Bad zum Elektroplattieren des Bleis und des Zinns auf diesen leitenden Dünnfilm, wo dieser leitende Dünnfilm von der Maskenschicht freigegeben ist.
6. Verfahren gemäß Anspruch 5, das ferner beinhaltet:
Ausrichten des Trägers auf einem leitende Bereiche enthaltenden Substrat und Inkontaktbringen des Lotmusters mit den leitenden Bereichen; und
Zuführen des Lotmusters von dem Träger auf die leitenden Bereiche.
7. Verfahren gemäß Anspruch 6, wobei der Zuführungsschritt das Beaufschlagen mit Wärme zwecks Aufschmelzens des Lotmusters auf die leitenden Bereiche umfaßt.
DE68919007T 1988-07-25 1989-05-26 Verfahren und Vorrichtung zur präzisen Lötzinnzuführung. Expired - Fee Related DE68919007T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/223,818 US4832255A (en) 1988-07-25 1988-07-25 Precision solder transfer method and means

Publications (2)

Publication Number Publication Date
DE68919007D1 DE68919007D1 (de) 1994-12-01
DE68919007T2 true DE68919007T2 (de) 1995-05-04

Family

ID=22838087

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68919007T Expired - Fee Related DE68919007T2 (de) 1988-07-25 1989-05-26 Verfahren und Vorrichtung zur präzisen Lötzinnzuführung.

Country Status (4)

Country Link
US (1) US4832255A (de)
EP (1) EP0352432B1 (de)
JP (1) JPH02258166A (de)
DE (1) DE68919007T2 (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4832255A (en) * 1988-07-25 1989-05-23 International Business Machines Corporation Precision solder transfer method and means
JPH03205024A (ja) * 1990-01-04 1991-09-06 Topcon Corp 瞬き検出装置
DE4004602A1 (de) * 1990-02-15 1991-08-29 Asea Brown Boveri Verfahren zum vorbeloten eines substrats
US5040717A (en) * 1990-03-27 1991-08-20 Metcal, Inc. Solder delivery system
AU2739892A (en) * 1991-10-29 1993-05-06 Alcatel N.V. Method of producing solid solder coatings
DE4142658A1 (de) * 1991-12-19 1993-06-24 Siemens Ag Verfahren zum aufbringen von lot auf eine leiterplatte
US5244143A (en) * 1992-04-16 1993-09-14 International Business Machines Corporation Apparatus and method for injection molding solder and applications thereof
US5211328A (en) * 1992-05-22 1993-05-18 International Business Machines Method of applying solder
US5197655A (en) * 1992-06-05 1993-03-30 International Business Machines Corporation Fine pitch solder application
US5307983A (en) * 1993-04-27 1994-05-03 At&T Bell Laboratories Method of making an article comprising solder bump bonding
US5323947A (en) * 1993-05-03 1994-06-28 Motorola, Inc. Method and apparatus for use in forming pre-positioned solder bumps on a pad arrangement
TW250620B (en) * 1994-05-31 1995-07-01 At & T Corp Method for interconnecting an electronic device using a transferable soldercarrying medium
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
DE19542043A1 (de) * 1995-01-31 1996-08-01 Hewlett Packard Co Bleifreie Niedertemperaturlegierung und Verfahren zur Bildung einer mechanisch überlegenen Verbindung unter Verwendung dieser Legierung
DE19533169C2 (de) * 1995-09-08 2002-02-07 Fraunhofer Ges Forschung Lotdepotträger
US5829124A (en) * 1995-12-29 1998-11-03 International Business Machines Corporation Method for forming metallized patterns on the top surface of a printed circuit board
US5860585A (en) * 1996-05-31 1999-01-19 Motorola, Inc. Substrate for transferring bumps and method of use
JPH10223690A (ja) * 1997-02-13 1998-08-21 Nec Corp 光素子の実装方法
JP3801300B2 (ja) * 1997-03-21 2006-07-26 セイコーエプソン株式会社 半導体装置の製造方法
US6070321A (en) * 1997-07-09 2000-06-06 International Business Machines Corporation Solder disc connection
DE19729587A1 (de) * 1997-07-10 1999-01-14 Siemens Ag Verfahren zum Aufbringen von Lot auf Anschlußflächen einer Leiterplatte, Verfahren zur Herstellung eines mit Lot beschichteten Trägers für ein derartiges Verfahren sowie ein derartiger Träger
GB9803972D0 (en) * 1998-02-25 1998-04-22 Noble Peter J W A deposition method and apparatus therefor
US6329631B1 (en) * 1999-09-07 2001-12-11 Ray Yueh Solder strip exclusively for semiconductor packaging
DE19963850A1 (de) * 1999-12-30 2001-07-26 Fraunhofer Ges Forschung Verfahren und Vorrichtung zum Erzeugen einer leitfähigen Struktur auf einem Substrat
US6475558B2 (en) 2001-02-26 2002-11-05 Volvo Trucks North America, Inc. Vehicle electrical ground and process
CN102340935A (zh) * 2010-07-19 2012-02-01 北大方正集团有限公司 一种制作电路板凸点的方法、系统及电路板
CN102548243B (zh) * 2010-12-08 2015-12-16 北大方正集团有限公司 制作电路板凸点的方法、系统及电路板
CN106104924B (zh) * 2013-12-19 2019-11-08 瑞典爱立信有限公司 连接销、转换器组件及用于制造连接销的方法
DE102018132056A1 (de) * 2018-12-13 2020-06-18 Endress+Hauser SE+Co. KG Verfahren zur Herstellung einer Leiterplatte und Leiterplatte

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2984893A (en) * 1958-07-15 1961-05-23 Engelhard Ind Inc Method of making an electrical contact
US3320658A (en) * 1964-06-26 1967-05-23 Ibm Method of making electrical connectors and connections
NL6613526A (de) * 1966-09-26 1968-03-27
US3978569A (en) * 1975-06-17 1976-09-07 Amp Incorporated Apparatus for applying solder rings to terminal posts
JPS5846388B2 (ja) * 1978-04-19 1983-10-15 日本電気ホームエレクトロニクス株式会社 半田供給方法
US4209893A (en) * 1978-10-24 1980-07-01 The Bendix Corporation Solder pack and method of manufacture thereof
JPS5586679A (en) * 1978-12-25 1980-06-30 Nippon Arumitsuto Kk Method and apparatus for continuous soldering
US4354629A (en) * 1980-06-09 1982-10-19 Raychem Corporation Solder delivery system
DE3133785A1 (de) * 1981-08-26 1983-03-10 Battelle-Institut E.V., 6000 Frankfurt "schaltungsanordnung zur ansteuerung von matrixbauelementen"
JPS58159999A (ja) * 1982-03-16 1983-09-22 Furukawa Electric Co Ltd:The リン銅ロ−材の製造方法
DE3608101A1 (de) * 1986-03-12 1987-09-17 Metallgesellschaft Ag Lottraeger
US4722470A (en) * 1986-12-01 1988-02-02 International Business Machines Corporation Method and transfer plate for applying solder to component leads
US4832255A (en) * 1988-07-25 1989-05-23 International Business Machines Corporation Precision solder transfer method and means

Also Published As

Publication number Publication date
JPH0341273B2 (de) 1991-06-21
DE68919007D1 (de) 1994-12-01
EP0352432A3 (en) 1990-02-28
EP0352432A2 (de) 1990-01-31
JPH02258166A (ja) 1990-10-18
US4832255A (en) 1989-05-23
EP0352432B1 (de) 1994-10-26

Similar Documents

Publication Publication Date Title
DE68919007T2 (de) Verfahren und Vorrichtung zur präzisen Lötzinnzuführung.
EP0063347B1 (de) Prägefolie zum Aufbringen von Leiterbahnen
DE69411438T2 (de) Schaltungsanordnungen und Verfahren zu deren Herstellung
DE3125518C2 (de) Verfahren zur Herstellung einer dünnen Verdrahtungsanordnung
DE4447897B4 (de) Verfahren zur Herstellung von Leiterplatten
DE68929282T2 (de) Leitersubstrat, Filmträger, Halbleiteranordnung mit dem Filmträger und Montagestruktur mit der Halbleiteranordnung
DE1057672B (de) Verfahren zur Herstellung eingelegter Stromkreise
EP0385995B1 (de) PRäGEFOLIE, INSBESONDERE HEISSPRäGEFOLIE, ZUR ERZEUGUNG VON LEITERBAHNEN AUF EINEM SUBSTRAT
DE69030867T2 (de) Verfahren zur Herstellung einer anisotrop leitenden Folie
DE69518120T2 (de) Verfahren zur Verbindung einer elektronischen Anordnung, wobei ein absetzbarer Lötträger benutzt wird
DE2926336A1 (de) Schaltungstraegerplatte und verfahren zu ihrer herstellung
DE4203114A1 (de) Bandtraeger fuer halbleitergeraete und verfahren zur herstellung desselben
EP0285900A2 (de) Verfahren zur Herstellung gedruckter Schaltungen
DE3008143C2 (de) Verfahren zum Herstellen von gedruckten Leiterplatten mit Lochungen, deren Wandungen metallisiert sind
DE4307784C2 (de) Verfahren zum Herstellen von mit Pads versehenen Leiterplatten für die SMD-Bestückung
US4622106A (en) Methods for producing printed circuits
DE4424831C2 (de) Verfahren zur Herstellung einer elektrisch leitenden Verbindung
DE69530698T2 (de) Verfahren zur herstellung einer leiterplatte
DE102008034616A1 (de) Prägefolie und deren Verwendung sowie Verfahren zur Herstellung von Strukturelementen aus Kupfer
EP0016952B1 (de) Verfahren zum Herstellen von mit Abdeckungen versehenen Leiterplatten
DE2014138C3 (de) Verfahren zur Herstellung von gedruckten Leiterplatten
DE2838982B2 (de) Verfahren zum Herstellen von Mehrebenen-Leiterplatten
DE1765884A1 (de) Schaltungen mit duennen Filmen
EP0542149A2 (de) Verfahren zur Herstellung von Lotflächen auf einer Leiterplatte und Lotpastenfolie zur Durchführung des Verfahrens
DE69331649T2 (de) TAB Band und sein Herstellungsverfahren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee