DE4004602A1 - Verfahren zum vorbeloten eines substrats - Google Patents

Verfahren zum vorbeloten eines substrats

Info

Publication number
DE4004602A1
DE4004602A1 DE19904004602 DE4004602A DE4004602A1 DE 4004602 A1 DE4004602 A1 DE 4004602A1 DE 19904004602 DE19904004602 DE 19904004602 DE 4004602 A DE4004602 A DE 4004602A DE 4004602 A1 DE4004602 A1 DE 4004602A1
Authority
DE
Germany
Prior art keywords
substrate
soldering
mask
film mask
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19904004602
Other languages
English (en)
Inventor
Hans-Joachim Dipl Krokoszinski
Kurt Dipl Phys Dr Langer
Henning Dipl Phys Dr Oetzmann
Arno Dipl Phys Dr Neidig
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB AG Germany
IXYS Semiconductor GmbH
ABB AB
Original Assignee
Asea Brown Boveri AG Germany
ABB IXYS Semiconductor GmbH
Asea Brown Boveri AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asea Brown Boveri AG Germany, ABB IXYS Semiconductor GmbH, Asea Brown Boveri AB filed Critical Asea Brown Boveri AG Germany
Priority to DE19904004602 priority Critical patent/DE4004602A1/de
Priority to PCT/EP1991/000272 priority patent/WO1991012634A1/de
Publication of DE4004602A1 publication Critical patent/DE4004602A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3468Applying molten solder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2081Compound repelling a metal, e.g. solder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/044Solder dip coating, i.e. coating printed conductors, e.g. pads by dipping in molten solder or by wave soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0557Non-printed masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/104Using magnetic force, e.g. to align particles or for a temporary connection during processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zum struk­ turierten Vorbeloten eines metallischen oder metalli­ sierten Substrats.
Ein solches Verfahren kann beispielsweise verwendet wer­ den zum Vorbeloten von Substraten für die Herstellung von Leistungshalbleitermodulen.
Leistungshalbleitermodule in Löttechnik - im Gegensatz zu druckkontaktierten Modulen - werden hergestellt durch Anordnung von Halbleiterchips, Anschlußlaschen und ggf. weiterer Bauteile auf einem metallischen oder struktu­ riert metallisierten Substrat und durch Verlöten dieser Teile. Die Lötverbindung hat in solchen Leistungshalb­ leitermodulen eine große Bedeutung, da die Wärmeabfuhr aus den Halbleiterchips über den Lötkontakt erfolgt. Das bedeutet, daß die Lötverbindung über die gesamte Chip­ fläche einen gleichmäßig guten thermischen Kontakt her­ stellen muß und dies auch langfristig, also nach vielen Lastwechseln. Einen solchen guten Wärmekontakt kann man mit reinen Loten ohne Flußmittel erreichen. Man muß dazu Lotplättchen zusammen mit den zu verbindenen Teilen in sogenannte Lötformen einlegen, um die Teile während des Lötprozesses zu fixieren. Die Lötung erfolgt im Lötofen unter Schutzgas. Nachteilig ist dabei, daß Oxidhäute und Verunreinigungen auf den Lotplättchen zu Lunkern in der Lötverbindung führen können.
Um eine flexiblere und automatisierbare Fertigung von Leistungshalbleitermodulen zu ermöglichen, wäre es wün­ schenswert, mit vorbeloteten Substraten zu arbeiten. Man könnte dann vom Modultyp abhängige Lötformen vermeiden und auf Lotplättchen verzichten. Vorbelotete Substrate können z. B. mit Hilfe von automatischen Die-Bondern mit Halbleiterchips bestückt werden.
Aus der Hybridtechnik sind verschiedene Techniken zur Durchführung einer strukturierten Vorbelotung von Sub­ straten bekannt, welche aber nicht zufriedenstellend sind für die vorgesehene Anwendung. So ist beispielswei­ se das übliche Siebdruckverfahren unter Verwendung einer Lotpaste nicht geeignet, weil die Lotpaste Flußmittel enthält und weil nur eine begrenzte Auswahl von Lotle­ gierungen zur Verfügung steht. Nach dem Siebdruckverfah­ ren vorbelotete Substrate wären nicht geeignet für Lei­ stungshalbleitermodule mit ausreichend guten und repro­ duzierbar guten Lötverbindungen und damit auch guten Wärmekontakten, da in den bei Leistungshalbleitern typi­ schen großflächigen Lötverbindungen Flußmittelreste ein­ geschlossen werden können, die damit selbst Ursache von Lunkern werden. Außerdem sind aufwendige Reinigungspro­ zesse notwendig, um Flußmittelreste zu entfernen.
Eine Substratbelotung kann auch mit Hilfe des bekannten Wellenlötens erreicht werden. Diese in der Elektronik- Fertigung angewandte Wellenlötung ist beispielsweise in R.J. Klein Wassink, "Weichlöten in der Elektronik", Eu­ gen G. Leutze-Verlag, 1986, Seite 314 bis 328 beschrie­ ben. Da jedoch nur ausgewählte Flächen auf dem Substrat belotet werden sollen, ist eine Maskierung erforderlich. Eine solche Maskierung kann mit Hilfe von sogenannten Lötstoplacken erreicht werden. Es hat sich allerdings gezeigt, daß die üblichen Lötstoplacke reaktiven Gasen und Löttemperaturen von 280°C bis 380°C nicht standhal­ ten. Außerdem ist nach dem Beloten ein Reinigungsprozeß erforderlich, der aufwendig und umweltbelastend ist.
Davon ausgehend liegt der Erfindung die Aufgabe zugrun­ de, ein Verfahren zum strukturierten Vorbeloten von me­ tallischen oder metallisierten Substraten vorzuschlagen, das die Nachteile bekannter Verfahren vermeidet.
Diese Aufgabe wird durch ein Verfahren zum strukturier­ ten Vorbeloten eines metallischen oder metallisierten Substrats gelöst, wobei die zu belotende Substratseite mit einer Folienmaske und die so maskierte Seite des Substrats in einer Wellenlötanlage mit Lot benetzt wird.
Vorteilhafte Ausgestaltungen sind in Unteransprüchen angegeben.
Das erfindungsgemäße Verfahren hat den Vorteil, daß be­ liebige Lote verwendet werden können und nicht zu belo­ tende Flächen des Substrats unbeschichtet bleiben. Die Folienmaske kann grundsätzlich aus verschiedenen tempe­ raturbeständigen Materialien, wie z. B. Metall, herge­ stellt werden und die Folienmaske kann auch auf ver­ schiedene Weise an das Substrat angedrückt werden. Fo­ lienmasken haben den wesentlichen Vorteil, daß sie wie­ derverwendbar sind. Bevorzugt wird eine nachstehend in einem Ausführungsbeispiel beschriebene ferro-magnetische Folienmaske verwendet, welche durch Magnete an das Sub­ strat angezogen wird.
Das erfindungsgemäße Verfahren wird nachstehend anhand einer Anordnung zur Durchführung des Verfahrens näher erläutert.
In der Zeichnung zeigt Fig. 1 eine Anordnung zur Durch­ führung des Vorbelotungsverfahrens und Fig. 2 eine Draufsicht auf eine Folienmaske.
Fig. 1 zeigt schematisch eine Anordnung zum Vorbeloten eines Substrats 1, hier eines beidseitig mit einer Kup­ ferschicht 2 metallisierten Keramiksubstrats. Das Sub­ strat 1 ist in eine Vertiefung 3 in einer Subtrathalte­ rung 4 eingesetzt. Die Substrathalterung 4 ist Teil ei­ ner Wellenlötanlage und wird in der angegebenen Pfeil­ richtung über eine Lotwelle 5 bewegt. Durch einen Pfeil in der Lotwelle 5 ist angedeutet, daß sich das Lotmate­ rial in entgegengesetzter Richtung zur Substrathalterung 4 bewegt.
Das Substrat 1 und die Substrathalterung 4 ist auf sei­ ner unteren, der Lotwelle 5 zugewandten Seite mit einer Folienmaske 6 abgedeckt. Eine solche Folienmaske 6, wel­ che Öffnungen 7 aufweist, ist in Fig. 2 dargestellt. Die Folienmaske 6 besteht aus einem ferro-magnetischen Mate­ rial, z. B. einer Ni-Fe-Legierung oder aus Reineisen, und ist etwa 50 bis 300 µm dick. Die Curie-Temperatur der Legierung muß deutlich über der Löttemperatur liegen. Es zeigte sich in Versuchen, daß beim Löten mit eutekti­ schem PbSn-Lot eine FeNi-Legierung ausreicht. Die Fo­ lienmaske 6 wird durch Magnetkräfte ganzflächig an das Substrat bzw. die Substrathalterung 4 angezogen, wobei die Magnetkräfte von Magneten 8, z. B. Dauermagneten oder Elektromagneten, aufgebracht werden. Die Maske 6 kann einfach und flexibel durch Ätzen erzeugt werden. Sie kann auch aus Invar hergestellt werden. Sie ist mit ei­ nem Material beschichtet, welches das Benetzen der Maske mit Lot verhindert. Dies kann z. B. durch Verchromen er­ zielt werden, was sich in Versuchen als vorteilhaft be­ stätigte. Das bei Kontakt mit Luft entstehende Chrom(-III)-oxid erwies sich als dichte haftfeste Maskierung.
Zur Durchführung der Belotung wird die Substrathalterung 4 mit dem maskierten Substrat 1 in der Wellenlötanlage über die Lotwelle 5 geführt, wobei die Metallisierung 2 des Substrats 1 an den durch die Öffnungen 7 in der Mas­ ke 6 festgelegten Flächen mit Lot benetzt wird. Die Be­ lotung erfolgt flußmittelfrei in einer Schutzgasatmo­ sphäre. Die Wellenlötanlage ist entsprechend ausgestal­ tet. In Versuchen konnte nachgewiesen werden, daß eine durch Dauermagnete an metallisierte Substrate angepreß­ te, verchromte NiFe-Folie eine ausgezeichnete Maskier­ wirkung zeigte. Das verwendete eutektische PbSn-Lot drang nicht in den engen Spalt zwischen Folie und Sub­ strat. Selbst Abstände von der Größenordnung 1 mm zwi­ schen einzelnen Lotflecken konnten so realisiert werden. Die Lotdicken lagen im Bereich zehntel mm und konnten durch Lotwellentemperatur, Substrattemperatur und Durch­ laufgeschwindigkeit eingestellt werden. Nach Beendigung des Lötvorganges kann die Lötmaskenfolie einfach vom Substrat abgezogen werden und für den nächsten Lötdurch­ gang wiederverwendet werden. Als Dauermagnete kommen z. B. hartmagnetische Legierungen auf der Basis Kobalt- Samarium in Frage.
Eine vorteilhafte Alternative zum Anpressen der Masken­ folie ist es, anstelle magnetischer Kräfte den Bimetall­ effekt zu nutzen. Eine Folie aus NiFe-Legierung kann auf ihrer dem Substrat zugewendeten Seite mit einem Metall oder einer Legierung mit höherem thermischem Ausdeh­ nungskoeffizienten beschichtet sein. Dies kann bei­ spielsweise durch Aufwalzen geschehen. Bei der Auswahl der Legierung sollte jedoch darauf geachtet werden, daß die Folien eine federelastische Eigenschaft auch nach mehrmaligen Ofendurchläufen behalten. Bei der Löttempe­ ratur preßt sich die Maske auf Grund des Bimetalleffek­ tes an das Substrat an, während sie bei Raumtemperatur beim Abtrennen von Substrat eben ist.
Zur Verbesserung der Benetzung kann die Wellenlötanlage durch eine Ultraschallanlage ergänzt sein - was beim Löten von nicht mit Edelmetall beschichteten Oberflä­ chen, z. B. von chemisch vernickelten Substraten, nütz­ lich sein kann, oder auch durch eine Einrichtung zum Vorbeheizen des Substrats. Solche Ergänzungen können je nach der Art des benutzten Substrats zweckmäßig sein.

Claims (11)

1. Verfahren zum strukturierten Vorbeloten eines metallischen oder metallisierten Substrats, dadurch ge­ kennzeichnet, daß die zu belotende Substratseite mit einer Folienmaske und die so maskierte Seite des Sub­ strats in einer Wellenlötanlage mit Lot benetzt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeich­ net, daß das Vorbeloten in einer Schutzgasatmosphäre erfolgt.
3. Verfahren nach Anspruch 1 oder 2, dadurch ge­ kennzeichnet, daß sich die Folienmaske unter einer Krafteinwirkung an das Substrat anlegt und dort während des Belotungsvorgangs haftet.
4. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß das Substrat in einem ersten Schritt in eine Substrathalterung eingesetzt, dann dort mit der Folienmaske abgedeckt und anschließend über die Lotwelle der Wellenlötanlage geführt wird.
5. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß eine Folienmaske aus einem ferro-magnetischen Material verwendet wird und diese Folienmaske durch Permanentmagnete oder Elektromagnete gehalten wird, welche auf der anderen Substratseite an­ geordnet werden.
6. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß das Substrat vor dem Belo­ tungsvorgang vorgeheizt wird.
7. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Benetzung mit Hilfe ei­ ner zusätzlichen Ultraschalleinrichtung unterstützt wird.
8. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Folienmaske mit einem Material, z. B. Chrom, beschichtet wird, welches ein Be­ netzen der Folienmaske verhindert.
9. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß eine Folienmaske mit einer Dicke im Bereich von 50 bis 300 µm verwendet wird.
10. Verfahren nach einem der vorstehenden Ansprü­ che, dadurch gekennzeichnet, daß die Folienmaske aus Invar hergestellt und galvanisch verchromt wird.
11. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß eine Folienmaske aus Bime­ tall verwendet wird, die sich bei Löttemperatur ela­ stisch gegen das Substrat drückt.
DE19904004602 1990-02-15 1990-02-15 Verfahren zum vorbeloten eines substrats Ceased DE4004602A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19904004602 DE4004602A1 (de) 1990-02-15 1990-02-15 Verfahren zum vorbeloten eines substrats
PCT/EP1991/000272 WO1991012634A1 (de) 1990-02-15 1991-02-12 Verfahren zum vorbeloten eines substrats

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19904004602 DE4004602A1 (de) 1990-02-15 1990-02-15 Verfahren zum vorbeloten eines substrats

Publications (1)

Publication Number Publication Date
DE4004602A1 true DE4004602A1 (de) 1991-08-29

Family

ID=6400158

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19904004602 Ceased DE4004602A1 (de) 1990-02-15 1990-02-15 Verfahren zum vorbeloten eines substrats

Country Status (2)

Country Link
DE (1) DE4004602A1 (de)
WO (1) WO1991012634A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4130637A1 (de) * 1990-10-11 1992-04-16 Abb Patent Gmbh Verfahren zur herstellung eines verbindungselements fuer eine verwendung in leistungshalbleitermodulen
DE102005053779A1 (de) * 2005-11-09 2007-05-24 Rösnick Vertriebs GmbH Trägerelement zur Verwendung in der Elektronikindustrie
DE102019218417A1 (de) * 2019-11-28 2021-06-02 Heraeus Deutschland GmbH & Co. KG Verfahren zur Herstellung eines mit einem oder mehreren Lotdepots ausgestatteten Substrats

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE7422691U (de) * 1974-11-07 Stoellger W Lötzinn Schutzschiene
DE2528306A1 (de) * 1975-06-23 1977-05-26 Siemens Ag Verfahren zum mechanischen aufbringen einer zinn- oder zinn-blei- schicht auf gedruckte schaltungsplatten
DE3309648A1 (de) * 1983-03-15 1984-09-20 Siemens AG, 1000 Berlin und 8000 München Verfahren zum loeten plattenfoermiger schaltungstraeger innerhalb einer schutzgasloeteinrichtung
US4739919A (en) * 1987-06-15 1988-04-26 Northern Telecom Limited Masking of circuit boards for wave soldering
US4832255A (en) * 1988-07-25 1989-05-23 International Business Machines Corporation Precision solder transfer method and means

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD155496A1 (de) * 1980-12-19 1982-06-16 Lutz Vehmann Aufnahmevorrichtung zum loeten flexibler leiterplatten
DE3737457A1 (de) * 1987-11-04 1989-05-18 Peter Gammelin Loetvorrichtung
DE3731714A1 (de) * 1987-09-21 1989-04-06 Siemens Ag Loetvorrichtung mit fluxer
DE3810254A1 (de) * 1988-03-23 1989-10-05 Siemens Ag Einrichtung zum wellenloeten von flachbaugruppen
DE3810151A1 (de) * 1988-03-25 1989-10-05 Kostal Leopold Gmbh & Co Kg Druckschablone

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE7422691U (de) * 1974-11-07 Stoellger W Lötzinn Schutzschiene
DE2528306A1 (de) * 1975-06-23 1977-05-26 Siemens Ag Verfahren zum mechanischen aufbringen einer zinn- oder zinn-blei- schicht auf gedruckte schaltungsplatten
DE3309648A1 (de) * 1983-03-15 1984-09-20 Siemens AG, 1000 Berlin und 8000 München Verfahren zum loeten plattenfoermiger schaltungstraeger innerhalb einer schutzgasloeteinrichtung
US4739919A (en) * 1987-06-15 1988-04-26 Northern Telecom Limited Masking of circuit boards for wave soldering
US4832255A (en) * 1988-07-25 1989-05-23 International Business Machines Corporation Precision solder transfer method and means

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4130637A1 (de) * 1990-10-11 1992-04-16 Abb Patent Gmbh Verfahren zur herstellung eines verbindungselements fuer eine verwendung in leistungshalbleitermodulen
DE102005053779A1 (de) * 2005-11-09 2007-05-24 Rösnick Vertriebs GmbH Trägerelement zur Verwendung in der Elektronikindustrie
DE102005053779B4 (de) * 2005-11-09 2008-05-29 Rösnick Vertriebs GmbH Lötmaske oder Lötrahmen zum Verlöten von Elektronikbauteilen in einer Lötanlage
DE102019218417A1 (de) * 2019-11-28 2021-06-02 Heraeus Deutschland GmbH & Co. KG Verfahren zur Herstellung eines mit einem oder mehreren Lotdepots ausgestatteten Substrats

Also Published As

Publication number Publication date
WO1991012634A1 (de) 1991-08-22

Similar Documents

Publication Publication Date Title
EP0352432B1 (de) Verfahren und Vorrichtung zur präzisen Lötzinnzuführung
US6406988B1 (en) Method of forming fine pitch interconnections employing magnetic masks
DE19653499A1 (de) Lotzuführverfahren, Lotzuführgerät und Lötverfahren
EP0218069A1 (de) Verfahren zum Verschweissen mittels Laserlicht
DE102006004788A1 (de) Halbleiterbauelement und Fertigungsverfahren für dieses
DE4126913A1 (de) Verfahren zum beloten und montieren von leiterplatten mit bauelementen
DE102005042554A1 (de) Metall-Keramik-Substrat
DE102009018541A1 (de) Kontaktierungsmittel und Verfahren zur Kontaktierung elektrischer Bauteile
CH645208A5 (de) Verfahren zur herstellung von elektrischen kontakten an halbleiterbauelementen.
EP1514459B1 (de) Metall-keramik-substrat für elektische schaltkreise- oder module, verfahren zum herstellen eines solchen substrates sowie modul mit einem solchen substrat
DE68911649T2 (de) Verbinden von metallischen Oberflächen.
DE102015114522B4 (de) Verfahren zum Auflöten eines ersten Lötpartners auf einen zweiten Lötpartner unter Verwendung von Abstandhaltern
DE4318463C2 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrates
DE102011076774A1 (de) Baugruppe mit einem Träger und einem Kühlkörper
DE4004602A1 (de) Verfahren zum vorbeloten eines substrats
US4061263A (en) Method of bonding a dielectric substrate to a metallic carrier in a printed circuit assembly
DE3639604A1 (de) Verfahren zur herstellung lotverstaerkter leiterbahnen
DE4017181C2 (de) Elektrisches Bauelement
DE2528000B2 (de) Verfahren zur Herstellung einer Lötfläche relativ großer Abmessungen
EP0484756A2 (de) Widerstandsanordnung in SMD-Bauweise
DE3633907C2 (de)
US4501768A (en) Thin film floating zone metal coating technique
DE3328342C3 (de) Verfahren zum Einlöten von Chipbauelementen auf Leiterplatten
DE10007414B4 (de) Verfahren zur Durchkontaktierung eines Substrats für Leistungshalbleitermodule durch Lot und mit dem Verfahren hergestelltes Substrat
DE3342279C1 (de) Lötverfahren und Einrichtung zur Durchführung des Verfahrens

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8120 Willingness to grant licenses paragraph 23
8131 Rejection