DE67864T1 - Verfahren und vorrichtung zum aufspueren und berichtigen von fehlern in einem speicher. - Google Patents

Verfahren und vorrichtung zum aufspueren und berichtigen von fehlern in einem speicher.

Info

Publication number
DE67864T1
DE67864T1 DE198282900486T DE82900486T DE67864T1 DE 67864 T1 DE67864 T1 DE 67864T1 DE 198282900486 T DE198282900486 T DE 198282900486T DE 82900486 T DE82900486 T DE 82900486T DE 67864 T1 DE67864 T1 DE 67864T1
Authority
DE
Germany
Prior art keywords
data
line
check
check word
word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE198282900486T
Other languages
English (en)
Inventor
Jr. Gordon Lee Easley Sc 29640 Edwards
Walter Andrew Kettering Oh 45429 Smith
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NCR Voyix Corp
Original Assignee
NCR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NCR Corp filed Critical NCR Corp
Publication of DE67864T1 publication Critical patent/DE67864T1/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)

Claims (3)

rip :.-!-■· ■' "'M IlC Γ? Γ ■ · , : t ti ;;ΐ '. , . : .,-fin 13- Dezember 1982 3O55/EPC EP 82900^86.0 NCR Corporation, World Headquarters, Dayton, Ohio 45479 (Y.St.A.) Verfahren und Einrichtung zum Feststellen und Korrigieren von Fehlern in einem Spei cher Patentansprüche
1. Einrichtung zum Feststellen und Korrigieren von Fehlern in einem Speicher mit einer Daten speichernden Vorrichtung (26) zum Speichern von Daten in Zeilen und Spalten mit für die Zeilen gespeicherten ersten
3q Prüfbits, wobei die Zeilen und Spalten in Blöcken mit einer vorbestimmten Anzahl von Zeilen pro Block angeordnet sind, mit einer Vorrichtung (62) zum Erzeugen zweiter Prüfbits für die Spalten von Daten, um ein Prüfwort für jeden Block zu erzeugen, wobei jedes Prüfwort in der Daten speichernden Vorrichtung (26) gespeichert wird,und einer Fehlerkorrekturvor-
richtung (22), die angeordnet ist, um die ersten Prüfbits dazu zu verwenden, eine fehlerhafte Zeile von Daten, in denen ein Fehler auftritt, zu lokalisieren und das zugeordnete Prüfwort für den die. feh-5
lerhafte Zeile enthaltenden Block zu verwenden, um den Fehler in der fehlerhaften Zeile zu korrigieren, dadurch gekennzeichnet , daß die Vorrichtung (62) zum Erzeugen von Prüfbits angeordnet ist, um ein neues Prüfwort zu erzeugen, wenn ein Fehler festgestellt wurde, wobei das neue Prüfwort für alle die Zeilen von Daten in dem zugeordneten Block,ausgenommen die fehlerhafte Zeile, erzeugt wird, und ferner gekennzeichnet durch eine Verarbeitungsvorrichtung (24-), die angeordnet
ist zu Bewirken, daß das neue Prüfwort einer ausschließlich ODER-Operation mit dem zugeordneten in der Daten speichernden Vorrichtung (26) gespeicherten Prüfwort zu unterwerfen, und hierbei für die fehlerhafte Zeile korrigierte Daten zu erhalten.
2. Einrichtung nach Anspruch 2, dadurch gekennzeichnet , daß die Vorrichtung (62) zum Erzeugen von Prüfbits eine erste Vielzahl von ausschließlich ODER-Gliedern (78) für eine ausschließlich ODER-Operation einer neuen Zeile von Daten, die in einen ausgewählten Bock eingeschrieben werden soll mit der Zeile von Daten, die durch die neue Zeile von Daten ersetzt werden soll, um ein Zwischenprüfwort für den ausgewählten Block zu produzieren, eine zweite Vielzahl von ausschließlich ODER-Gliedern (80) für eine ausschließlich ODER-Funktion des Zwischenprüfworts mit dem dem ausgewählten Block zugeordneten Prüfwort zur Erzeugung eines revidierten Prüfworts und eine Vorrichtung zum Schreiben (64) des revidierten Prüfworts in die Daten speichernde Vor-
richtung (26) aufweist.
3. Einrichtung nach Anspruch 2, dadurch g e k e η η -
ζ e i c h η e t , daß die Vorrichtung (62) zum Er-5
zeugen von Prüfbits ferner aufweist ein Register (76) zum Speichern der Zeile von Daten, die durch eine neue Zeile von Daten zu ersetzen ist, um die Durchführung einer ausschließlich ODER-Funktion an der ersten Vielzahl von auss8chließlich ODER-Gliedern (78) zu ermöglichen.
A. Einrichtung nach Anspruch 3» dadurch g e k e η η ζ e i c h η e t , daß die Schreibvorrichtung einen ■ Multiplexer (64) mit einem ersten und zweiten Zustand
: aufweist, um zu ermöglichen, daß das revidierte Prüfwort von der zweiten Vielzahl von ausschließlich ODER-Gliedern in die Daten speichernde Vorrichtung (26) eingeschrieben wird, wenn sich der Multiplexer on in dem ersten Zustand befindet, und die Verarbeitungsvorrichtung (24·) zu aktivieren für Einschreiben in die Daten speichernde Vorrichtung (26), wenn sich der Multiplexer in dem zweiten Zustand befindet.
5- Verfahren zum Feststellen "und Korrigieren von Fehlern in einem Speicher mit den Schritten:
a) Aufteilen des Speichers in eine vorbestimmte Anzahl von Blöcken, wobei Daten in Zeilen und Spalten in jedem Block gespeichert sind, 30
b):Berechnen eines ersten Prüfbits für jede . Zeile von Daten,
1 c) Berechnen eines zweiten Prüfbits für jede der Spalten von Daten in einem Block, um ein Prüfwort für jeden Block zu bilden,
d) Verwenden der ersten Prüfbits zum Lokalisieren einer fehlerhaften Zeile von Daten, in der ein Fehler auftritt, und
e) Verwenden des zugeordneten Prüfworts für den die fehlerhafte Zeile enthaltenden Block zum Korrigieren der fehlerhaften Zeile,
dadurch gekennzeichnet, daß der Schritt e) die Schritte aufweist:
θ-1) Erzeugen eines neuen Prüfworts für alle die Zeilen von Daten ausgenommen der fehlerhaften Zeile in dem zugeordneten Block, in der die fehlerhafte Zeile lokalisiert wurde; und
1^ e-2) Durchführen einer ausschließlich ODER-Funktion des neuen Prüfwortes mit dem zugeordneten Prüfwort für den die fehlerhafte Zeile enthaltenden Block, um hierdurch korrigierte Daten für die fehlerhafte Zeile zu
erhalten.
20
6- Verfahren nach Anspruch 5» dadurch gekennzeichnet , daß der Schritt c) während einer Schreiboperation, während der eine revidierte Zeile von Daten in den Speicher zu schreiben ist, die Schritte umfaßt:
c-1) Durchführen einer ausschließlich ODER-Operation der revidierten Zeile von Daten mit der Zeile von Daten in dem Speicher, die zu ändern ist, um ein Zwi-3Q schenprüfwort für den die zu ändernde Zeile von Daten enthaltenden zugeordneten Block zu erzeugen und
c-2) Durchführen einer ausschließlich ODER-Operation des Zwischenprüfwortes mit dem Prüfwort für den zugeordneten Block, der die zu ändernde Zeile von Daten enthält, um ein revidiertes Prüfwort zu erzeugen.
7· Verfahren nach Anspruch 6, dadurch gekennzeichnet , daß der Schritt c) ferner den Schritt aufweist:
c~3) Schreiben der revidierten Zeile von Daten in ihren zugeordneten Block in dem Speicher und im \tfesentlichen gleichzeitiges Schreiben des revidierten Prüfworts in einem zugeordneten Speicherabschnitt.
DE198282900486T 1980-12-24 1981-12-21 Verfahren und vorrichtung zum aufspueren und berichtigen von fehlern in einem speicher. Pending DE67864T1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/220,221 US4371963A (en) 1980-12-24 1980-12-24 Method and apparatus for detecting and correcting errors in a memory
PCT/US1981/001733 WO1982002266A1 (en) 1980-12-24 1981-12-21 Method and apparatus for detecting and correcting errors in a memory

Publications (1)

Publication Number Publication Date
DE67864T1 true DE67864T1 (de) 1983-03-17

Family

ID=22822609

Family Applications (1)

Application Number Title Priority Date Filing Date
DE198282900486T Pending DE67864T1 (de) 1980-12-24 1981-12-21 Verfahren und vorrichtung zum aufspueren und berichtigen von fehlern in einem speicher.

Country Status (6)

Country Link
US (1) US4371963A (de)
EP (1) EP0067864A4 (de)
JP (1) JPS57502025A (de)
CA (1) CA1169566A (de)
DE (1) DE67864T1 (de)
WO (1) WO1982002266A1 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4433388A (en) * 1980-10-06 1984-02-21 Ncr Corporation Longitudinal parity
US4464752A (en) * 1981-11-06 1984-08-07 The Singer Company Multiple event hardened core memory
US4464747A (en) * 1982-02-18 1984-08-07 The Singer Company High reliability memory
US4527254A (en) * 1982-11-15 1985-07-02 International Business Machines Corporation Dynamic random access memory having separated VDD pads for improved burn-in
GB2143659B (en) * 1983-07-19 1986-11-05 Sony Corp Methods of and apparatus for correcting errors in binary data
US4651321A (en) * 1983-08-29 1987-03-17 Amdahl Corporation Apparatus for reducing storage necessary for error correction and detection in data processing machines
US4653051A (en) * 1983-09-14 1987-03-24 Matsushita Electric Industrial Co., Ltd. Apparatus for detecting and correcting errors on product codes
JPS60183653A (ja) * 1984-03-01 1985-09-19 Toshiba Corp ビツト・エラ−検出機能を備えたメモリ
JPH0619913B2 (ja) * 1984-03-30 1994-03-16 パイオニア株式会社 ビデオフオ−マツト信号に担持されるデ−タのエラ−訂正方式
US5068854A (en) * 1989-09-12 1991-11-26 Cupertino, California U.S.A. Error detection for fiber distributed interfaced optic link
US5089993B1 (en) * 1989-09-29 1998-12-01 Texas Instruments Inc Memory module arranged for data and parity bits
US5322812A (en) * 1991-03-20 1994-06-21 Crosspoint Solutions, Inc. Improved method of fabricating antifuses in an integrated circuit device and resulting structure
US6125466A (en) * 1992-01-10 2000-09-26 Cabletron Systems, Inc. DRAM parity protection scheme
US5619501A (en) * 1994-04-22 1997-04-08 Thomson Consumer Electronics, Inc. Conditional access filter as for a packet video signal inverse transport system
JPH09330273A (ja) * 1996-06-10 1997-12-22 Mitsubishi Electric Corp メモリカードおよびメモリカードにおける誤り訂正方法
US7904789B1 (en) * 2006-03-31 2011-03-08 Guillermo Rozas Techniques for detecting and correcting errors in a memory device
FR2920894B1 (fr) * 2007-09-11 2011-09-09 Thales Sa Architecture de registre memoire a detection d'erreur integre et procede de detection d'erreur associe
CN111627189B (zh) * 2019-02-12 2022-04-22 珠海格力电器股份有限公司 一种设备异常处理方法、系统及存储介质
US11068336B2 (en) * 2019-07-12 2021-07-20 Micron Technology, Inc. Generating error checking data for error detection during modification of data in a memory sub-system
CN112289365B (zh) * 2019-07-24 2024-02-23 华邦电子股份有限公司 半导体存储器装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2977047A (en) * 1957-12-13 1961-03-28 Honeywell Regulator Co Error detecting and correcting apparatus
US3037697A (en) * 1959-06-17 1962-06-05 Honeywell Regulator Co Information handling apparatus
US3063636A (en) * 1959-07-06 1962-11-13 Ibm Matrix arithmetic system with input and output error checking circuits
US3183483A (en) * 1961-01-16 1965-05-11 Sperry Rand Corp Error detection apparatus
US3200374A (en) * 1962-03-27 1965-08-10 Melpar Inc Multi-dimension parity check system
US3243774A (en) * 1962-07-12 1966-03-29 Honeywell Inc Digital data werror detection and correction apparatus
US3831144A (en) * 1973-06-11 1974-08-20 Motorola Inc Multi-level error detection code
US3906200A (en) * 1974-07-05 1975-09-16 Sperry Rand Corp Error logging in semiconductor storage units
US4031374A (en) * 1974-12-24 1977-06-21 The Singer Company Error correction system for random access memory
US4052698A (en) * 1975-03-17 1977-10-04 Burroughs Corporation Multi-parallel-channel error checking
US4044328A (en) * 1976-06-22 1977-08-23 Bell & Howell Company Data coding and error correcting methods and apparatus
US4201976A (en) * 1977-12-23 1980-05-06 International Business Machines Corporation Plural channel error correcting methods and means using adaptive reallocation of redundant channels among groups of channels
US4224681A (en) * 1978-12-15 1980-09-23 Digital Equipment Corporation Parity processing in arithmetic operations

Also Published As

Publication number Publication date
US4371963A (en) 1983-02-01
EP0067864A4 (de) 1986-02-13
WO1982002266A1 (en) 1982-07-08
EP0067864A1 (de) 1982-12-29
JPS57502025A (de) 1982-11-11
CA1169566A (en) 1984-06-19

Similar Documents

Publication Publication Date Title
DE67864T1 (de) Verfahren und vorrichtung zum aufspueren und berichtigen von fehlern in einem speicher.
DE3128599C2 (de) Verfahren und Vorrichtung zur Fehlererfassung und Fehlerkorrektur
DE2260850A1 (de) Fehlerkorrektursystem
DE1961554A1 (de) Fehlerkorrigierendes Sichersystem
DE1250163B (de) Einrichtung zur Paritätsprüfung von Speicherworten
DE2053836C3 (de) Anordnung zur Korrektur von Fehlerbündeln in binär codierten Datengruppen
EP0615211A1 (de) Verfahren zum Speichern sicherheitsrelevanter Daten
EP0127118B1 (de) Speichersteueranordnung, insbesondere für fehlertolerantes Fernsprech-Vermittlungssystem
DE2549392C3 (de) Verfahren zur Erhöhung der Zuverlässigkeit von integrierten Speicherbausteinen und zur Verbesserung der Ausbeute von nach außen hin fehlerfrei erscheinenden Speicherbausteinen bei ihrer Herstellung
DE69924012T2 (de) Verfahren und vorrichtung für speicherdata-fehlerdetektion und speichermodul-fehlerdetektion
DE2721638C2 (de)
DE3612815A1 (de) Informationsaufzeichnungsverfahren
DE2823457C2 (de) Schaltungsanordnung zur Fehlerüberwachung eines Speichers einer digitalen Rechenanlage
DE2732143A1 (de) Zeichenerkennungsgeraet zum abtasten gedruckter zeichen
DE3330835C2 (de)
DE2134529A1 (de) Verfahren zur fehlererkennung und -korrektur in aus dem speicher einer programmgesteuerten datenverarbeitungsanlage ausgelesenen informationswoertern
EP0922253A1 (de) Fehlererkennung in einem speichersystem
DE4300025C1 (de) Verfahren und Einrichtung zur fehlercodierenden Datenübertragung
DE3433679A1 (de) Verfahren und anordnung zur sicherung von wichtigen informationen in speichereinheiten mit wahlweisem zugriff, insbesondere von steuerbits in als cache-speicher arbeitenden pufferspeichern einer datenverarbeitungsanlage
DE2034423B2 (de) Verfahren zur Fehlersuche in einem programmgesteuerten Vermittlungssystem
DE2729705A1 (de) Verfahren zur reduzierung unauffindbarer fehler beim lesen magnetischer baender sowie detektor zur durchfuehrung des verfahrens
DE3811736C2 (de) Verfahren zum Speichern und Auslesen von Daten
DE3931389A1 (de) Vorrichtung zur erfassung der operandenkoinzidenz in einer pufferspeichersteuerung
DE2554166A1 (de) Phasendifferenz-kompensation
EP0491073B1 (de) Verfahren und Schaltungsanordnung zur Datensicherung in Speichereinheiten