DE60313438T2

DE60313438T2 - Dynamische kanalkonfiguration in einem zellularen funknetz

Info

Publication number: DE60313438T2
Application number: DE60313438T
Authority: DE
Inventors: Serge Willenegger
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 2002-02-20
Filing date: 2003-02-19
Publication date: 2007-08-30
Anticipated expiration: 2023-02-20
Also published as: KR100860719B1; CN101056469A; TW200306106A; DE60313438D1; EP1476955B1; TWI319950B; EP1801993A1; JP3955574B2; MXPA04008120A; AU2003213216A1; CN1647409B; ATE360926T1; CN101056469B; EP1801993B1; JP2005518707A; BR0307792A; US20100290399A1; CA2476686A1; US7720497B2; US8046018B2

Description

Hintergrund
Gebiet
Die vorliegende Erfindung bezieht sich auf Verfahren und Vorrichtungen zum Vorsehen eines dedizierten physikalischen Kanals in einem drahtlosen Kommunikations- bzw. Nachrichtenübermittlungssystem.
Hintergrund
In einem beispielhaften drahtlosen Kommunikationssystem, das paketierte Datenkommunikationen unterstützt, sehen mobile Empfänger eine Rückkopplung zu einem Sender vor, um einen Empfang von Datenpaketen zu bestätigen. Die Rückkopplung kann auch Information vorsehen, die sich auf den Kanalzustand der Verbindung von dem Sender zu dem Empfänger, die als die Abwärtsverbindung bezeichnet wird, bezieht. Die Rückkopplung ist dann auf der Aufwärtsverbindung vorgesehen. Ein dedizierter Kanal ist zugewiesen zur Übertragung der Rückkopplungsinformation. Da die Ressourcen des Kommunikationssystems beschränkt sind, ist es wünschenswert die Nutzung der Aufwärtsverbindung zu optimieren.
Es gibt deshalb einen Bedarf für ein effizientes und genaues Verfahren zum Vorsehen von Rückkopplungsinformation auf einer Aufwärtsverbindung von einem drahtlosen Kommunikationssystem. Ferner gibt es einen Bedarf, für ein Verfahren und eine Vorrichtung zum Übertragen von Rückkopplungsinformation um das Spitzen-zum-Durchschnitt-Verhältnis (Peak-to-Average Ratio, PAR) des gesendeten Signals zu minimieren.
Aufmerksamkeit wird gelenkt auf die WO 01/18987, die Modulationscodes beschreibt, wie zum Beispiel Verwürfelungscodes, die in einem drahtlosen Kommunikationssystem mit Code-Multiplex-Vielfach-Zugriff (code division multiple access, CDMA) genutzt werden, die an Terminals bzw. Endgeräte zugewiesen sind, und zwar basierend auf Leistungscharakteristika der Terminals. Die Terminals können dann unter Verwendung der zugewiesenen Codes senden, zum Beispiel, auf Aufwärtsverbindungskanälen zu Basisstationen des Systems. Ein Code kann einem Terminal zugewiesen sein, zum Steuern von Leistungsstreuung bzw. Verlustleistung in dem Terminal, spezieller zum Optimieren des Spitzen-zum-Mittelwert-Verhältnisses (PAR) in einem Signal das an den Sendeleistungsverstärker des Terminals eingegeben wird, so mit die Verlustleistung in dem Verstärker optimierend. Eine Priorität unter einem Satz mit Scrambling-Codes bzw. Verwürfelungs-Codes kann bestimmt werden basierend auf der Anzahl des Auftretens von Streifen mit Chips (Chip strips), die Spitzen in Signalen erzeugen, die durch die Scrambling-Codes moduliert werden. Die Scrambling-Codes aus dem Satz mit Scrambling-Codes können den Terminals zugewiesen werden, basierend auf der bestimmten Priorität von dem Satz mit Scrambling-Codes. Zusätzlich können komplexe Scrambling-Codes optimiert werden, durch Optimieren des Übereinstimmens von Streifen mit Chips in den I- und Q-Komponenten der komplexen Scrambing-Codes, die Spitzen in den Signalen erzeugen, die durch diese Komponenten moduliert werden. Gemäß einem anderen Aspekt besitzen modifizierte Codes unerwünschte Streifen bzw. Folgen mit Chips, die ersetzt werden mit freundlicheren (benign) Streifen mit Chips, die an leistungsbeschränkte Terminals zugewiesen werden können.
In Übereinstimmung mit der vorliegenden Erfindung ist eine Vorrichtung zum Auswählen eines Übertragungspaares bzw. Sendepaares nach Anspruch 1, und ein Verfahren zum Auswählen eines Sende- bzw. Übertragungspaares nach Anspruch 2, vorgesehen. Ausführungsbeispiele der Erfindung sind in den abhängigen Ansprüchen offenbart.
Kurze Beschreibung der Zeichnungen
1 zeigt ein Diagramm eines drahtlosen Kommunikationssystems.
2 zeigt ein Diagramm mit Aufwärtsverbindungsspreizung des dedizierten physikalischen Steuerkanals (Dedicated Physical Control Channel, DPCCH) und dedizierter physikalischer Datenkanäle (Dedicated Physical Data Channels, DPDCHs).
3 zeigt ein Diagramm eines Code-Baums zur Erzeugung von Codes mit orthogonalen variablen Spreizfaktor (Orthogonal Variable Spreading Factor, OVSF).
4 zeigt ein Diagramm eines Aufwärtsverbindungsverwürfelungssequenzgenerators.
5 zeigt ein Diagramm für einen Aufwärtsverbindungskurzverwürfelungssequenzgenerator für eine Sequenz mit 255 Chips.
6 zeigt ein Flussdiagramm eines Verfahrens zum Auswählen eines Übertragungspaares mit Modulationspfad und Spreizcode für einen dedizierten Kanal.
7A bis 7H illustrieren Simulationsergebnisse um aus verschiedenen Übertragungskonfigurationen von einem dedizierten Kanal eine optimale Übertragungskonfiguration zu minimieren von PAR auf dem Kanal zu bestimmen.
8 zeigt eine Vorrichtung in einem Kommunikationssystem zum Bestimmen eines optimalen Übertragungspaares.
Detaillierte Beschreibung
Das Wort „exemplarisch" wird hierin ausschließlich genutzt in der Bedeutung von „als ein Beispiel, eine Veranschaulichung, oder eine Illustration zu dienen". Jedes hierin als „exemplarisch" beschriebene Ausführungsbeispiel ist nicht notwendigerweise als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsbeispielen auszulegen.
In einem drahtlosen Spreizspektrumskommunikationssystem, wie zum Beispiel einem cdma2000 System senden bzw. übertragen mehrere Nutzer zu einem Transceiver, häufig einer Basisstation, und zwar gleichzeitig in der gleichen Bandbreite. In einem Ausführungsbeispiel wird der Transceiver als ein Knoten B bzw. Node B bezeichnet, wobei der Node B ein logischer Knoten ist, der für Funkt-Abstrahlung/-Empfang in einer oder mehreren Zellen zu/von der Nutzerausrüstung bzw. dem User Equipment verantwortlich ist. Die Basisstation kann irgendeine Dateneinrichtung sein, die über einen drahtlosen Kanal oder über einen drahtgebundenen Kanal, zum Beispiel unter Verwendung von Glasfaser oder Koaxial-Kabeln, kommuniziert. Ein Nutzer kann irgendeiner von einer Vielzahl von mobilen und/oder stationären Einrichtungen sein, einschließlich aber nicht begrenzt auf eine PC-Karte, einen Kompakt-Flash, ein externes oder internes Modem oder ein drahtloses oder drahtgebundenes Telefon. Ein Nutzer wird auch bezeichnet als eine entfernte Station bzw. Fernstation oder User Equipment (UE). Man beachte, dass alternative Spreizspektrumssysteme folgende System umfassen: paketvermittelte Datendienste; Breitband- bzw. Wideband-CDMA-, W-CDMA-Systeme, zum Beispiel wie sie spezifiziert sind durch das Third Generation Partnership Project, 3GPP; Sprach- und Datensysteme, wie sie zum Beispiel spezifiziert sind durch das Third Generation Partnership Project Two, 3GPP2.
Ein exemplarisches Ausführungsbeispiel ist durchgehend in der folgenden Erörterung vorgesehen, um ein einfacheres Verständnis zu ermöglichen. Das exemplarische Ausführungsbeispiel stimmt überein mit einem System das definiert ist in „3rd Generation Partnership Project; Technical Specification Group Radio Access Network; Spreading and modulation (FDD)" (Release 1999), identifiziert als Technical Specification 3GPP TS 25.213 V3.7.0 (2001-12).
1 dient als ein Beispiel eines Kommunikationssystems 100 das eine Anzahl von Nutzern unterstützt und geeignet ist, wenigstens einige Aspekte der hierin erörterten Ausführungsbeispiele zu implementieren. Irgendeine einer Vielzahl von Algorithmen und Verfahren kann genutzt werden zum Einteilen bzw. Planen (schedule) von Übertragungen bzw. Ausstrahlungen in dem System 100. Das System 100 sieht die Kommunikation vor für eine Anzahl von Zellen 102A–102G, von denen jede durch eine korrespondierende Basisstation 104A–104G entsprechend versorgt bzw. bedient wird. In dem exemplarischen Ausführungsbeispiel besitzen einige der Basisstationen 104 mehrere Empfangsantennen und andere besitzen nur eine Empfangsantenne. In ähnlicher Weise besitzen einige der Basisstationen 104 mehrere Sendeantennen und andere besitzen einzelne Sendeantennen. Es gibt keine Einschränkungen bezüglich der Kombinationen von Sendeantennen und Empfangsantennen. Deshalb ist es für eine Basisstation 104 möglich, dass sie mehrere Sendeantennen und eine einzelne Empfangsantenne besitzt, oder dass sie mehrere Empfangsantennen und eine einzelne Sendeantenne besitzt, oder dass sie sowohl eine einzelne oder mehrere Sende- und Empfangsantennen besitzt.
Endgeräte bzw. Terminals 106 in dem Abdeckungsgebiet können fest bzw. fixiert (d.h. stationär) oder mobil sein. Wie in 1 gezeigt, sind verschiedene Terminals 106 über das System hinweg verteilt bzw. verstreut. Jedes Terminal 106 kommuniziert mit mindestens einer und möglicherweise mehreren Basisstationen 104 auf der Abwärtsverbindung und Aufwärtsverbindung und zwar jederzeit abhängig davon, zum Beispiel, ob Soft-Handoff bzw. sanfte Weitergabe oder sanfte Übergabe eingesetzt wird, oder ob das Terminal entworfen ist und betrieben wird zum (gleichzeitigen oder sequenziellen) Empfangen von mehreren Übertragungen von mehreren Basisstationen.
Die Abwärtsverbindung bezieht sich auf eine Übertragung bzw. Sendung von der Basisstation 104 zu dem Terminal 106 und die Aufwärtsverbindung bezieht sich auf eine Übertragung von dem Terminal 106 zu der Basisstation 104. In dem exemplarischen Ausführungsbeispiel besitzen einige der Terminals 106 mehrere Empfangsantennen und andere besitzen nur eine Empfangsantenne. In 1 sendet die Basisstation 104A Daten an die Terminals 106A und 106J auf der Abwärtsverbindung, die Basisstation 104B sendet Daten an die Terminals 106B und 106J, die Basisstationen 104C sendet Daten an das Terminal 106C usw.
Im Allgemeinen wird bei breitbandigen Technologien die gesamte Bandbreite jedem mobilen Nutzer verfügbar gemacht; diese Bandbreite ist Vielfach größer als die zum Übertragen von Information erforderliche Bandbreite. Solche Systeme werden im Allgemeinen als Spreizspektrumssysteme bezeichnet, die die Fähigkeit haben, Signalinterferenz bzw. -störungen zu tolerieren. In einem exemplarischen System wird ein Trägersignal mit einem digitalen Code moduliert, bei dem die Code-Bit-Rate bzw. -Geschwindigkeit viel größer ist als die Informationssignal-Bit-Rate bzw. -Geschwindigkeit. Diese Systeme werden auch als Pseudo-Rausch-(PseudoNoise, PN)-Systeme bezeichnet.
Zur Übertragung von Signalen in dem exemplarischen Ausführungsbeispiel, wird sowohl in der Aufwärtsverbindung, als auch in der Abwärtsverbindung Spreizung auf die physikalischen Kanäle angewendet, wobei die Spreizungsoperation aus zwei Operationen besteht: Kanalisierung und Verwürfelung. Die Kanalisierung transformiert jedes Datensymbol in eine Anzahl von Chips (oder Bits), somit die Bandbreite des Signals erhöhend. Die Anzahl von Chips pro Datensymbol wird als der Spreizfaktor (Spreading Factor, SF) bezeichnet. Bei der Verwürfelungsoperation wird ein Verwürfelungs-Code auf das gespreizte Signal angewendet.
Mit der Kanalisierung werden Datensymbole auf In-phasigen (I) und Quadratur-phasigen (Q) Zweigen mit einem Code mit orthogonalem variablen Spreizfaktor (Orthogonal Variable Spreading Factor, OVSF) unabhängig multipliziert. Bei der Verwürfelungsoperation, werden die sich ergebenden Signale auf den I- und Q-Zweigen, ferner mit einem komplex-wertigen Verwürfelungs-Code multipliziert, wobei I die Realteile und Q die Imaginär-Teile bezeichnet.
2. illustriert die Aufwärtsverbindungsspreizung eines dedizierten physikalischen Steuerkanals (Dedicated Physical Control Channel, DPCCH) und von dedizierten physikalischen Datenkanälen (Dedicatetd Physical Data Channels, DPDCHs) in dem exemplarischen drahtlosen Kommunikationssystem. Zur Kanalisierung sind der DPCCH und die DPDCHs jeweils für einen der Multiplizierer 202 vorgesehen, wobei ein Code der speziell für den Kanal ist, auch an jeden der Multiplizierer 202 angelegt wird. Die Ausgabe von jedem der Multiplilzierer 202 ist für einen der Multiplizierer 204 vorgesehen. Gewichte werden an jeden der Multiplizierer 204 angelegt und zwar entsprechend den kanalisierten Werten, die von den Multiplizierern 202 empfangen werden. Die Ausgaben der Multiplizerer 204, d.h. die gewichteten, kanalisierten Signale, sind für Summations-Knoten 206 und 208 vorgesehen und zwar wie dargestellt. Der Summations-Knoten 206 ist Teil des I-Zweiges, während der Summations-Knoten 208 Teil des Q-Zweiges ist. Die Ausgabe des Summations-Knotens 208 und ein komplexer Multiplikator j sind für einen Multiplizierer 210 vorgesehen. Die Ausgabe des Summationsknotens 206, die I-Komponente, und die Ausgabe des Multiplizierers 210 und die Q-Komponente sind dann für einen Knoten 212 vorgesehen zum Bilden einer komplexen Darstellung von den kanalisierten Signalen. Die Ausgabe des Knotens 212, I + jQ, ist vorgesehen für einen Multiplizierer 214 zur Anwendung eines Verwürfelungs-Codes. Die sich ergebende gewichtete, kanalisierte, verwürfelte, komplexe Darstellung ist als eine Ausgabe des Multiplizierers 214 vorgesehen.
Beim Betrieb des exemplarischen Ausführungsbeispiels werden die zu spreizenden binären DPCCH und DPDCHs durch reellwertige Sequenzen repräsentiert, d.h. der binäre Wert „0" wird auf den reellen Wert +1 abgebildet, während der binäre Wert „1" auf den reellen Wert –1 abgebildet wird. Der DPCCH wird durch den Kanalisierungs-Code C_C auf die Chiprate gespreizt, wobei der n-te DPDCH, der als DPDCH_n bezeichnet wird, auf die Chiprate gespreizt wird mit dem Kanalisierungs-Code c_d,n. In dem in 2 dargestellten exemplarischen Ausführungsbeispiel können ein DPCCH und bis zu sechs parallele DPDCHs gleichzeitig übertragen werden, d.h. 1 ≤ n ≤ 6.
Nach der Kanalisierung werden die reellwertigen gespreizten Signale mit Verstärkungsfaktoren β_c für DPCCH und β_d für alle DPDCHs gewichtet. Zu jedem Zeitpunkt besitzt wenigstens einer der Werte β_c und β_d die Amplitude 1,0. Die β-Werte werden auch in vier Bit Wörter quantisiert. Die Quantisierungsschritte der Verstärkungsparameter sind in Tabelle 1 angegeben.
Tabelle 1
Nach der Gewichtung wird der Strom mit reellwertigen Chips auf dem I-Zweig und dem Q-Zweig summiert, und als ein komplex-wertiger Strom mit Chips behandelt. Dieses komplex-wertige Signal wird dann mit dem komplex-wertigen Scrambling- bzw. Verwürfelungs-Code S_dpch,n verwürfelt. Der Verwürfelungs-Code wird ausgerichtet mit den Funkrahmen, angewendet, d.h. der erste Verwürfelungs-Chip korrespondiert mit dem Anfang eines Funkrahmens.
Die in dem beispielhaften Ausführungsbeispiel der 2 genutzten Kanalisierungs-Codes sind Codes mit orthogonalem variablen Spreizfaktor (Orthogonal Variable Spreading Factor, OVSF), die die Orthogonalität zwischen unterschiedlichen physikalischen Kanälen eines Nutzers erhalten. Die OVSF-Codes können unter Verwendung des in 3 dargestellten Code-Baums definiert werden, wobei die Kanalisierungs-Codes einzigartig bzw. einmalig beschrieben werden als C_ch,SF,k. Hier ist SF der Spreizfaktor des Codes und k ist die Codenummer, 0 ≤ k ≤ SF – 1. Jede Ebene in dem Code-Baum definiert Kanalisierungs-Codes der Länge SF, einem Spreizfaktor von SF entsprechend.
Das Erzeugungsverfahren für den Kanalisierungs-Code ist wie in den folgenden Gleichungen angegeben definiert. Cch,1,0 = 1, (1)
Der am meisten linksgelegene Wert in jedem Kanalisierungs-Code-Wort entspricht dem Chip, der zeitlich zuerst gesendet wird.
In dem beispielhaften Ausführungsbeispiel, wird der DPCCH durch den wie folgt angegebenen Code gespreizt: cc = Cch,256,0 (4)wobei es insgesamt 256 verfügbare Codes gibt und der Steuerkanal DPCCH den Code nutzt, der durch 0 identifiziert ist.
Wenn nur ein DPDCH zu übertragen ist, wird DPDCH₁ durch den wie folgt angegebenen Code gespreizt: cd,1 = Cch,SF,k (5) wobei SF der Spreizfaktor von DPDCH ist und k = SF/4 ist. Wenn mehr als ein DPDCH zu übertragen ist, besitzen alle DPDCHs Spreizfaktoren, die gleich 4 sind. DPDCH_n wird durch den wie folgt angegebenen Code gespreizt: cd,n = Cch,4,k (6)wobei k = 1, falls n ∊ {1, 2}, k = 3, falls n ∊ {3, 4} und k = 2, falls n ∊ {5, 6}. Falls eine Leistungssteuerpräambel zum Initialisieren eines Datenkanals (Data Channel, DCH) genutzt wird, soll der Kanalisierungs-Code für den DPCCH während der Leistungssteuerpräambel der gleiche sein, wie jener der danach genutzt wird.
Alle physikalischen Aufwärtsverbindungskanäle sind dem Scrambling bzw. der Verwürfelung mit einem komplex-wertigen Verwürfelungs-Code unterworfen. Der DPCCH/DPDCH kann entweder mit langen oder kurzen Verwürfelungs-Codes verwürfelt werden. Es gibt 2²⁴ lange und 2²⁴ kurze Aufwärtsverbindungsverwürfelungs-Codes. Die Aufwärtsverbindungsverwürfelungs-Codes werden durch höhere Schichten von einem Kommunikationssystem zugewiesen. Der lange Verwürfelungs-Code wird aus konstituierenden langen Sequenzen aufgebaut, während die konstituierenden kurzen Sequenzen genutzt werden zum Aufbauen des kurzen Verwürfelungs-Codes.
Die langen Verwürfelungssequenzen c_long,1,n und c_long,2,n werden konstruiert durch eine positionsweise modulo 2 Summe von 38400 Chip-Segmenten von zwei binären m-Sequenzen, die mittels zweier Generator-Polynome mit Grad 25 erzeugt werden. Es seien x bzw. y, die zwei m-Sequenzen. Die x-Sequenz wird konstruiert unter Verwendung des primitiven (über dem GF(2)) Polynom X²⁵ + X³ + 1. Die y-Sequenz wird konstruiert unter Verwendung des Polynoms X²⁵ + X³ + X² + X + 1. Die sich ergebenden Sequenzen konstituieren somit Segmente von einem Satz mit Gold-Sequenzen.
Die Sequenz c_long,2,n ist eine um 16777232 Chip geschobene bzw. verschobene Version der Sequenz c_long,1,n. Es sei n₂₃ ... n₀ die binäre Darstellung mit 24 Bit der Verwürfelungssequenz n wobei n₀ das am wenigsten signifikante Bit ist. Die x-Sequenz hängt ab von der gewählten Verwürfelungssequenz mit der Nummer n und wird im Folgenden mit x_n bezeichnet. Ferner sollen x_n(i) und y(i) das i-te Symbol der Sequenz x_n bzw. y bezeichnen. Die m-Sequenzen x_n und y werden wie folgt konstruiert. Die anfänglichen Zustände bzw. Bedingungen werden wie folgt angegeben: xn(0) = n0, xn(1) = n1, ... = xn(22) = n22, xn(23) = n23, xn(24) = 1, und (7) y(0) = y(1) = ... = y(23) = y(24) = 1 (8)
Eine rekursive Definition von folgenden Symbolen wird wie folgt durchgeführt: xn(i + 25) = xn(i + 3) + xn(i) modulo 2, i = 0, ..., 225 – 27 (9) y(i + 25) = y(i + 3) + y(i + 2) + y(i + 1) + y(i) modulo 2, i = 0, ..., 225 – 27. (10)
Der Prozess definiert die binäre Gold-Sequenz z_n durch: zn(i) = xn(i) + y(i) modulo 2, i = 0, 1, 2, ..., 225 – 2; (11)und die reellwertige Gold-Sequenz Z_n ist definiert durch:
die reellwertigen langen Verwürfelungssequenzen c_long,1,n und c_long,2,n werden wie folgt definiert: clong,1,n(i) = Zn(i), i = 0, 1, 2, ..., 225 – 2 und (13) clong,2,n(i) = Zn((i + 16777232) modulo (225 – 1)), i = 0, 1, 2, ..., 225 – 2. (14)
Schlussendlich ist die komplex-wertige lange Verwürfelungssequenz c_long,n wie folgt definiert: clong,n(i) = clong,1,n(i)(1 + j(–1)iclong,2,n(2⌊i/2⌋)), (15)wobei i = 0, 1, ..., 2²⁵ – 2; und ⌊⌋ das Runden auf die nächstniedrigere ganze Zahl bezeichnet.
4 stellt eine Konfiguration eines Aufwärtsverwürfelungssequenzgenerators gemäß einem Ausführungsbeispiel dar. Die kurze Verwürfelungssequenzen c_short,1,n(i) und c_short,2,n(i) werden mit einer Sequenz aus der Familie mit periodisch erweiterten S(2) Codes definiert. Es sei n₂₃ n₂₂ ... n₀ die binäre Darstellung mit 24 Bit des Codes mit der Nummer n. Die n-te quaternäre bzw. vierstufige S(2) Sequenz z_n (i), 0 ≤ n ≤ 16777215, wird durch modulo 4 Addition der drei Sequenzen erlangt, und zwar einer quaternären Sequenz a(i) und zwei binären Sequenzen b(i) und d(i), wobei der Anfangszustand (initial loading) der drei Sequenzen von der Code-Nummer n bestimmt wird. Die Sequenz z_n(i) der Länge 255 wird gemäß der folgenden Beziehung erzeugt: zn(i) = a(i) + 2b(i) + 2d(i) modulo 4, i = 0, 1, ..., 254; (16)wobei die quaternäre Sequenz a(i) rekursiv erzeugt wird mit dem folgenden Polynom: g0(x) = X8 + x5 + 3x3 + x2 + 2x + 1 (17)und zwar wie folgt: a(0) = 2n0 + 1 modulo 4; (18) a(i) = 2ni modulo 4, i = 1, 2, ..., 7; (19) a(i) = 3a(i – 3) + a(i – 5) + 3a(i – 6) + 2a(i – 7) + 3a(i – 8) modulo 4, i = 8, 9, ..., 254; (20)und die binäre Sequenz b(i) rekursiv erzeugt wird durch das folgende Polynom: g1(x) = x8 + x7 + x5 + x + 1 (21)und zwar wie folgt: b(i) = n8+i modulo 2, i = 0, 1, ..., 7, (22) b(i) = b(i – 1) + b(i – 3) + b(i – 7) + b(i – 8) modulo 2, i = 8, 9, ..., 254, (23)und die binäre Sequenz d(i) rekursiv erzeugt wird durch das folgende Polynom: g2(x) = x8 + x7 + x5 + x4 + 1und zwar wie folgt: d(i) = n16+i modulo 2, i = 0, 1, ..., 7; (24) d(i) = d(i – 1) + d(i – 3) + d(i – 4) + d(i – 8) modulo 2, i = 8, 9, ..., 254. (25)
Die Sequenz z_n(i) wird auf eine Länge 256 Chip erweitert durch Setzen von z_n(255) = z_n(0). Die Abbildung von z_n(i) auf die reellwertigen binären Sequenzen c_short,1,n(i) und c_short,2,n(i), i = 0, 1, ..., 255 ist in Tabelle 2 definiert: Tabelle 2
Schlussendlich ist die komplex-wertige kurze Verwürfelungssequenz c_short,n wie folgt definiert: Cshort,n(i) = cshort,1,n(i mod 256)(1 + j(–1)icshort,2,n(2⌊(i mod 256)/2⌋)) (26)wobei i = 0, 1, 2, ... und ⌊⌋ runden auf die nächst niedrigere ganze Zahl bezeichnet.
Eine Implementierung eines Generators für die kurze Verwürfelungssequenz für die 255 Chip-Sequenz, die um einen Chip erweitert ist, ist in 5 dargestellt. Der zur Verwürfelung des Aufwärtsverbindungs-DPCCH/DPDCH genutzte Code kann entweder vom Typ lang oder kurz sein. Wenn der Verwürfelungs-Code gebildet wird, werden unterschiedliche konstituierende Codes für den langen und den kurzen Typ genutzt wie unten definiert. Der n-te Aufwärtsverbindungsverwürfelungs-Code für DPCCH/DPDCH, als S_dpch,n bezeichnet ist wie folgt definiert: Sdpch,n(i) = Clong,n(i), i = 0, 1, ..., 38399, (27)wenn lange Verwürfelungs-Codes genutzt werden; wobei der niedrigste Index dem Chip entspricht, der zeitlich zuerst gesendet wird. Der n-te Aufwärtsverbindungsverwürfelungs-Code für DPCCH/DPDCH, als S_dpch,n bezeichnet, ist wie folgt definiert: Sdpch,n(i) = Cshort,n(i), i = 0, 1, ..., 38399, (28) wenn kurze Verwürfelungs-Codes genutzt werden; wobei der niedrigste Index dem Chip entspricht, der zeitlich zuerst gesendet wird.
Bei einem Hochgeschwindigkeitsdatensystem das paketierte Datenkommunikationen unterstützt kann ein Hochgeschwindigkeits-dedizierter-physikalischer-Steuerkanal (High Speed-Dedicated Physical Control Channel, HS-DPCCH) für Aufwärtsverbindungsübertragungen genutzt werden. Es ist wünschenswert, dass Spitzen-zum-Mitteiwertverhältnis (Peak-to-Average Ratio, PAR) des gesendeten bzw. übertragenen Signals auf einem derartigen dedizierten Kanal zu minimieren. Abhängig von der Konfiguration und der Codierung eines gegebenen Kommunikationssystems kann der PAR sehr groß werden. Man beachte, dass die Spitzenleistung einem Design oder einer regulatorischen Beschränkung unterworfen sein kann, die zu einer Reduktion des effektiven Bereichs bzw. der effektiven Reichweite der Übertragungen führt. Dies ist besonders wichtig bei mobilen Anwendungen, bei denen der Erhalt von Batterieleistung eine Schlüsselüberlegung ist. Zusätzlich können derartige Randbedingungen zu einem sub-optimalen Leistungsverstärkerbetrieb führen, d.h. Betrieb unterhalb eines gewünschten Kompressionspunktes, an dem Leistung am effizientesten konvertiert wird. Das Nettoergebnis ist eine erhöhte Ausgabe und eine ineffiziente Zuweisung von Ressourcen. Deshalb kann ein hoher PAR ernsthafte Nachteile für das Kommunikationssystem bedeuten.
Um diese und andere Probleme zu überwinden, bestimmt das exemplarische Ausführungsbeispiel eine optimale Übertragungs- bzw. Sendekonfiguration der dedizierten Kanalparameter wie zum Beispiel dem DPCCH, als die Konfiguration, die das PAR minimiert. Das Verfahren bestimmt ein Übertragungspaar, bestehend aus einem Sende- bzw. Übertragungszweig und einem Spreiz-Code. Der DPCCH kann auf den I-Zweig oder den Q-Zweig abgebildet werden. Bei einem gegebenen Kommunikationssystem kann ein gegebener Code auf jeden Zweig unterschiedliche Leistung bringen. Die Bestimmung kann off-line durchgeführt werden, oder kann während dem Betrieb durchgeführt werden, wobei ein voreingestelltes bzw. standardmäßiges Übertra gungspaar zum Initialisieren des Systems genutzt wird, und die Übertragungspaarentscheidung wird während dem Betrieb erneut durchgeführt bzw. überdacht.
6 illustriert ein Verfahren zum Auswählen eines Übertragungspaares einschließlich eines Modulationspfads, d.h. I- oder Q-Zweig und einem Spreizcode. Der Prozess 600 beginnt im Schritt 602, in dem ein optimales Übertragungspaar bestimmt wird. In dem exemplarischen Ausführungsbeispiel basiert die Bestimmung auf einem sich ergebenden PAR Wert. Der PAR Wert kann in off-line-Simulationen bestimmt werden, wie jener der hier weiter unten genauer beschrieben wird. Sobald das optimale Übertragungspaar bestimmt ist, geht der Prozess weiter zum Entscheidungsdiamanten 604 zum Bestimmen, ob der ausgewählte Code von einem anderen Kanal auf der Aufwärtsverbindung genutzt wird. Falls der Code nicht anderweitig genutzt wird, geht der Prozess weiter zum Schritt 608 zum Anlegen bzw. Anwenden des Modulationspfades zur Übertragung der Rückkopplungsinformation auf der Aufwärtsverbindung. Andernfalls geht der Prozess weiter zum Schritt 606 zum Bestimmen eines nächsten besten optimalen Übertragungspaares, welches dann auf die Übertragung der Rückkopplungsinformation auf der Aufwärtsverbindung im Schritt 608 angewendet wird. Andere Kriterien können genutzt werden zum Bestimmen des optimalen Übertragungspaares oder zum separaten Bestimmen des Übertragungszweiges oder Codes.
In einer Simulation, die zum Bestimmen der optimalen Paare mit Übertragungszweig und Code ausgeführt wird, wird eine Chipx4 Wellenform auf der Aufwärtsverbindung mit zufälligen Spreizsequenzen implementiert. Ferner wird eine heterodyne Phasenumtastung (heterodyne Phase Shift Keying, HPSK) zur Modulation genutzt und eine RRC 0,22 Pulsformung wird angewendet. Der DPDCH wird mit 0, 12,2, 64, und/oder 384 kbps betrieben. Übertragungen von Bestätigung/negativer Bestätigung (ACKnowledge/Negative ACKnowledge, ACK/NACK) wird auf dem HS-DPCCH angenommen. Das PAR wird für einen HS-DPCCH gemessen, der auf den I- oder Q-Zweig abgebildet wird und für alle SF = 256 Kanalisierungs-Codes.
Ergebnisse der Simulation werden in 7A bis 7H für verschiedene Konfigurationen illustriert. Die folgende Tabelle 3 gibt die Bedingungen für jedes der Simulationsergebnisse an.
Tabelle 3
Eine Analyse der Ergebnisse liefert die folgenden Beobachtungen. Wenn der HS-DPCCH auf den I-Zweig abgebildet wird, scheint der optimale Code c256, i, i = 0 bis 3 zu sein. Wenn der HS-DPCCH auf den Q-Zweig abgebildet wird, scheint der optimale Code c256,64 zu sein. Bei 64 kbps führt eine Abbildung des HS-DPCCH auf den Q-Zweig zu einer Verbesserung in dem PAR um 1,3 dB, und zwar verglichen mit der Abbildung auf den I-Zweig. Die Gewinne sind 0,8 dB für die Fälle mit 12,2 kbps und 384 kbps. Bei 0 kbps führt die Abbildung des HS-DPCCH auf den Q-Zweig zu einer Verschlechterung um 0,8 dB in dem PAR verglichen mit der Abbildung auf den Q-Zweig. Code-Indizes, die gleich zu oder höher als 64 sind, überlappen mit der möglichen R99 DPCH Code-Zuweisung.
Die mit der Abbildung des HS-DPCCH auf den Codezweig assoziierten Gewinne sind signifikant, selbst wenn man die Möglichkeit für eine gewisse Überlappung mit dem R99 DPDCH Code-Baum berücksichtigt. Im Gegensatz zu einem dynamischen Abbildungsschema, das eine Funktion von genutzten DPDCH ist, wird in dem exemplarischen Ausführungsbeispiel der Node B a Priori mit der Zweig- und Codeinformation versorgt. Dies vermeidet irgendwel che Probleme, die mit dynamischer Aufwärtsverbindungsabbildung assoziiert sind.
Die Simulationsergebnisse legen nahe, dass die Q-Zweig-Abbildung genutzt werden, dann wenn es keine Überlappung des Codes auf dem Q-Zweig gibt. In ähnlicher Weise kann andernfalls die I-Zweig-Abbildung genutzt werden. Speziell legen die Simulationsergebnisse, die folgende Abbildung für den HS-DPCCH nahe:

1. Q-Zweig mit Kanalisierungs-Code c256,64 wenn kein TFC ist, der TFCS die Übertragung von mehr als einen DPDCH Kanalisierungs-Code impliziert.
2. I-Zweig mit Kanalisierungs-Code c256, i, i = {0 ... 3}, andernfalls.

8 illustriert eine Vorrichtung 700 zum Implementieren der Kanalkonfiguration wie sie hier oben detailliert angegeben ist. Die verfügbaren Codes, d.h. Codes, die nicht durch andere physikalische Kanäle genutzt werden, sind für eine Übertragungspaarselektionseinheit 702 zum Bestimmen eines optimalen Codes vorgesehen. Zusätzlich ist die PAR Analyseinformation für die Übertragungspaarselektionseinheit 702 vorgesehen, die auch den Modulationspfad bestimmt, auf dem der dedizierte Kanal DPCCH zu verarbeiten ist. Der Modulationspfad oder -zweig ist als eine Steuerung für einen Selektor bzw. Auswähler 704 vorgesehen. Der Selektor 704 empfängt auch das DPCCH Signal das weitergeleitet wird an den I-Zweig oder den Q-Zweig und zwar ansprechend auf das Steuersignal von der Übertragungspaarselektionseinheit 702.
Die Übertragungspaarselektionseinheit 702 sieht auch den determinierten bzw. bestimmten Code für den determinierten Modulationspfad vor. Wenn der I-Pfad ausgewählt wird, sieht die Übertragungspaarselektionseinheit 702 den entsprechenden Code für einen Multiplizierer 706 vor. Wenn der Q-Pfad ausgewählt wird, sieht die Übertragungspaarselektionseinheit 702 den entsprechenden Code für einen Multiplizierer 708 vor. Die Ergebnisse werden dann an den geeigneten Pfad weitergeleitet.
Das exemplarische Ausführungsbeispiel sieht ein Verfahren und eine Vorrichtung vor zum Bestimmen einer Übertragungskonfiguration basierend auf Minimieren des PAR oder Optimieren eines Kanalzustandes, und zwar des dedizierten Kanals. In dem exemplarischen Ausführungsbeispiel wird eine Abbildung für einen Modulationspfad ausgewählt, d.h. I-Zweig oder Q-Zweig, sowie auch der Code ausgewählt der zu der optimalen Performance für den Kanal führt. Wenn der optimale Code nicht verfügbar ist, wählt das System einen nächstbesten optimalen Code aus.
Einem Fachmann ist klar, dass Information und Signale unter Verwendung irgendeiner von einer Vielzahl von unterschiedlichen Technologien und Techniken repräsentiert werden können. Z.B. können Daten, Instruktionen, Befehle, Information, Signale, Bits, Symbole und Chips auf die durchweg in der obigen Beschreibung Bezug genommen wird, repräsentiert werden durch Spannungen, Ströme, elektromagnetische Wellen, magnetische Felder oder Teilchen, optische Felder oder Teilchen oder irgendeiner Kombination daraus.
Einem Fachmann ist ferner klar, dass die verschiedenen illustrativen logischen Blöcke, Module, Schaltungen und Algorithmusschritte, die in Verbindung mit den hierin offenbarten Ausführungsbeispielen beschrieben sind, implementiert werden können, in Form von elektronischer Hardware, Computersoftware oder Kombinationen von beidem. Um diese Austauschbarkeit von Hardware und Software deutlich zu illustrieren, sind oben verschiedene illustrative Komponenten, Blöcke, Module, Schaltungen und Schritte allgemein in Ausdrücken ihrer Funktionalität beschrieben worden. Ob eine derartige Funktionalität in Hardware oder Software implementiert wird, hängt von der speziellen Anwendung und von Designrandbedingungen ab, denen das gesamte System unterliegt. Ein Fachmann kann die beschriebene Funktionalität in variierenden Arten und Weisen für jede spezielle Anwendung implementieren, jedoch sollten derartige Implementierungsentscheidungen nicht interpretiert werden, als würden sie ein Abweichen von dem Umfang der vorliegenden Erfindung verursachen.
Die verschiedenen illustrativen logischen Blöcke, Module und Schaltungen, die in Verbindung mit den hierin offenbarten Ausführungsbeispielen beschrieben sind, können implementiert oder ausgeführt werden, mit einem allgemeinen Mehrzweckprozessor, einem digitalen Signalprozessor (DSP), einer anwendungsspezifischen integrierten Schaltung (application specific integrated circuit, ASIC), einem feldprogrammierbaren Gate-Array (field programmable gate array, FPGA) oder einer anderen programmierbaren logischen Einrichtung, diskreten Gatter- oder Transistorlogik, diskreten Hardware-Komponenten oder irgendeiner Kombination daraus, die ausgelegt ist zum Durchführen, der hierin beschriebenen Funktionen. Ein allgemeiner Vielzweckprozessor kann ein Mikroprozessor sein, alternativ kann der Prozessor aber irgendein herkömmlicher Prozessor, Controller, Mikrocontroller oder eine Zustandsmaschine (state machine) sein. Ein Prozessor kann auch implementiert werden als eine Kombination von Berechnungseinrichtungen z.B. einer Kombination von einem DSP und einem Mikroprozessor, einer Vielzahl von Mikroprozessoren, einem oder mehreren Mikroprozessoren zusammen mit einem DSP-Kern oder irgendeiner anderen derartigen Konfiguration.
Die Schritte eines Verfahrens oder Algorithmus, die im Zusammenhang mit den hierin offenbarten Ausführungsbeispielen beschrieben worden sind, können direkt in Hardware, in einem Softwaremodul, das durch einen Prozessor ausgeführt wird, oder in einer Kombination von den beiden verkörpert werden. Ein Software-Modul kann sich in einem RAM-Speicher, Flash-Speicher, ROM-Speicher, EPROM-Speicher, EEPROM-Speicher, Registern, Festplatte einer Wechselplatte, einem CD-ROM oder irgendeinem anderen in der Technik bekannten Speichermedium befinden. Ein exemplarisches Speichermedium ist mit dem Prozessor derart gekoppelt, dass der Prozessor Information lesen kann von und Information schreiben kann auf das Speichermedium. Alternativ kann das Speichermedium in dem Prozessor integriert sein. Der Prozessor und das Speichermedium können sich in einem ASIC befinden. Das ASIC kann sich in einem Nutzerterminal befinden. Alternativ können sich der Prozessor und das Speichermedium als diskrete Komponenten in einem Nutzerterminal befinden.
Die vorhergehende Beschreibung der offenbarten Ausführungsbeispiele soll es irgendeinem Fachmann ermöglichen, die vorliegende Erfindung nachzuvollziehen oder zu nutzen. Verschiedene Modifikationen an diesen Ausführungsbeispielen werden einem Fachmann unmittelbar klar werden und die hierin definierten grundlegenden Prinzipien können auf andere Ausführungsbeispiele angewendet werden, ohne vom Umfang der Erfindung abzuweichen. Somit soll die vorliegende Erfindung nicht auf die hierin aufgeführten Ausführungsbeispiele beschränkt sein, sondern soll den weitesten Umfang besitzen, der mit den beanspruchten Prinzipien und neuartigen Merkmalen in Überreinstimmung ist.

Claims

Eine Vorrichtung zur Auswahl eines Übertragungspaars bestehend aus einem Übertragungszweig und einem Spreizcode in einem Spreizspektrumkommunikationssystem (100) zur Minimierung der Spitzen-zu-Durchschnitts-Leistungsverhältnis-(PAR)-Übertragung einer Vielzahl von Kommunikationskanälen, wobei die erwähnte Vielzahl von Kommunikationskanälen dedizierte physikalische Datenkanäle (DPDCH) und einen mit hoher Geschwindigkeit betreibbaren dedizierten physikalischen Steuerkanal (Hochgeschwindigkeits-DPCCH bzw. HS-DPCCH) verwendet, und wobei die Vorrichtung Folgendes aufweist: einen Kanalspreizer (706, 708) zum Spreizen des dedizierten physikalischen Hochgeschwindigkeits-Steuerkanals (Hochgeschwindigkeits-DPCCH) unter Verwendung eines Spreizcodes einer endlichen Anzahl von Spreizcodes, und zwar auf entweder einem Q-Übertragungszweig oder einem 1-Übertragungszweig des Kanalspreizers; Kanalabbildungsmittel (702, 704) zum Auswählen entweder des erwähnten Q-Übertragungszweiges oder des I-Übertragungszweiges des erwähnten Kanalspreizers für das Spreizen des dedizierten physikalischen Hochgeschwindigkeits-Steuerkanals (Hochgeschwindigkeits-DPCCH) basierend auf einer Anzahl der erwähnten dedizierten physikalischen Datenkanäle (DPDCH) in der erwähnten Vielzahl von Kommunikationskanälen, und zum Auswählen des erwähnten einen Spreizcodes aus dem Satz der endlichen Anzahl von Spreiz-Codes basierend darauf, ob der dedizierte physikalische Hochgeschwindigkeits-Steuerkanal auf dem erwähnten Q-Übertragungszweig oder dem erwähnten I-Übertragungszweig des erwähnten Kanalspreizer gespreizt ist, wobei, wenn das ausgewählte Übertragungspaar für einen anderen Kanal in der erwähnten Vielzahl von Kommunikationskanälen durch den Kanalspreizer verwendet wird, ein anderes Übertragungspaar ausgewählt wird.
Verfahren zum Auswählen eines Übertragungspaars bestehend aus einem Übertragungszweig und einem Spreizcode in einem Spreizspektrumkommunikationssystem (100) zur Minimierung der Spitzen-zu-Durchschnitts-Leistungsverhältnis-(PAR)-Übertragung einer Vielzahl von Kommunikationskanälen, wobei die erwähnte Vielzahl von Kommunikationskanälen dedizierte physikalische Datenkanäle (DPDCH) und einen mit hoher Geschwindigkeit arbeitenden dedizierten physikalischen Steuerkanal (Hochgeschwindigkeits-DPCCH bzw. HS-DPCCH) aufweist, und wobei das Verfahren Folgendes vorsieht: Spreizen des erwähnten dedizierten physikalischen Hochgeschwindigkeits-Steuerkanals (HS-DPCCH) unter Verwendung eines Spreizcodes eines Satzes einer endlichen Anzahl von Spreizcodes, und zwar entweder auf einem Q-Übertragungszweig oder einem I-Übertragungszweig; Auswählen entweder des Q-Übertragungszweiges oder des I-Übertragungszweiges für das Spreizen des dedizierten physikalischen Hochgeschwindigkeits-Steuerkanals (HS-DPCCH) basierend auf der Anzahl von dedizierten physikalischen Datenkanälen (DPDCH) in der Vielzahl von Kommunikationskanälen und Auswahl des erwähnten einen Spreizcodes aus dem Satz einer endlichen Anzahl von Spreizcodes basierend darauf, ob der dedizierte physikalische Hochgeschwindigkeits-Steuerkanal (HS-DPCCH) auf dem erwähnten Q-Übertragungszweig oder dem erwähnten I-Übertragungszweig gespreizt ist, wobei wenn das ausgewählte Übertragungspaar für einen anderen Kanal in der Vielzahl von Kommunikationskanälen verwendet wird, ein anderes Übertragungspaar ausgewählt wird.