-
Die
vorliegende Erfindung bezieht sich auf einen Komparator, spezieller
auf einen Komparator mit Hysterese.
-
Es
besteht der Wunsch, eine Eingangsschaltung mit Hysterese zu entwerfen,
um die Auswirkungen von Rauschen von einem ungeregelten Eingangssignal
abzumildern, welches an dem Eingang (Pad) empfangen wird. Es ist
vorteilhaft, wenn die Eingangsschaltung eine genaue Steuerung des
Eingangsschaltpunktes aufweist.
-
Des
Weiteren werden integrierte Schaltkreise (ICs = Integrated Circuits)
mit einer Technologie für
eine reduzierte Ausbildungsgröße und mit
reduziertem Kern-Spannungspegeln in dem Bereich von 1,2 V hergestellt.
Diese ICs müssen
vielleicht an Eingangssignale mit höheren Spannungspegeln ankoppeln.
-
US-A-5
087 841 bezieht sich auf Pufferschaltungen, welche TTL zu CMOS Pegeln
umwandeln, wobei sie mehrere Stufen mit Rückwärts- und Vorwärtskopplungen
zwischen den Stufen einschließen, welche
einen statischen Strom beseitigen, wenn ein TTL Datensignal mit
hohem Leistungspegel an den Eingang der Pufferschaltung angelegt
wird.
-
Die
obigen und weitere Probleme werden durch den Komparator mit Hysterese
gemäß Patentanspruch
1 erfindungsgemäß gelöst. Vorteilhafte Ausführungsformen
sind in den abhängigen
Unteransprüchen
definiert.
-
Die
vorliegende Erfindung schließt
eine Eingangsschaltung mit Hysterese ein, um die Auswirkungen von
Eingangsrauschen abzuschwächen.
Die Eingangsschaltung empfängt
ein analoges Eingangssignal und ermittelt, ob das ungeregelte analoge
Eingangssignal eine hohe oder eine niedrige Spannung aufweist. Die
Eingangsschaltung gibt eine geregelte niedrige Spannung (d.h. "0") für
ein niedriges Eingangssignal aus und gibt eine geregelte hohe Spannung
(d.h. "1") für ein hohes
Eingangssignal aus.
-
Die
Eingangsschaltung schließt
einen Komparator ein, welcher eine Hysterese-Eigenschaft aufweist,
wobei der Ausgabeübergang
von niedrig zu hoch eine höhere
Eingangsspannung erfordert als der Übergang von hoch zu niedrig.
In anderen Worten, der Komparator ist dafür ausgebildet, zwei Auslösespannungen
zu besitzen. Damit die Ausgabe von niedrig zu hoch übergeht,
muss die Eingangsspannung über
eine erste Schwellenspannung steigen. Damit die Ausgabe von hoch
zu niedrig übergeht, muss
die Eingangsspannung unter eine zweite Schwellenspannung fallen,
wobei die erste Schwellenspannung höher ist als die zweite Schwellenspannung.
Die zwei getrennten Schwellenwerte helfen dabei, zu verhindern,
dass Rauschen auf dem Eingangssignal versehentlich bewirkt, dass
die Eingangsschaltung ihren Zustand ändert. Des Weiteren schließt der Komparator
einen Rückführungspfad von
einem Ausgang des Komparators zu einem Eingang des Komparators ein.
Der Rückführungspfad bewirkt
eine gewisse Verzögerung
jedes Ausgabespannungsübergangs
(d.h. hoch-zu-niedrig
Ausgabeübergang
oder niedrig-zu-hoch Übergang),
was den Hysterese-Effekt weiter verstärkt und eine Unempfindlichkeit
gegenüber
Rauschen verbessert.
-
Ein
Ausführungsbeispiel
der Schaltung koppelt an Eingangssignale mit hoher Spannung (z.B.
5 V) und gibt Ausgabesignale mit niedriger Spannung (z.B. 1,2 V)
aus. Mit anderen Worten, die Eingangsschaltung liefert auch einen
Spannungsübergang, während sie
die niedrig-zu-hoch
und hoch-zu-niedrig Übergänge detektiert.
-
Die
vorliegende Erfindung wird unter Bezugnahme auf die beiliegenden
Zeichnungen beschrieben. In den Zeichnungen zeigen gleiche Bezugszeichen
identische oder funktional ähnliche
Elemente an. Zusätzlich
gibt/geben die Ziffer(n) ganz links von einem Bezugszeichen die
Zeichnung an, in welcher das Bezugszeichen zuerst auftritt.
-
1 erläutert eine
Eingangsschaltung mit einem Komparator mit Hysterese gemäß Ausführungsbeispielen
der vorliegenden Erfindung.
-
2 erläutert eine
Tabelle 200, welche die Arbeitsweise des Komparators in 1 beschreibt.
-
3 erläutert eine
Eingangsschaltung mit Hysterese und auch mit Spannungsbegrenzung/-schutz gemäß Ausführungsbeispielen
der vorliegenden Erfindung.
-
4 erläutert eine
Eingangsschaltung mit Hysterese und auch mit Spannungsbegrenzung/-Schutz gemäß einem
weiteren Ausführungsbeispiel
der vorliegenden Erfindung.
-
5 erläutert eine
Eingangsschaltung mit Hysterese und auch mit Spannungsbegrenzung/-schutz gemäß einem
weiteren Ausführungsbeispiel
der vorliegenden Erfindung.
-
1 erläutert eine
Eingangsschaltung 100 gemäß einem Ausführungsbeispiel
der vorliegenden Erfindung. Eingangsschaltung 100 empfängt ein
ungeregeltes Eingangssignal an dem Eingangs-Pad 109 und
ermittelt, ob das ungeregelte Eingangssignal eine hohe oder niedrige
Spannung darstellt, basierend auf der Amplitude. Die Eingangsschaltung 100 gibt
eine regulierte hohe Spannung an dem Ausgang 101 aus, wenn
die unregulierte Eingangsspannung höher als eine erste Schwellenspannung
(z.B. ein vorbestimmter Wert) ist, und gibt eine regulierte niedrige
Spannung an dem Ausgangs-Pad 101 aus, wenn die ungeregelte
Eingangsspannung niedriger als eine zweite Schwellenspannung (z.B.
ein vorbestimmter Wert) ist. Die Eingangsschaltung 100 besitzt
eine Hysterese-Eigenschaft, wobei der Ausgabe-Übergang
von niedrig zu hoch eine höhere
Eingangsspannung erfordert als der Übergang von hoch zu niedrig.
Mit anderen Worten, es existieren zwei Auslösespannungen. Damit die Ausgabe
von niedrig zu hoch übergeht,
muss die Eingangsspannung am Pad 109 über eine erste Schwellenspannung
steigen. Damit die Ausgabe von hoch zu niedrig übergeht, muss die Eingabe unter
eine zweite Schwellenspannung fallen, wobei die erste Schwellenspannung höher als
die zweite Schwellenspannung ist. Die zwei getrennten Schwellwerte
unterstützen
ein Verbessern einer Rauschtoleranz auf dem Eingangssignal und reduzieren
die Wahrscheinlichkeit, dass Rauschen versehentlich bewirkt, dass
die Eingangsschaltung 100 ihren Zustand ändert.
-
Die
Eingangsschaltung 100 schließt eine optionale Strom-/Spannungsbegrenzungsstufe 108 ein, eine
optionale elektrostatische Entladungs-(ESD = Electro-Static Discharge)-Schutzstufe 106,
einen Komparator 104 und einen Ausgangspuffer/Inverter 102 ein.
Die Strom-/Spannungsbegrenzungsstufe 108 und
die ESD-Schutzstufe 106 stellen Strom- und Spannungsschutz
für den
Komparator 104 bereit, wie für dem Fachmann zu erkennen
ist. Der Komparator 104 detektiert Spannungsübergänge (hoch-zu-niedrig
und niedrig-zu-hoch) in einem am Pad 109 empfangenen Eingangssignal
und erzeugt eine Spannungsausgabe am Knoten 120, welche
die Eingangsspannung (und beliebige Spannungsübergänge) an dem Eingangs-Pad 109 darstellt.
Der Puffer/Inverter 102 invertiert die Ausgabe des Komparators 104 und
liefert eine geregelte Ausgabespannung an den Ausgangs-Pad 101,
wobei die Amplitude der geregelten Ausgabespannung von den Versorgungsspannungen
VSSC und VDDC bestimmt wird. Als solche kann die Spannungsversorgung
VDDC relativ zu der Versorgungsspannung VDDO erhöht oder reduziert werden. Zum
Beispiel, wenn die mit dem Ausgangs-Pad 101 verbundene
Schaltung eine Schaltung mit niedriger Spannung ist, kann die Spannungsversorgung
VDDC für
eine Kompatibilität
auf eine niedrigere Versorgungsspannung (z.B. 1,2 V) gesetzt werden.
Wohingegen die Spannungsversorgung VDDO auf einer höheren Versorgungsspannung
(3,3 V) gehalten werden kann, um Eingangssignale mit höherer Spannung
aufzunehmen. Demgemäß kann die
Eingangsspannung eine Spannungspegelverschiebung von einem Eingangssignal
mit höherer
Spannung zu einem Ausgangssignal mit niedrigerer Spannung (z.B.
5 V zu 1,2 V) umsetzen.
-
Der
Komparator 104 schließt
einen N-Typ-Feldeffekttransistor (NFET = N-Type Field Effect Transistor) 114 und
eine NFET 118 ein, deren jeweilige Gate-Anschlüsse durch
einen Inverter 116 miteinander verbunden sind. Der Gate-Anschluss von
NFET 114 empfängt
direkt das Eingangssignal vom Eingangs-Pad 109 und der
Gate-Anschluss von NFET 118 empfängt eine invertierte Ausgabe
des Eingangssignals von dem Inverter 116. Die Source-Anschlüsse der
NFETs 114 und 118 sind mit VSSC verbunden, welche
eine relativ niedrige Versorgungsspannung darstellt. Zum Beispiel
könnte VSSC
in Ausführungsbeispielen
der Erfindung Masse oder sogar eine negative Spannung sein. Die Drain-Anschlüsse der
NFETs 114 und 118 sind mit entsprechenden P-Typ-Feldeffekttransistoren (PFETs
= P-Type Field Effect Transistors) 110 und 112 an
entsprechenden Knoten 120 und 122 verbunden. Spezieller,
ist der Drain-Anschluss von NFET 114 mit dem Drain-Anschluss
von PFET 110 am Knoten 120 verbunden und der Drain-Anschluss
von NFET 118 ist mit dem Drain-Anschluss von PFET 112 am
Knoten 122 verbunden. Die Source-Anschlüsse der PFETs 110 und 112 sind
mit einer relativ hohen Versorgungsspannung VDDO (z.B. 3,3 Volt)
verbunden.
-
Der
Komparator 104 schließt
einen Rückführungspfad
von dem Ausgang zu dem Eingang ein. Spezieller, wird der Ausgangsknoten 120 zurück zu dem
Gate-Anschluss von NFET 118 durch den Rückführungspfad 124 geführt. Wie
hierin weiter erläutert wird,
verursacht dieser Rückführungspfad 124 eine Verzögerung der
Zustandsänderung
des Komparators 104, wo durch der gewünschte Hysterese-Effekt und
eine verbesserte Rauschunempfindlichkeit bereitgestellt wird.
-
In
Ausführungsbeispielen
der Erfindung sind die NFETs und PFETs MOSFETs, welche unter Verwendung
von Standard CMOS Verfahren hergestellt werden. Andere Verfahren
und Transistorstrukturen könnten
verwendet werden, wie ein Fachmann ersehen kann, basierend auf der
hierin gegebenen Erläuterung.
-
2 erläutert eine
Tabelle 200, welche die Arbeitsweise des Komparators 104 weiter
beschreibt. Spezieller beschreibt die Tabelle 200 den stationären Zustand
der Komparatorelemente für
sowohl eine hohe Eingabe als auch eine niedrige Eingabe an den Pad 109.
Die Tabelle 200 wird für
hohe und niedrige Eingangsspannungen unten erläutert.
-
Für eine hohe
Eingangsspannung im stationären
Zustand wird der NFET 114 AN-geschaltet, weil die hohe
Eingangsspannung an den Gate-Anschluss des NFET 114 angelegt
wird. Wenn der NFET 114 leitfähig ist, wird der Knoten 120 auf
das Niveau von VSSC gesenkt. Der Inverter 116 invertiert die
hohe Eingangsspannung und legt die resultierende niedrige Spannung
an den Gate-Anschluss von NFET 118 an, wodurch NFET 118 AUS-geschaltet wird.
Die VSSC-Spannung am Knoten 120 wird an den Gate-Anschluss
von PFET 112 angelegt und schaltet den PFET 112 AN,
was den Knoten 122 auf das Niveau von VDDO erhöht. Die
VDDO-Spannung an dem Knoten 122 wird an den Gate-Anschluss
von PFET 110 angelegt, sodass der PFET 110 AUS-geschaltet
wird. Als Ergebnis gibt der Ausgangsknoten 120 des Komparators 104 eine
niedrige Spannung VSSC für
eine hohe Eingangsspannung an den Pad 109 aus. Die niedrige
Spannung VSSC wird durch den Puffer/Inverter 112 invertiert,
um eine geregelte hohe Spannung VDDC an dem Ausgang 101 auszugeben.
-
Für eine niedrige
Spannung wird der NFET 114 ausgeschaltet, weil die niedrige
Eingangsspannung an seinem Gate-Anschluss angelegt wird. Inverter 116 invertiert
die niedrige Eingangsspannung und legt die resultierende hohe Spannung
an den Gate-Anschluss von NFET 118 an, wodurch der NFET 118 AN-geschaltet
wird. Der leitende NFET 118 bewirkt, dass der Knoten 122 auf
das Niveau von VSSC gesenkt wird. Die VSSC-Spannung an dem Knoten 122 wird
an den Gate-Anschluss des PFET 110 angelegt, wodurch bewirkt
wird, dass der PFET 110 leitfähig ist, was die Spannung am
Knoten 120 auf das Niveau von VDDO erhöht. Die VDDO-Spannung am Knoten 120 wird
an den Gate-Anschluss von PFET 112 angelegt, sodass der
PFET 112 AUS-geschaltet wird. Als Ergebnis gibt der Ausgangsknoten 120 des
Komparators 104 eine hohe Spannung VDDO für eine niedrige
Eingangsspannung aus. Die hohe Spannung VDDO wird von dem Puffer/Inverter 102 invertiert,
um eine geregelte niedrige Spannung VSSC am Ausgang 101 auszugeben.
-
Der
gewünschte
Hysterese-Effekt wird durch den Rückführungspfad 124 von
dem Ausgangsknoten 120 zu dem Gate-Anschluss des NFET 118 verwirklicht.
Dies ist zu erkennen, indem man die Arbeitsweise des Komparators 104 während eines Übergangs
von einer niedrigen Eingangsspannung zu einer hohen Eingangsspannung
(d.h. niedrig-zu-hoch Übergang)
und umgekehrt (d.h. hoch-zu-niedrig Übergang) genauer betrachtet.
-
Wie
oben erläutert,
besteht die Komparator-Stufe 104 aus NFET 114 und
NFET 118. Abhängig
von dem Pegel des Signals an dem Eingang (Pad) 109 und
der Art des Signals (steigend/fallend) ist der Ausgang des Komparators 104 hoch
oder niedrig. Für
steigende Eingaben ist der Umschaltpunkt (oder Schwellwert) des
Komparators 104 (Vsw,r) größer als der Umschaltpunkt (oder
Schwellwert) des Komparators 104 (Vsw,f) für fallende
Eingaben. Der Unterschied zwischen Vsw,r und Vsw,f ist die Hysterese
des Komparators 104. Der Umschaltpunkt des Komparators 104 kann
hauptsächlich durch
ein Verändern
des Verhältnisses
von NFET 114 zu NFET 118 verändert werden, was deren jeweilige
Schwellenspannungen verändert.
-
Vor
einem niedrig-zu-hoch Übergang
ist der Knoten 120 auf einer hohen Spannung (siehe Tabelle 200),
welche auch an den Gate-Anschluss von NFET 118 durch den
Rückführungspfad 124 angelegt
wird. Sobald die hohe Eingangsspannung von dem Eingangs-Pad 109 eintrifft,
legt der Inverter 116 eine niedrige Spannung an den Gate-Anschluss
des NFET 118 an. Jedoch kollidiert die neue niedrige Spannung
(temporär)
mit der hohen Spannung von dem Knoten 120, welche sich
bereits an dem Gate-Anschluss des NFET 118 befindet. Daher ändert der
NFET 118 (und der Komparator 104) nicht sofort
seinen Zustand. Stattdessen tritt eine gewisse Verzögerung auf,
bis die Auswirkung der neuen Eingabe zum Komparator 104 gelangt.
Als Folge ändert der
Komparator nicht seinen Zustand, wenn die neue hohe Eingangsspannung
Rauschen ist, welches schnell wieder zu niedrig zurückgeht.
Mit anderen Worten, wenn die neue Eingangsspannung Rauschen ist,
bleibt die Rückführungsspannung von
dem Ausgangsknoten 120 beherrschend und der Komparator 104 ändert nicht
seinen Zustand.
-
Vor
einem hoch-zu-niedrig Übergang
befindet sich Knoten 120 auf einer niedrigen Spannung (siehe
Tabelle 200), welche an den Gate-Anschluss von FET 118 durch
den Rückführungspfad 124 angelegt
wird. Sobald die niedrige Spannung von dem Eingangs-Pad 109 eintrifft,
legt der Inverter 116 eine hohe Spannung an den Gate-Anschluss
des NFET 118 an. Die neue hohe Spannung kollidiert (temporär) mit der
niedrigen Spannung von dem Knoten 120, welche sich bereits
an dem Gate-Anschluss von NFET 118 befindet. Daher ändert der
NFET 118 (und der Komparator 104) nicht sofort
seinen Zustand. Stattdessen tritt eine gewisse Verzögerung auf,
bis die Auswirkung der neuen Eingabe zum Komparator 104 gelangt.
Als Folge ändert
der Komparator 104 nicht seinen Zustand, wenn die neue
niedrige Spannung Rauschen ist, welches schnell wieder hoch wird.
-
Das
Gesamtergebnis ist, dass der Spannungsschwellwert für einen
niedrig-zu-hoch Übergang
höher ist
als der Spannungsschwellwert für
einen hoch-zu-niedrig Übergang.
Diese verschiedenen Schwellwerte schwächen die Auswirkungen von Eingabe-Rauschen
ab, wie oben erläutert.
-
3 erläutert ein
Ausführungsbeispiel 300 der
Erfindung zum Ankoppeln an Eingangssignale mit hoher Spannung (z.B.
5 Volt) und mit Signalen niedriger Spannung (z.B. 1,2 V) an dem
Ausgang. Die am Pad 109 empfangenen Eingangssignale gelangen
zu einem NFET 304. Der Gate-Anschluss des NFET 304 ist
mit VDDP (z.B. 2,5 V) verbunden und daher ist die maximale Spannung
an dem Ausgang des NFET 304 VDDP-Vtn (d.h. VDDP-Schwellenspannung
für NFET).
Zum Beispiel, wenn der Gate-Anschluss von NFET 304 mit
2,5 V verbunden ist, dann wandelt der NFET 304 eine 5 V
Schwankung an dem Eingangs-Pad 109 zu
einer 2 V Schwankung um, welche von dem Komparator 302 empfangen
wird. Alternativ kann der Gate-Anschluss von NFET 304 mit
VDDO_L (z.B. 3,3 V) oder VDDO_L-Vtn
verbunden sind, wobei in diesen Fällen die maximale Spannung
an dem Ausgang des NFET VDDO_L-Vtn bzw. VDDO-L-Vtn-Vtn beträgt. Die Ausgabe
des NFET 304 geht durch eine Komparatorstufe 302,
um zu ermitteln, ob die Eingabe eine hohe oder eine niedrige ist,
wie oben beschrieben.
-
Wie
oben erläutert,
besteht die Komparatorstufe 302 aus NFET 114 und
NFET 118. Abhängig von
dem Pegel des Signals an dem Eingang (Pad) 109 und der
Art des Signals (steigend/fallend) ist die Ausgabe des Komparators 302 hoch
oder niedrig. Für
steigende Eingaben ist der Umschaltpunkt (oder Schwellwert) des
Komparators 302 (Vsw,r) größer als der Umschaltpunkt (oder
Schwellwert) des Komparators 302 (Vsw,f) für fallende
Eingaben. Der Unterschied zwischen Vsw,r und Vsw,f ist die Hysterese des
Komparators 302. Der Umschaltpunkt des Komparators 302 kann
hauptsächlich
durch ein Verändern
des Verhältnisses
von NFET 114 zu NFET 118 verändert werden.
-
Die
zusätzlichen
PFETs 306 und 308 liefern einen Spannungsabfall
für die
entsprechenden PFETs 110 und 112, um die Gates-Anschlüsse dieser PFETs
zu schützen.
Die PFETs 306 und 308 werden auf VDDC-Vtp (d.h.,
VDDC-Schwellenspannung für PFET)
vorgespannt, welche ungefähr
1 V beträgt. Die
Gate-Spannungen der PFETs 110 und 112 werden daher
auf ungefähr
2,5 V begrenzt.
-
4 erläutert ein
Ausführungsbeispiel
der Erfindung mit einem zusätzlichen
Spannungsschutz-Merkmal. Die NFETs 406 und 408 in
Komparator 402 stellen einen Spannungsbegrenzungsschutz
für die
Gate-Anschlüsse
der NFETs 114 und 118 bereit.
-
5 erläutert eine
Eingangsschaltung 500, welche eine Abänderung des Ausführungsbeispiels von 4 ist,
wobei die Spannungsschutz-NFETs und PFETs bezüglich der Schaltung in 4 vertauscht
sind. Die jeweiligen Gate-Anschlüsse
der NFETs 506 und 508 sind mit BIAS_A verbunden
und die Gate-Anschlüsse
der PFETs 507 und 508 sind mit BIAS_B verbunden.
BIAS_A könnte
beispielsweise VDDO_L, VDDO_L-Vtn oder VDDP sein. BIAS_B könnte beispielsweise
0, VDDC-Vtp oder VDDC sein. Die NFETs 506 und 508 begrenzen
die maximale Spannung an ihren jeweiligen Source-Anschlüssen auf
BIAS_A-Vtn und die PFETs 507 und 509 begrenzen
die minimale Spannung an ihren jeweiligen Source-Anschlüssen auf BIAS_B + Vtp.
-
Fazit
-
Beispielhafte
Ausführungsformen
der Verfahren, Systeme und Komponenten der vorliegenden Beschreibung
sind hierin beschrieben worden. Wie an anderer Stelle angemerkt,
sind diese beispielhaften Ausführungsformen
nur zu erläuternden
Zwecken beschrieben worden und sind nicht einschränkend. Andere
Ausführungsbeispiele
sind möglich
und von der Erfindung abgedeckt. Derartige andere Ausführungsbeispiele
sind für
den entsprechenden Fachmann, basierend auf den hierin enthaltenen Lehren,
ersichtlich. Daher soll die Breite und der Schutzumfang der vorliegenden
Erfindung nicht durch eines der oben beschriebenen beispielhaften Ausführungsformen
begrenzt werden, sondern sollte nur gemäß den folgenden Ansprüchen und
ihren Äquivalenten
definiert werden.