DE10297334B4

DE10297334B4 - Digitaler Pegelschieber mit verringerter Verlustleistung und Sperrung von Fehlübertragungen

Info

Publication number: DE10297334B4
Application number: DE10297334T
Authority: DE
Inventors: Sergio Morini; Massimo Grasso
Original assignee: International Rectifier Corp USA
Current assignee: Infineon Technologies Americas Corp
Priority date: 2001-10-15
Filing date: 2002-07-19
Publication date: 2010-04-15
Anticipated expiration: 2022-07-20
Also published as: CN1650521A; US6809553B2; WO2003034589A2; CN1291551C; US20030071655A1; AU2002326430A1; JP2005508111A; DE10297334T5; AU2002326430A8; JP3964870B2; US20040061522A1; WO2003034589A3

Abstract

Digitale Pegelschieberschaltung (70) zur Lieferung eines pegelverschobenen Ausgangssignals als Antwort auf ein impulsförmiges Eingangssignal, wobei die Schaltung Folgendes umfasst:
– ein Pegelschieberbauteil (82), das eingeschaltet wird, um eine Zustandsänderung des Ausgangssignals auszuführen;
– eine Rückführungsschaltung (92, 94), die ein Rückführungssignal gewinnt, das anzeigt, dass das Pegelschieberbauteil (82) eine Zustandsänderung des Ausgangssignals ausgeführt hat; und
eine Setz-/Rücksetz-Flip-Flop-Schaltung (102), die das impulsförmige Eingangssignal an ihrem Setzeingang (S) empfängt und als Antwort auf das Eingangssignal das Pegelschieberbauteil (82) einschaltet, und die das Rückführungssignal an ihrem Rücksetzeingang (R) empfängt und das Pegelschieberbauteil (82) als Antwort auf das Rückführungssignal abschaltet.

Description

HINTERGRUND DER ERFINDUNG
1. Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf eine digitale Pegelschieberschaltung, die Schaltungen zur Verringerung der Verlustleistung oder zur Sperrung fehlerhafter Übertragungen aufgrund von schnellen Änderungen der Offset-Spannung aufweist.
2. Beschreibung des verwandten Standes der Technik
Digitale Pegelschieberschaltungen setzen typischerweise ein digitales Signal, das von einer Niederspannungs-Eingangsleistungsversorgung V_DD erzeugt wird, in ein digitales Signal um, das gegenüber der Eingangs-Niederspannung um eine relativ hohe Spannung verschoben ist, die sich schnell ändern kann. Die Funktion eines digitalen Pegelschiebers ist in den 1A und 1B gezeigt, in denen eine Schaltung 10 (1A) ohne Pegelverschiebung mit einer Schaltung 12 (1B) mit Pegelverschiebung verglichen werden kann.
In der Schaltung 10 nach 1A ohne Pegelverschiebung liefert eine Spannungsquelle 20 eine niedrige Spannung V_DD längs einer digitalen Schaltung 22 gegenüber Erde. V_DD kann beispielsweise irgendeine geeignete feste Spannung zwischen 1 V und 15 V sein. Die digitale Schaltung 22 liefert ihrerseits ein Digitalsignal an ihrem Ausgang (I/O) das zwischen 0 V und V_DD schaltet, wie dies in dem Kasten 24 gezeigt ist.
In der Schaltung 12 mit Pegelverschiebung nach 1B liefert die Spannungsquelle 30 in ähnlicher Weise eine sich digital ändernde Spannung V_DDH längs einer digitalen Schaltung 32, doch ist diese gegenüber der Erde um einen Pegel versetzt, der durch eine Offset-Spannungsquelle 34 bestimmt ist, die zwischen der Erdspannung der Spannungsquelle 30 und Erde eingeschaltet ist. Die Offset-Spannungsquelle 34 ist eine Hochspannungsquelle mit schneller Spannungsänderung, die V_OFFSET liefert. Als Ergebnis liefert die digitale Schaltung 32 ein pegelverschobenes digitales Signal am I/O-Anschluss, das zwischen V_OFFSET und V_OFFSET + V_DDH schaltet, wie dies im Kasten 36 gezeigt ist.
Integrierte digitale Pegelschieber werden typischerweise mit einem Hochspannungs-N-Kanal MOS-Bauteil realisiert, um Signale von der Niederspannungsseite auf die Hochspannungsseite zu verschieben. Um eine Verschiebung in der anderen Richtung zu erreichen, ist ein P-Kanal-Bauteil erforderlich.
Bei integrierten Pegelschiebern treten zwei Hauptprobleme auf – Verlustleistung und fehlerhafte Übertragung aufgrund der schnellen Änderungen von V_OFFSET (was auch als das „dv/dt-Problem” bezeichnet wird).
In einer integrierten Schaltung (IC) kann V_OFFSET bis zu 1200 V betragen. Daher ist, selbst wenn der Hochspannungs-Pegelschiebertransistor einen relativ kleinen Strom von lediglich 1 mA ableitet, wenn er eingeschaltet ist, die Verlustleistung 1,2 W, was eine hohe Leistung ist, die in einer integrierten Schaltung als Verlustleistung zu verarbeiten ist.
Aus der US 4 656 373 A ist eine Pegelschieberschaltung für relativ niedrige Spannungen bekannt, bei der durch eine einen Signalspeicher aufweisende Rückführungsschaltung zwischen einem pegelverschobenen Ausgang und einer Eingangsschaltung ein schnelleres Ein- und Ausschalten in Abhängigkeit von Eingangsimpulsen erreicht werden soll. Dabei bleibt das Ausgangssignal jedoch während der gesamten Dauer der Eingangsimpulse auf einem diesen entsprechenden Pegel. Dies ist insbesondere bei Verwendung der Pegelschieberschaltung für die Verschiebung auf sehr hohe Spannungen unerwünscht, da hierdurch eine unnötig hohe Leistung verbraucht wird.
Aus der US 60 43 698 A ist ein digitaler Pegelschieber bekannt, bei dem die Eingangsimpulse sowohl direkt als auch nach Invertierung über eine Verknüpfungsschaltung den Eingängen erster bzw. zweiter Pegelschieberbauteile zugeführt werden, deren Ausgänge einem Signalspeichers in Form einer bistabilen Schaltung zugeführt werden, die bei Empfang eines Ausgangssignals von dem ersten Pegelschieberbauteil gesetzt wird und ein Ausgangssignal liefert, und die bei Empfang eines Signals von dem zweiten Pegelschieberbauteil zurückgesetzt wird und das Ausgangssignal abschaltet. Das Ausgangssignal wird weiterhin als Rückführungssignal zum Abschalten des zweiten Pegelschieberbauteils verwendet, während das invertierte Ausgangssignal zum Abschalten des ersten Pegelschieberbauteils verwendet wird, so dass unmittelbar nach erfolgtem Schaltvorgang die jeweiligen Pegelschieberschaltungen wieder abgeschaltet werden und das Verlustleistungsproblem verringert wird. Hierbei muss das Rückführungssignal aufgrund der Anordnung in dem die höhere Spannung aufweisenden Teil der Pegelschieberschaltung jedoch wieder auf den niedrigeren Pegel umgesetzt werden.
Das Verlustleistungsproblem wurde in der Vergangenheit weiterhin dadurch gelöst, dass lediglich kurze Impulse bei Signalübergängen übertragen wurden, diese Impulse pegelverschoben wurden und dann diese Impulse bei dem verschobenen Spannungspegel verwendet wurden, um das Signal zu rekonstruieren. Das dv/dt-Problem wird aus 2 verständlich, die einen N-Kanal-Hochspannungs-Pegelschiebertransistor 50 zeigt, der mit einer Ausgangssignalleitung über einen Widerstand 32 mit einem Widerstandswert R verbunden ist. Der Transistor 50 weist eine Parasitärkapazität 54 mit dem Wert C auf. Daher leitet der Transistor 50 während der steilen Anstiegsflanke von V_OFFSET einen Strom I_T = C·dv/dt. Als Ergebnis wird eine impulsförmige Spannung V_T = R·C·dv/dt für kurze Zeit längs des Widerstandes 52 erzeugt. Wenn V_T die Schwellenwert-Spannung übersteigt, bei der ein übertragenes Signal gemessen wird, so tritt ein Fehler auf.
Um dieses dv/dt-Problem zu lösen, wurden drei bekannte Lösungen entwickelt. Die erste Lösung besteht in der Verwendung eines Stromimpulses während der Übertragung, der größer als der dv/dt-Strom ist. Für sehr schnelle dv/dt-Werte, wie z. B. 10 V/ns, würde jedoch der erforderliche Strom so hoch sein, dass die Verlustleistung unpraktisch hoch werden würde.
Die zweite Lösung besteht in der Verwendung eines Filters, das alle Pegelschieberimpulse auslöscht, die eine Dauer von weniger als einem eingestellten Wert haben. Diese Lösung beruht auf der Tatsache, dass wenn die Ableitung von V_OFFSET kleiner als ein bestimmter Wert ist, der Fehlerstrom begrenzt ist und kein Fehler auftritt. Wenn die Ableitung größer als dieser Wert ist, so könnte ein Fehler auftreten, doch ist dessen Zeitdauer kleiner als eine Zeitperiode von (dV/dt)·(V_OFFSET(max) – V_OFFSET(min)). Das Filter kann beispielsweise alle Impulse mit einer Dauer auslöschen, die kleiner als diese Zeitperiode plus einer Schätz-Zusatzzeit ist. Diese Lösung hat drei Haupt-Nachteile: erstens ist die Zeitdauer eines Übertragungsimpulses so lang, dass die Verlustleistung groß ist; zweitens führt das Fehlerfilter eine Verzögerung selbst dann ein, wenn das Signal gut ist; und drittens könnte ein Fehler bei einem langsamen dv/dt-Wert übertragen werden, wenn die Schutz-Zusatzzeit nicht groß genug ist.
Eine dritte Lösung für das dv/dt-Problem besteht in der Verwendung einer Differenz-Übertragung. Bei dieser Lösung wird der dv/dt-Fehlerstrom als ein „Gleichtakt”-Signal an der Drain-Elektrode von zwei identischen Pegelschiebertransistoren aufgehoben, während ein gutes Signal einen Strom durch lediglich einen Transistor hervorruft und damit ein „Differenz”-Signal ist.
ZUSAMMENFASSUNG DER ERFINDUNG
Die Erfindung ergibt eine neue digitale Pegelschieberschaltung, die das Verlustleistungsproblem mildert. Die neue Schaltung schließt Rückführungsschaltungen ein, die ein Rückführungs- oder „Bestätigungs”-Signal gewinnen und in Abhängigkeit hiervon ein Pegelschieberbauteil abschalten, wodurch dessen Einschaltzeit begrenzt wird. Das Bestätigungssignal zeigt an, dass das Bauteil seinen Ausgangs-Übergang ausgeführt hat. Als Ergebnis dieser Technik kann die Verlustleistung stark verringert werden, weil die „Einschalt”-Zeit des Pegelschieberbauteils dramatisch verkürzt werden kann.
Die Rückführungsschaltung kann mit einem Rückführungsbauteil realisiert werden, das das Bestätigungssignal durch Einschalten liefert, wenn das Pegelschieberbauteil seinen Ausgangs-Übergang oder seine Ausgangs-Zustandsänderung ausführt. Eines der zwei Bauteile kann ein n-Kanal-Bauteil sein, während das andere ein p-Kanal-Bauteil sein kann. Beispielsweise können die Bauteile Hochspannungs-NMOS- und PMOS-Transistoren sein.
Zusätzlich zur Verringerung der Verlustleistung kann sich die Zeitsteuerung des Bestätigungssignals in einer selbstanpassenden Weise in Abhängigkeit von Änderungen der Übertragungsgeschwindigkeit ändern, beispielsweise aufgrund von Prozess- oder Temperaturänderungen.
Weiterhin kann die neue Schaltung ohne ein Filter realisiert werden, wodurch das Problem der Filterverzögerung überwunden wird.
Um das dv/dt-Problem zu mildern, verwendet die digitale Pegelschieberschaltung der vorliegenden Erfindung eine Differenzschaltung, die mit zwei p-Kanal-Bauteilen und zwei n-Kanal-Bauteilen realisiert ist, sowie ein Übertragungsprotokoll, das eine gleichzeitige Übertragung durch zwei Transistoren des gleichen Kanaltyps vermeidet. Die neue Schaltung schließt Mess-/Sperrschaltungen ein, die messen, ob ein Strom, der größer als ein Schwellenwert ist, durch beide Bauteile eines Kanaltyps fließt, wie dies eintreten würde, wenn dv/dt das Fließen eines Stromes durch die Parasitärkapazitäten beider Bauteile hervorruft. In Abhängigkeit hiervon verhindert die Mess-/Sperrschaltung die Übertragung. Beispielsweise kann die Mess-/Sperrschaltung verhindern, dass die Bauteile des anderen Kanaltyps ihre Einschaltsignale empfangen.
Die Mess-/Sperrschaltung kann eine Messlogik einschließen, die ein Übertragungs-Sperrsignal nur dann liefern kann, wenn ein Strom durch die Serienwiderstände beider Bauteile eines Kanaltyps fließt. Die Mess-/Sperrschaltung schließt eine Übertragungssperrlogik ein, die das Übertragungssperrsignal empfängt und als Antwort hierauf die Bauteile des anderen Kanaltyps am Empfang von Einschaltsignalen hindert.
Die digitale Pegelschieberschaltung der vorliegenden Erfindung mit zwei n-Kanal- und zwei p-Kanal-Bauteilen schließt vorzugsweise weiterhin Steuerschaltungen ein, die steuern, wann jedes Bauteil sein Einschaltsignal empfängt. Die Steuerschaltungen können sowohl Rückführungsschaltungen als auch Mess- /Sperrschaltungen einschließen, wie dies vorstehend beschrieben wurde.
In einem weiteren Gesichtspunkt verhindert die vorliegende Erfindung Zeitsteuerprobleme, die bei den Einschaltsignalen auftreten könnten.
Ein Zeitsteuerproblem könnte auftreten, wenn das Einschaltsignal eines Bauteils empfangen wird, während die Mess-/Sperrschaltung die Übertragung verhindert, weil dv/dt oberhalb des Schwellenwertes liegt. Um dieses Problem zu vermeiden, kann die Mess-/Sperrschaltung für jedes Bauteil ein Speicherelement einschließen, das ein Einschaltsignal oder einen Übertragungsimpuls speichert, bis das Sperrsignal endet und das Bestätigungssignal des Bauteils empfangen wird. Dies erfolgt nicht, bevor nicht der Strom aufgrund von dv/dt wieder unter den Schwellenwert absinkt.
Ein zweites Zeitsteuerproblem könnte auftreten, wenn ein n-Kanal-Bauteil und ein p-Kanal-Bauteil gleichzeitig die Übertragung einleiten. Um dieses Problem zu vermeiden, kann die Rückführungsschaltung ein Schema bereitstellen, bei dem das Bestätigungssignal für jedes Bauteil eines Kanaltyps von einem der Bauteile des anderen Kanaltyps kommt, wobei jedoch keines der Bauteile sein Bestätigungssignal von einem Bauteil empfängt, dessen Bestätigungssignal es liefert. Wenn beispielsweise die ersten und zweiten n-Kanal-Bauteile n1 und n3 sind, und die ersten und zweiten p-Kanal-Bauteile p1 und p3 sind, so kann n1 ein Bestätigungssignal an p1 liefern, p1 an n3, n3 an p3 und p3 an n1.
Unter diesem Schema wird eines von zwei gleichzeitig übertragenden Bauteilen die Übertragung beenden, weil es ein hohes Signal von dem anderen Bauteil empfängt, doch wird das Signal ein Übertragungssignal und kein Bestätigungssignal sein. Um dieses weitere Problem zu lösen, kann die Steuerschaltung weiterhin eine Rückführungs-Detektionsschaltung zur Unterscheidung von Bestätigungssignalen von Übertragungssignalen einschließen. Dies macht es möglich, ein Bauteil, das die Übertragung als Antwort auf ein Übertragungssignal stoppte, erneut zu starten.
Weitere Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung der Erfindung ersichtlich, die sich auf die beigefügten Zeichnungen bezieht.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1A zeigt eine digitale Schaltung ohne Pegelverschiebung, während 1B eine digitale Schaltung mit Pegelverschiebung zeigt.
2 ist ein Schaltbild, das zeigt, wie ein Strom durch einen Transistor aufgrund einer sich ändernden Offset-Spannung Fehlübertragungen hervorrufen kann.
3 ist ein Schaltbild, das eine digitale Pegelschieberschaltung mit Schaltungen zeigt, die ein Bestätigungssignal gewinnen und als Antwort hierauf einen Pegelschiebertransistor abschalten.
4 ist ein Schaltbild, das eine digitale Pegelschieberschaltung mit Schaltungen zeigt, die messen, wann ein Strom, der größer als ein Schwellenwert ist, durch zwei p-Kanal-Pegelschiebertransistoren fließt, und die als Antwort hierauf verhindern, dass zwei n-Kanal-Pegelschiebertransistoren einschalten.
5 ist eine schematische Darstellung, die zeigt, wie Bestätigungssignale in einem Kreuz-Betätigungsschema mit zwei p-Kanal- und zwei n-Kanal-Bauteilen geliefert werden können.
6 ist ein Schaltbild, das einen Teil einer digitalen Pegelschieberschaltung zeigt, die Merkmale nach den 3–5 einschließt.
AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
3 zeigt die wesentlichen Bauteile einer digitalen Pegelschieberschaltung 70 der vorliegenden Erfindung, bei der ein Rückführungssignal, das hier als ein „Bestätigungs”-Signal bezeichnet wird, dazu verwendet wird, die Verlustleistung in einem Pegelschieberbauteil, wie z. B. einem Hochspannungs-MOSFET oder einem anderen geeigneten Bauteil, dramatisch zu verringern. Das Bauteil kann eingeschaltet werden und bleibt lediglich so lange eingeschaltet, bis sein Bestätigungssignal empfangen wird, wobei zu dieser Zeit das Bauteil abgeschaltet wird.
In 3 liefert die Schaltung 70 pegelverschobene Ausgangssignale an der Leitung 72, die in der in 1 gezeigten Weise ein Signal liefern kann, das sich von V_OFFSET auf V_OFFSET + V_DDH ändert. Die Schaltung 70 schließt zwei Strompfade zwischen der Leitung 72 und Erde ein: in einem Strompfad zwischen einem Knoten 80 und Erde ist ein Pegelschieber-n-Kanal-Transistor 82 mit einem Widerstand 84 in Serie geschaltet; in einem weiteren Strompfad zwischen einem Knoten 90 und Erde ist ein p-Kanal-Transistor 92 in Serie mit einem Widerstand 94 geschaltet. Der Gate-Anschluss des Transistors 92 ist zum Empfang der Spannung am Knoten 96 zwischen dem Transistor 82 und dem Widerstand 84 angeschaltet. Die Transistoren 82 und 92 sind beispielsweise übliche Hochspannungs-(HV-)MOSFET's, doch könnten irgendwelche anderen geeigneten Bauteile zur Realisierung der Schaltung 70 verwendet werden.
Wie dies gezeigt ist, bildet der Transistor 82 den Teil der Schaltung 70, die Signale von einem niedrigen zu einem hohen Pegel verschiebt; der Transistor 92 ist der Teil der Schaltung, die Signale von einem hohen zu einem niedrigen Pegel verschiebt. Damit wird zum Verschieben eines Signals von einem niedrigen auf einen hohen Pegel der Transistor 82 eingeschaltet. Wie dies zu erkennen ist, bleibt, wenn der Transistor 82 einschaltet er eingeschaltet, bis ein Bestätigungssignal empfangen wird.
Die Schaltung 70 schließt weiterhin Schaltungen ein, die das Bestätigungssignal (ACK) gewinnen, um eine Rückführung an den Transistor 82 zu liefern. Das ACK-Signal wird am Knoten 100 zwischen dem Transistor 92 und dem Widerstand 94 gewonnen und wird der R-(Rücksetz-)Eingangsleitung einer Setz-/Rücksetz-Flip-Flop-Schaltung 102 zugeführt. Die S-(Setz-)Eingangsleitung der Flip-Flop-Schaltung 102 ist zum Empfang von Signalen angeschaltet, die den Transistor 82 einschalten, was durch einen Übertragungsimpuls 104 gezeigt ist, und die Q-Ausgangsleitung ist mit der Gate-Elektrode des Transistors 82 verbunden.
Die Art und Weise, wie das ACK-Signal dem Transistor 82 abschaltet, wird aus der Betriebsweise der Schaltung 70 verständlich: wenn der Übertragungsimpuls 104 die Flip-Flop-Schaltung 102 setzt, so nimmt deren Q-Ausgang einen hohen Pegel ein, wodurch der Transistor 82 eingeschaltet wird, so dass ein Strom von der Leitung 72 über den Widerstand 84 und den Transistor 82 nach Erde fließen kann. Als Ergebnis dieses Stromes steigt die Spannung längs des Widerstandes 84 an. Dies kann einen Übergang oder eine Zustandsänderung in dem Ausgangssignal an der Leitung 72 hervorrufen, wie dies durch den Übertragungsimpuls 106 gezeigt ist, während die Spannung am Knoten 96 gegenüber der Leitung 72 absinkt. Daher weist der Gate-Anschluss des Transistors 92 eine niedrigere Spannung als die Leitung 72 auf, wodurch der Transistor 92 eingeschaltet wird. Der Transistor 92 stellt somit fest, dass der Ausgangs-Übergang empfangen wurde.
Wenn der Transistor 92 einschaltet, kann ein Strom von der Leitung 72 über den Transistor 92 und den Widerstand 94 nach Erde fließen. Als Ergebnis hiervon steigt die Spannung längs des Widerstandes 94 an. Daher steigt die Spannung des Knotens 100, der sich auf Erdpotential befand, an, wodurch das ACK-Signal geliefert wird. Das ACK-Signal setzt die Flip-Flop-Schaltung 102 zurück, und die Q-Leitung nimmt daher einen niedrigen Pegel an, wodurch der Transistor 82 abgeschaltet und der Strom durch den Widerstand 84 gestoppt wird, wodurch der Transistor 92 abgeschaltet wird. Dies beendet den Leistungsverbrauch.
Der Transistor 82 ist daher lediglich etwas länger als die minimale Zeit „eingeschaltet”, die erforderlich ist, um in zwei Richtungen zu übertragen (das heißt, die Zeit, die erforderlich ist, um einen Ausgangsübergang von der niedrigen Seite zur hohen Seite zu übertragen, plus der Zeit, die erforderlich ist, um ein ACK-Signal zurück von der hohen Seite zur niedrigen Seite zu übertragen) plus der Zeit zum Schalten der schnellen Niederspannungslogik, die die Transistoren 82 und 92 steuert. Die Einschaltzeit des Transistors 92 kann auf weniger als die Einschaltzeit des Transistors 82 verringert werden. Als Ergebnis hiervon kann die während eines Übertragungszyklus verbrauchte Energie auf etwa ein Drittel bis ein Viertel der minimalen Energie verringert werden, die für eine Übertragung mit Hilfe üblicher Pegelschieberschaltungen erforderlich ist.
Die Realisierung nach 3 ist vorteilhaft, weil sie selbstanpassend ist. Wenn ein Faktor, wie z. B. ein Prozess oder eine Temperatur die Übertragungsgeschwindigkeit in der Schaltung 70 ändert, so wird die Zeitsteuerung des ACK-Signals entsprechend geändert. Die Verlustleistung kann schwanken, wird jedoch auf einem kleinen Vielfachen des erforderlichen Minimums gehalten. Die Realisierung der vorliegenden Erfindung ergibt in vorteilhafter Weise dieses Ergebnis ohne eine Filterverzögerung zwischen dem Beginn der Übertragung und dem Empfang des Signals; die einzig unvermeidbare Verzögerung ist die von Natur aus vorliegende Pegelschieberverzögerung.
4 zeigt die wesentlichen Bauteile einer digitalen Pegelschieberschaltung 120 der vorliegenden Erfindung, die das dv/dt-Problem dadurch mildert, dass ein Zustand festgestellt wird, der ein „Stör”-dv/dt anzeigt, und als Antwort hierauf die Übertragung verhindert oder sperrt.
In 4 liefert die Schaltung 120 Ausgangssignale an einer Leitung 122, auf der eine ansteigende hohe Spannung aufgrund einer Änderung von V_OFFSET auftritt, wie dies durch die Schwingungsform 124 gezeigt ist. Die Schaltung 120 schließt eine Differenzschaltung ein, die durch zwei p-Kanal-Pfade und zwei n-Kanal-Pfade zwischen der Leitung 122 und Erde gebildet ist. Die p-Kanal-Pfade schließen p-Kanal-Transistoren 130 und 132 (P1 und P3) ein, die in Serie mit Widerständen 134 bzw. 136 geschaltet sind. Die n-Kanal-Pfade schließen n-Kanal-Transistoren 140 und 142 (N1 und N3) ein, die in Serie mit Widerständen 144 bzw. 146 geschaltet sind. Die Eingangssignale an den Gate-Anschlüssen der zwei Transistoren des gleichen Kanaltyps gehorchen einem Protokoll, unter dem die beiden Transistoren niemals gleichzeitig eingeschaltet werden.
Die Schaltung 120 schließt weiterhin Schaltungen zur Erzwingung eines Übertragungsprotokolls ein, das eine gleichzeitige Störübertragung durch zwei Bauteile des gleichen Kanaltyps verhindert. 4 zeigt lediglich die Schaltung, die die p-Kanal-Pfade misst und auf der Niederspannungsseite der Schaltung 120 arbeitet, wobei eine ähnliche Schaltung die n-Kanal-Pfade messen könnte und Einschaltsignale (in geeigneter Weise invertiert) für die p-Kanal-Transistoren 130 und 132 liefern könnte.
Die Transistoren 130 und 132 weisen Parasitärkapazitäten 150 bzw. 152 auf, so dass ein Strom durch die Transistoren 130 und 132 während von Null abweichenden dv/dt-Werten auf der Leitung 122 fließt und Spannungen längs der Widerstände 134 und 136 auftreten. Das UND-Gatter 160 ist zum Empfang von Spannungen am Knoten 162 und 164 angeschaltet. Wenn dv/dt an der Leitung 122 ausreichend hoch ist, so übersteigen die Spannungen an den Knoten 162 und 164 beide den Schwellenwert für einen hohen Eingangspegel an das UND-Gatter 160, und der Ausgang des UND-Gatters 160 nimmt einen hohen Pegel an, was anzeigt, dass das UND-Gatter 160 einen Strom oberhalb des Schwellenwertes durch die Transistoren 130 und 132 gemessen hat.
Ein Inverter 161 invertiert das Ausgangssignal des UND-Gatters 160, und die UND-Gatter 163 und 166 empfangen jeweils das invertierte Ausgangssignal. Das UND-Gatter 166 empfängt weiterhin Eingangssignale für den Gate-Anschluss des Transistors 140, während das UND-Gatter 163 Eingangssignale für den Gate-Anschluss des Transistors 142 empfängt. Diese Eingangssignale könnten irgendwelche geeigneten Signale sein, sofern sie dem vorstehend beschriebenen Protokoll gehorchen und nicht beide Transistoren gleichzeitig einschalten.
Wenn das Ausgangssignal des UND-Gatters 160 einen hohen Pegel annimmt, empfangen die UND-Gatter 163 und 166 beide ein einen niedrigen Pegel aufweisendes Signal von dem Inverter 161 und verhindern daher, dass die Transistoren 140 und 142 Einschaltsignale empfangen. Daher können die Transistoren 140 und 142 keine Ausgangs-Übergänge ausführen und sie können auch keine ACK-Signale liefern, wie dies anhand der 3 beschrieben wurde. Ähnliche Logikschaltungen, wie die, die innerhalb der gestrichelten Linien mit der Bezugsziffer 170 gezeigt sind, sind auf der oberen oder Hochspannungsseite vorgesehen (jedoch in 4 nicht gezeigt), um den Strom oberhalb des Schwellenwertes durch die Transistoren 140 und 142 zu messen und in Abhängigkeit hiervon die Transistoren 130 und 132 daran zu hindern, Ausgangs-Übergänge auszuführen und ACK-Signale zu liefern.
Daher sind während störbehafteter dv/dt-Fälle alle Übertragungen gesperrt, und es kann keine Verlustleistung auftreten. Wie dies weiter unten ausführlicher beschrieben wird, kann Eingangsinformation, die pegelverschoben werden soll, gespeichert werden, bis ein Störungen hervorrufendes dv/dt-Ereignis beendet ist.
Eine Fehlanpassung kann zwischen den Strom-Mess-Schwellenwerten der unteren und oberen Seite der Schaltung 120 auftreten. Beispielsweise könnte die obere oder Spannungsseite einen hohen dv/dt-Wert feststellen, während dies bei der unteren oder Erdseite nicht der Fall ist, weil die p-Kanal-Bauteile eine kleinere parasitäre Drainkapazität aufweisen, als die n-Kanal-Bauteile, oder weil der erdseitige Strom-Mess-Schwellenwert aus irgendeinem anderen Grund höher ist. Dies führt jedoch nicht zu einem Fehler bei der Umsetzung der Eingangssignale auf das Ausgangssignal, weil beide Seiten freigegeben sein müssen, damit die Übertragung fortgesetzt wird. Stattdessen wird eine weitere Pegelverschiebung einfach verzögert. Wenn die derzeit übertragende Seite keinen hohen dv/dt-Wert feststellt, während die nicht übertragende Seite diesen feststellt, so wird einer der Hochspannungs-MOS-Transistoren auf der übertragenden Seite eingeschaltet, empfängt jedoch kein ACK-Signal von der nicht übertragenden Seite. Die Schaltung 120 arbeitet dann richtig, doch wird eine gewisse Leistung in einem Transistor verbraucht, bis das Ereignis mit hohem dv/dt-Wert endet und das ACK-Signal empfangen wird.
Die Technik nach 4 verwendet vier HV-MOS-Transistoren und belegt damit eine große Menge an Silizium. Die vier Transistoren können jedoch vier unterschiedliche Signale über Niedrig-auf-Hoch- und Hoch-auf-Niedrig-Übergänge übertragen.
5 zeigt eine Möglichkeit, wie ACK-Signale zwischen P1, P3, N1 und N3 in 4 geliefert werden können, um eine gegenseitige Blockierung zu vermeiden. Eine gegenseitige Blockierung könnte auftreten, wenn ein Transistor ACK-Signale an einen anderen Transistor liefern würde und außerdem ACK-Signale von dem gleichen Transistor empfangen würde. Wenn beispielsweise P1 und N1 ACK-Signale austauschen würden, könnten beide gleichzeitig Einschaltsignale empfangen und sie würden daher auch gleichzeitig ACK-Signale zueinander liefern. Dies ist möglich, weil die spannungs- und erdseitigen Teile der Schaltung 120 nicht synchron sein können – unter dem vorstehend beschriebenen Protokoll sind gleichzeitige Einschaltsignale lediglich auf einer Seite verboten, das heißt P1 und P3 können nicht gleichzeitig eingeschaltet werden, und auch nicht N1 und N3. Zwischen P1 und N1 könnte jedes Bauteil jedoch ein ACK-Signal liefern, um das andere abzuschalten, bevor ein Übergang durchgeführt wird, was zu einer gegenseitigen Blockierung führt, bei der keine Übertragung ermöglicht wird. Ohne Modifikationen würde die Schaltung 120 nicht in der Lage sein, die fehlende Übertragung festzustellen.
Nach dem Kreuz-Bestätigungsschema in 5 wird eine gegenseitige Blockierung vermieden, weil jeder Transistor ein ACK-Signal von einem Transistor empfängt, der von dem verschieden ist, dem er ein ACK-Signal liefert. Daher kann die Schaltung 120 Übertragungsfehler aufgrund von gleichzeitigen Einschaltsignalen feststellen. Wenn beispielsweise P1 und N1 gleichzeitig eingeschaltet werden, schaltet P1 sehr schnell ab, weil es ein ACK-Signal von N1 empfängt, während N1 eingeschaltet bleibt, bis es ein ACK-Signal von P3 empfängt, wenn P3 aufgrund des Ausgangs-Überganges von N1 eingeschaltet wird. Inzwischen können zusätzliche Schaltungen auf der Spannungsseite feststellen, dass der Ausgangs-Übergang von P1 nicht erfolgt ist. Wenn P3 das ACK-Signal für N1 liefert, kann diese Schaltung dadurch ansprechen, dass sie P1 einschaltet, um einen neuen Ausgangs-Übergang zu beginnen, was zu einer korrekten Übertragung von P1 führt, wenn auch zeitlich geringfügig verzögert.
Das Kreuz-Bestätigungsschema in 5 ist lediglich ein mögliches Schema, das eine gegenseitige Blockierung vermeiden würde. Ein anderes genauso einfaches Schema würde darin bestehen, einfach jeden Pfeil in 5 umzukehren.
Die vorstehenden Techniken werden weiter aus 6 verständlich, die einen Teil der Pegelschieberschaltung 180 zeigt, die Merkmale von den 3–5 einschließt. Die Schaltung nach 6 liefert Einschaltsignale an den Gate-Anschluss eines n-Kanal-Transistors 182, der gemäß dem in 5 gezeigten Schema mit N3 bezeichnet ist. Ähnliche Schaltungen, mit leichten Modifikationen, wie z. B. für p-Kanal-Bauteile, könnten Einschaltsignale für N1, P1 und P3 in dem Schema nach 5 liefern.
Wie dies vorstehend anhand der Gatter 160 und 163 in 4 beschrieben wurde, misst das NAND-Gatter 184 einen Strom oberhalb des Schwellenwertes durch P1 und P3, und das UND-Gatter 186 hindert N3 an einer Übertragung und an der Lieferung eines ACK-Signals. Der Ausgang des NAND-Gatters 184, der dem Ausgang des Inverters 161 in 4 entspricht, bildet einen Eingang an das UND-Gatter 186 und weist lediglich während hoher dv/dt-Werte einen niedrigen Pegel auf, wodurch N3 gesperrt wird. Der andere Eingang an das UND-Gatter 186 kann somit als Einschaltsignal für N3 bezeichnet werden, und die verbleibende Schaltung in 6 bestimmt, ob N3 eingeschaltet werden soll, entweder als Antwort auf einen Übertragungsimpuls oder zur Lieferung eines ACK-Signals an P3.
Erstens wendet die Flip-Flop-Schaltung 190 (FFN3) zusammen mit der zugehörigen Schaltung eine ziemlich komplizierte Bedingung an, die sowohl ein ACK-Signal wie in 3 als auch eine Strommessung wie in 4 beinhaltet. Das Signal von P1, das ein ACK-Signal gemäß 5 sein kann, bildet einen Eingang an das UND-Gatter, wobei der andere Eingang der Ausgang von dem NAND-Gatter 184 ist, das einen niedrigen Pegel während hoher dv/dt-Werte annimmt. Daher wird FFN3 jedesmal dann zurückgesetzt, wenn P1 ein hohes Ausgangssignal liefert und dv/dt niedrig ist. Immer dann, wenn dv/dt hoch ist oder P1 ein niedriges Ausgangssignal liefert, kann FFN3 durch einen hohen Ausgangspegel von dem ODER-Gatter 194 gesetzt werden, was eintritt, wenn N3 einen Übertragungsimpuls empfängt, wie dies durch den Impuls 196 gezeigt ist.
Selbst wenn kein Übertragungsimpuls empfangen wird, nimmt der Ausgang des ODER-Gatters 194 einen hohen Pegel an, wenn das Ausgangssignal von dem UND-Gatter 200 einen hohen Pegel aufweist. Entsprechend der vorstehend erwähnten Grundsätze speichert die Flip-Flop-Schaltung 202 die Information, um eine gegenseitige Blockierung mit P1 zu vermeiden, das sein ACK-Signal von N1 empfängt. Wenn P1 ein Signal mit hohem Pegel liefert, und dv/dt niedrig ist, wird FFN3 als Antwort auf einen hohen Ausgangspegel von dem Gatter 192 zurückgesetzt. Aufgrund der Ausbreitungsverzögerung durch FFN3 können jedoch beide Eingänge an das UND-Gatter 204 momentan auf einem hohen Pegel verbleiben, so dass, wenn FFN3 gesetzt wurde, bevor es zurückgesetzt wurde, die Flip-Flop-Schaltung 202 gesetzt wird, um anzuzeigen, dass die Übertragung von N3 durch ein Signal mit hohem Pegel von P1 gestoppt wurde, was entweder ein ACK-Signal oder eine Übertragung durch P1 gewesen sein kann. Die Flip-Flop-Schaltung 202 bleibt gesetzt, bis ein Signal mit hohem Pegel von P1 endet, wobei sie zu diesem Zeitpunkt zurückgesetzt wird, wenn der Ausgang von dem Inverter 206 einen hohen Pegel annimmt.
Während die Flip-Flop-Schaltung 202 gesetzt ist, liefert ihre Q-Leitung ein Signal mit hohem Pegel an das UND-Gatter 200, dessen anderer Eingang das Gate-Signal von N1 ist, das einen hohen Pegel aufweist, wenn N1 ein Ausgangssignal mit hohem Pegel liefert. Unter dem vorstehend beschriebenen Protokoll würde N1 nicht übertragen, wenn N3 überträgt, so dass ein Signal mit hohem Pegel von N1 bei gesetzter Flip-Flop-Schaltung 202 ein ACK-Signal sein muss. Weiterhin war, wenn N1 ein ACK-Signal an P1 liefert, das einen hohen Pegel aufweisende Signal von P1 kein ACK-Signal, sondern vielmehr eine Übertragung als Antwort auf einen Eingangs-Übertragungsimpuls. Wenn das UND-Gatter 200 feststellt, dass das Signal von P1 eine Übertragung war, liefert es ein Ausgangssignal mit hohem Pegel. Aufgrund der Ausbreitungsverzögerung durch die Flip-Flop-Schaltung 202 liefert das UND-Gatter 200 noch weiter ein Ausgangssignal mit hohem Pegel, kurz nachdem das Signal mit hohem Pegel von P1 endet, so dass FFN3 gesetzt wird, so dass N3 wiederum übertragen kann, bis ein ACK-Signal von P1 empfangen wird. Dies heißt mit anderen Worten, dass das UND-Gatter 200 ACK-Signale von Übertragungen durch P1 unterscheidet und die Übertragung von N3 neu startet, wenn das einen hohen Pegel aufweisende Signal von P1 eine Übertragung und nicht ein ACK-Signal war.
Zweitens wendet das UND-Gatter 210 zusammen mit der zugehörigen Schaltung eine Bedingung an, um sicherzustellen, dass N3 geeignete ACK-Signale an P3 liefert. Diese Bedingung ist immer dann erfüllt, wenn P3 ein Ausgangssignal mit hohem Pegel liefert, sofern nicht N1 überträgt – wenn N1 überträgt, muss ein hohes Ausgangssignal von P3 ein ACK-Signal für N1 sein. Die Übertragung durch N1 beginnt, nachdem die Flip-Flop-Schaltung 212 (FFN1) gesetzt ist, wobei FFN1 das Gegenstück von FFN3 für N1 ist. Wenn jedoch FFN1 schnell zurückgesetzt wird, um eine gegenseitige Blockierung mit P3 in der vorstehend beschriebenen Weise zu vermeiden, so liefert die nicht invertierende Verzögerung 214, die ein langsames Abfall- und ein schnelles Anstiegssignal aufweist, kein Ausgangssignal mit hohem Pegel, und der Inverter 216 liefert daher kein Eingangssignal mit niedrigem Pegel an das UND-Gatter 210. Mit Ausnahme des Falls, dass der Inverter 216 ein Eingangssignal mit niedrigem Pegel liefert, liefert das UND-Gatter 210 einfach den Ausgang von P3 – ein hoher Ausgangspegel von dem UND-Gatter 210 zeigt an, dass N3 ein ACK-Signal an P3 liefern sollte.
Schließlich liefert das ODER-Gatter 220 das Einschaltsignal von N3 an das UND-Gatter 186, wenn FFN3 gesetzt ist oder wenn das UND-Gatter 210 einen hohen Ausgangspegel liefert.
Die Schaltung in 6 wirkt zusammen mit der entsprechenden Schaltung für N1, P1 und P3 als eine Steuerschaltung und steuert, wann jedes Bauteil seine Einschaltsignale empfängt. Einige Bauteile der Steuerschaltung wirken als Rückführungsschaltung, wie dies weiter oben beschrieben wurde, einige Bauteile wirken als Mess-/Sperrschaltung, wie dies weiter oben beschrieben wurde, und weil jedes Bauteil Rückführungssignale von einem anderen Bauteil empfängt, das ebenfalls überträgt, kann die Steuerschaltung auch Komponenten einschließen, die Rückführungssignale von Übertragungen unterscheiden, wie dies vorstehend bezüglich des UND-Gatters 200 und der zugehörigen Bauteile beschrieben wurde.

Claims

Digitale Pegelschieberschaltung (70) zur Lieferung eines pegelverschobenen Ausgangssignals als Antwort auf ein impulsförmiges Eingangssignal, wobei die Schaltung Folgendes umfasst: – ein Pegelschieberbauteil (82), das eingeschaltet wird, um eine Zustandsänderung des Ausgangssignals auszuführen; – eine Rückführungsschaltung (92, 94), die ein Rückführungssignal gewinnt, das anzeigt, dass das Pegelschieberbauteil (82) eine Zustandsänderung des Ausgangssignals ausgeführt hat; und eine Setz-/Rücksetz-Flip-Flop-Schaltung (102), die das impulsförmige Eingangssignal an ihrem Setzeingang (S) empfängt und als Antwort auf das Eingangssignal das Pegelschieberbauteil (82) einschaltet, und die das Rückführungssignal an ihrem Rücksetzeingang (R) empfängt und das Pegelschieberbauteil (82) als Antwort auf das Rückführungssignal abschaltet.
Digitale Pegelschieberschaltung (70) nach Anspruch 1, bei der sich der Ausgangssignal-Spannungsbereich von einer Offset-Spannung bis zu einer oberen Spannung erstreckt, die die Summe der Offset-Spannung und einer festen Versorgungsspannung ist, wobei sich die Offset-Spannung schnell ändert.
Digitale Pegelschieberschaltung (70) nach Anspruch 1, bei der die Rückführungsschaltung (92, 94) ein Rückführungsbauteil (92) einschließt, wobei das Rückführungssignal durch das Einschalten des Rückführungsbauteils (92) geliefert wird, wenn das Pegelschieberbauteil (82) die Zustandsänderung des Ausgangssignals ausführt.
Digitale Pegelschieberschaltung (70) nach Anspruch 3, bei der eines der Pegelschieberbauteile (82) und der Rückführungsbauteile (92) ein n-Kanal-Bauteil ist, während das andere ein p-Kanal-Bauteil ist.
Digitale Pegelschieberschaltung (70) nach Anspruch 4, bei der die n-Kanal- und die p-Kanal-Bauteile Hochspannungs-MOS-Transistoren sind.
Digitale Pegelschieberschaltung (120) zur Lieferung von pegelverschobenen Ausgangssignalen, wobei die Schaltung Folgendes umfasst: erste und zweite n-Kanal-Bauteile (140, 142), die Zustandsänderungen des Ausgangssignals in Abhängigkeit von Einschaltsignalen ausführen, wobei jedes Einschaltsignal eines der n-Kanal-Bauteile einschaltet, um eine Zustandsänderung des Ausgangssignals auszuführen, wobei die ersten und zweiten n-Kanal-Bauteile (140, 142) nicht gleichzeitig Einschaltsignale empfangen; erste und zweite p-Kanal-Bauteile (130, 132), die Zustandsänderungen des Ausgangssignals in Abhängigkeit von Einschaltsignalen ausführen, wobei jedes Einschaltsignal eines der p-Kanal-Bauteile einschaltet, um eine Zustandsänderung des Ausgangssignals auszuführen, wobei die ersten und zweiten p-Kanal-Bauteile (130, 132) nicht gleichzeitig Einschaltsignale empfangen; und eine Mess-/Sperrschaltung (170), die misst, ob ein Strom durch beide der ersten und zweiten Bauteile eines Kanaltyps fließt, der größer als ein Schwellenwert ist, und als Antwort die Ausführung von Zustandsänderungen des Ausgangssignals der ersten und zweiten Bauteile des anderen Kanaltyps verhindert.
Digitale Pegelschieberschaltung (120) nach Anspruch 6, bei der die n-Kanal- und p-Kanal-Bauteile (140, 142; 130, 132) Hochspannungs-MOS-Transistoren sind.
Digitale Pegelschieberschaltung (120) nach Anspruch 6, bei der die Mess-/Sperrschaltung (170) Zustandsänderungen des Ausgangssignals dadurch verhindert, dass verhindert wird, dass die ersten und zweiten Bauteile des anderen Kanaltyps Einschaltsignale empfangen.
Digitale Pegelschieberschaltung (120) nach Anspruch 6, bei der jedes der Bauteile (130, 132; 140, 142) des einen Kanaltyps einen Serienwiderstand (134, 136; 144, 146) aufweist, wobei jedes Bauteil und dessen Serien-Widerstand in Serie zwischen einer Ausgangs-Signalleitung (122) und einer gemeinsamen Spannung geschaltet sind, wobei die Mess-/Sperrschaltung eine Mess-Logik einschließt, die Spannungen von ersten und zweiten Knoten (162, 164) empfängt und ein Sperrsignal liefern kann, um die Ausführung von Zustandsänderungen des Ausgangssignals zu verhindern; wobei der erste Knoten (162) zwischen dem ersten Bauteil (130) und dessen Serienwiderstand (134) liegt, und der zweite Knoten (164) zwischen dem zweiten Bauteil (132) und dessen Serien-Widerstand (136) liegt, wobei die Mess-Logik das Sperrsignal nur dann liefert, wenn die Spannungen an dem ersten und zweiten Knoten (162, 164) anzeigen, dass ein Strom durch die Serienwiderstände (134, 136) sowohl des ersten als auch des zweiten Bauteils (130, 132) fließt.
Digitale Pegelschieberschaltung (120) nach Anspruch 9, bei der die Mess-/Sperrschaltung (170) weiterhin eine Sperrlogik (163, 166) einschließt, die das Sperrsignal empfängt und als Antwort hierauf verhindert, dass die ersten und zweiten Bauteile (140, 142) des anderen Kanaltyps Einschaltsignale empfangen.
Digitale Pegelschieberschaltung (120) nach Anspruch 10, bei der die Mess-Logik ein UND-Gatter (160) zum Empfang der Spannungen an dem ersten und zweiten Knoten (162, 164) und einen Inverter (161) an dem Ausgang des UND-Gatters (160) einschließt, wobei die Sperrlogik erste und zweite UND-Gatter (166, 163) einschließt, die jeweils das Sperrsignal von dem Inverter (161) empfangen, wobei das erste UND-Gatter (166) weiterhin die Einschaltsignale für das erste Bauteil (140) des anderen Kanaltyps empfängt, und das zweite UND-Gatter (163) außerdem die Einschaltsignale für das zweite Bauteil (142) des anderen Kanaltyps empfängt.
Digitale Pegelschieberschaltung (120) zur Lieferung von pegelverschobenen Ausgangssignalen, wobei die Schaltung Folgendes umfasst: erste und zweite n-Kanal-Bauteile (140, 142), die Zustandsänderungen des Ausgangssignals in Abhängigkeit von Einschaltsignalen ausführen; wobei jedes Einschaltsignal eines der n-Kanal-Bauteile (140, 142) einschaltet, um eine Zustandsänderung des Ausgangssignals auszuführen; wobei die ersten und zweiten n-Kanal-Bauteile (140, 142) nicht gleichzeitig Einschaltsignale empfangen; erste und zweite p-Kanal-Bauteile (130, 132), die Zustandsänderungen des Ausgangssignals in Abhängigkeit von Einschaltsignalen ausführen; wobei jedes Einschaltsignal eines der p-Kanal-Bauteile (130, 132) einschaltet, um eine Zustandsänderung des Ausgangssignals auszuführen; wobei die ersten und zweiten p-Kanal-Bauteile (130, 132) nicht gleichzeitig Einschaltsignale empfangen; und eine Steuerschaltung, die steuert, wann jedes Bauteil seine Einschaltsignale empfängt, wobei die Steuerschaltung Folgendes einschließt: eine Rückführungsschaltung (92, 94), die ein Rückführungssignal für jedes Bauteil gewinnt, das anzeigt, dass das Bauteil eine Zustandsänderung des Ausgangssignals ausgeführt hat, und die das Einschaltsignal des Bauteils als Antwort auf das Rückführungssignal stoppt; und eine Mess-/Sperrschaltung (170), die misst, ob ein Strom durch beide der ersten und zweiten Bauteile eines Kanaltyps fließt, der größer als ein Schwellenwert ist und als Antwort die Ausführung von Zustandsänderungen des Ausgangssignals der ersten und zweiten Bauteile des anderen Kanaltyps verhindert.
Digitale Pegelschieberschaltung (120) nach Anspruch 12, bei der die n-Kanal- und p-Kanal-Bauteile (140, 142; 130, 132) Hochspannungs-MOS-Transistoren sind.
Digitale Pegelschieberschaltung (120) nach Anspruch 12, bei der die Mess-/Sperrschaltung Zustandsänderungen des Ausgangssignals dadurch verhindert, dass der Empfang von Einschaltsignalen durch die ersten und zweiten Bauteile des anderen Kanaltyps verzögert wird; wobei die Mess-/Sperrschaltung weiterhin für jedes Bauteil ein Speicherelement einschließt, das das Einschaltsignal des Bauteils speichert, bis ein Sperrsignal endet und das Rückführungssignal des Bauteils empfangen wird.
Digitale Pegelschieberschaltung (120) nach Anspruch 12, bei der die Mess-/Sperrschaltung weiterhin für jedes Bauteil ein Speicherelement einschließt, das einen Übertragungsimpuls an das Bauteil speichert, bis ein Sperrsignal endet und das Rückführungssignal des Bauteils empfangen wird.
Digitale Pegelschieberschaltung (120) nach Anspruch 12, bei der die Rückführungsschaltung (92, 94) ein Rückführungssignal für jedes Bauteil eines Kanaltyps von einem der Bauteile des anderen Kanaltyps gewinnt, wobei keines dieser Bauteile sein Rückführungssignal von einem Bauteil empfängt, dessen Rückführungssignal es liefert.
Digitale Pegelschieberschaltung (120) nach Anspruch 16, bei der das erste n-Kanal-Bauteil das Rückführungssignal des ersten p-Kanal-Bauteils liefert, wobei das erste p-Kanal-Bauteil das Rückführungssignal des zweiten n-Kanal-Bauteils liefert, wobei das zweite n-Kanal-Bauteil das Rückführungssignal des zweiten p-Kanal-Bauteils liefert, und wobei das zweite p-Kanal-Bauteil das Rückführungssignal des ersten n-Kanal-Bauteils liefert.
Digitale Pegelschieberschaltung (120) nach Anspruch 16, bei der die Steuerschaltung weiterhin Folgendes einschließt: Rückführungs-Detektionsschaltungen für jedes Bauteil zur Unterscheidung von Rückführungssignalen von Zustandsänderungen des Ausgangssignals.
Digitale Pegelschieberschaltung (120) nach Anspruch 18, bei der die Rückführungs-Detektionsschaltung für ein jeweiliges Bauteil ein UND-Gatter (200) einschließt, das bestimmt, ob ein Signal von einem anderen Bauteil empfangen wurde, während das andere Bauteil ein Rückführungssignal als Antwort auf eine Zustandsänderung des Ausgangssignals empfängt.