DE60304244T2

DE60304244T2 - Tropfenerzeuger und Chipverarbeitung

Info

Publication number: DE60304244T2
Application number: DE60304244T
Authority: DE
Inventors: Simon Corvallis Dodd; Sean P. Corvallis Mcclelland; Colby Corvallis Van Vooren; Terry E. Corvallis McMahon; Antonio Corvallis Cruz-Uribe
Original assignee: Hewlett Packard Development Co LP
Current assignee: Hewlett Packard Development Co LP
Priority date: 2002-10-31
Filing date: 2003-05-06
Publication date: 2006-08-31
Anticipated expiration: 2023-05-07
Also published as: US20040087151A1; US6885083B2; JP2004148834A; US20050127029A1; DE60304244D1; US7713456B2; JP4335641B2; TW200406868A; EP1415810A1; TWI283040B; EP1415810B1

Description

Technisches Gebiet
Diese Erfindung bezieht sich auf die Herstellung von Waferchips, die schließlich als Tropfenerzeuger in Vorrichtungen, wie z. B. thermischen Tintenstrahldruckköpfen, verwendet werden, und auf eine Weise zur Verarbeitung der Chips, um die Wahrscheinlichkeit eines Abblätterns von Dünnfilmschichten auf diesen Chips zu reduzieren.
Hintergrund der Erfindung
Tropfenerzeuger, wie sie z. B. bei Tintenstrahldruckern zum Ausstoßen von Tintentröpfchen verwendet werden, sind allgemein über einem isolierten starren Substrat gebildet, um einen Druckkopf zu definieren. Das Substrat ist oft Teil eines herkömmlichen Siliziumwafers, der in ein Array einzelner Chips geschrieben ist. Jeder Chip auf dem Wafer ist verarbeitet, um einen einzelnen Druckkopf zu erzeugen. Die Waferdruckkopfchips werden danach getrennt und in Druckkassetten oder Träger eingebaut, die den Druckkopf mit einem Tintenvorrat verbinden.
Die Druckköpfe werden aus ausgewählten Kombinationen von Dünnfilmschichten eines Materials hergestellt, die unter Verwendung von Verfahren, die oft aus einer herkömmlichen Halbleiterkomponentenherstellung angepasst sind, auf das Substrat aufgebracht oder aufgewachsen werden. Insbesondere werden Tropfenerzeuger und ein zugeordneter Steuerschaltungsaufbau des Druckkopfs in die Vorderoberfläche des starren Substrats, das oben erwähnt wurde, eingebaut und auf derselben getragen. Bei bestimmten Entwürfen könnte das Material, das zumindest eine der Dünnfilmschichten aufweist, für Feuchtigkeit durchlässig sein. Wenn Abschnitte derartiger Schichten Feuchtigkeit ausgesetzt werden (wie z. B. auftreten könnte, wenn der Druckkopf an der Druckkassette angebracht ist), ist es möglich, dass die Druckkopfschichten abblättern, wenn die absorbierte Feuchtigkeit die feuchtigkeitsdurchlässige Schicht durchdringt und verschlechtert.
Kurze Beschreibung der Zeichnungen
1 ist ein Diagramm, das einen Querschnitt eines Teils eines Chips darstellt, der in einer Art und Weise verarbeitet ist, die konsistent mit einem Ausführungsbeispiel der vorliegenden Erfindung ist.
2 ist ein weiteres Diagramm, das eine Draufsicht bestimmter Chips eines Wafers darstellt, wobei die Chips gemäß einem Ausführungsbeispiel der vorliegenden Erfindung verarbeitet sind.
3A bis 3F sind detaillierte Diagramme, die ein bevorzugtes Verfahren zum Verarbeiten eines Chips gemäß einem Ausführungsbeispiel der vorliegenden Erfindung darstellen.
4 ist ein Diagramm, das eine alternative Anwendung der vorliegenden Erfindung in einem Teil eines Chips, der eine Schmelzverbindung trägt, darstellt.
Detaillierte Beschreibung von Ausführungsbeispielen
Zuerst wird Bezug auf 1 genommen, die schematisch die Hauptkomponenten von Belang bei der Beschreibung eines bevorzugten Ausführungsbeispiels der vorliegenden Erfindung darstellt. Insbesondere zeigt das Diagramm einen Querschnitt an dem Übergang zweier benachbarter Chips 22, 24, die Teil eines Arrays von Chips auf einem Wafer 20 sind. Die Chips sind in ihrer Ausrichtung vor einem Getrenntwerden durch herkömmliche Techniken, wie z. B. Sägen des Wafers, dargestellt.
Bei einem bevorzugten Ausführungsbeispiel wird jeder Chip 22, 24 schließlich als ein Tintenstrahldruckkopf verwendet. So trägt jeder Chip Schichten eines Materials zusätzlich zu den gezeigten, die zum Bewegen und Einfassen von Tinte in dem Druckkopf und für gesteuerte Ausstöße von Tropfen aus der Tintenkammer angepasst sind. Diese Schichten, die allgemein unter Verwendung von Dünnfilmtechniken aufgebracht sind, umfassen Mechanismen zum Steuern der Abfeuerung des Widerstands, der die Tintentropfen ausstößt. Derartige Mechanismen umfassen Transistoren und zugeordnete Leiter zwischen dem Druckkopf und einer Steuerung, die normalerweise in dem Drucker getragen wird. Wo dies zu der vorliegenden Erfindung gehört, sind bestimmte dieser zusätzlichen Schichten unten beschrieben, hauptsächlich in Verbindung mit den 3A bis 3F. Der Leser könnte sich jedoch für mehr Information über einen derartigen Drucckopfaufbau auf zusätzliche U.S.-Patente beziehen. Zwei dieser Patente sind die U.S.-Patente Nr. 6,336,714 und 5, 635, 966.
Bevor mit dieser Beschreibung fortgefahren wird, wird herausgestellt, dass 1 nur einen kleinen Abschnitt des Wafers und zwei benachbarte Chips 22, 24 zeigt, die zwei im Wesentlichen parallel benachbarte Kanten 30, 32 der jeweiligen Chips 22, 24 umfassen. Bei diesem Ausführungsbeispiel ist der Raum zwischen den beiden Kanten durch herkömmliche Wafersägetechniken entfernt, um die jeweiligen Chipkanten 30, 32 physisch zu definieren, nachdem die Herstellungsschritte abgeschlossen sind. (Weitere herkömmliche Techniken könnten zum Trennen der Chips von dem Wafer eingesetzt werden.) Dieser Raum richtet sich vor einer Trennung der Chips mit etwas aus, was als eine Sägestraße auf dem Wafer bezeichnet wird. Wie oben angemerkt wurde, werden zu Zwe cken einer Erklärung dieses Ausführungsbeispiels der Erfindung nur die Chipschichten, die benachbart zu den Kanten 30, 32 sind, in diesem Abschnitt der Beschreibung erläutert.
Bei dem gezeigten Ausführungsbeispiel weist der Wafer 20 allgemein ein Siliziumsubstrat 26 auf, auf das ein Dünnsiliziumoxid 28 aufgewachsen ist. Eine Schicht aus Phosphosilikatglas (PSG) 40 bedeckt das Oxid auf dem Substrat in der Umgebung der Chipkanten 30, 32, derart, dass vor einer Trennung der Chips sich die Schicht PSG 40 von einem Chip zu dem nächsten, über die Sägestraße hinweg, erstreckt.
1 stellt die benachbarten Chips 22, 24 dar, wobei die Schichten, die durch die Sägestraße verlaufen, in horizontalen gepunkteten Linien gezeigt sind, die die Position dieser Schichten, bevor die Chips auseinandergesägt werden, darstellen. Die PSG-Schicht 40 ist charakteristisch feuchtigkeitsdurchlässig. Als ein Ergebnis ist die Kante 40E dieser Schicht, die frei liegt, nachdem die Chips 22, 24 auseinandergesägt sind, anfällig für das Durchdringen von Umgebungsfeuchtigkeit, wobei diese Durchdringung in 1 durch den welligen Pfeil 45 dargestellt ist. Die Feuchtigkeit könnte aus der Umgebungsluft oder statt dessen dort, wo der Chip als ein Druckkopf verwendet wird, aus der flüssigen Tinte oder einem Dampf, der sich in der Umgebung der Kante 40E befindet, stammen.
Bei einem Ausführungsbeispiel kann die Bewegung von Feuchtigkeit in einen Chip die nachteilige Wirkung eines Zersetzens der PSG-Schicht 40 haben, was zu einem Abblättern anderer Dünnfilmschichten auf dem Chip führt. Ein Abblättern des Chips z. B. kann einen Ausfall von Schichten, die elektrische Signale tragen, bewirken, wie z. B. als die leitfähige Schicht 42 in 1 gezeigt ist. Wie klar wird, neigen Ausführungsbeispiele der vorliegenden Erfindung dazu, ein derartiges Abblättern zu verhindern.
Es ist nützlich, als Nächstes eine exemplarische Weise zum Herstellen der gerade erwähnten leitfähigen Schicht 42 zu beschreiben, die sich in 1 durch ein Loch oder Durchgangsloch 43 in der PSG-Schicht und in dem Oxid 28 hindurch erstreckt, um das Substrat 26 zu berühren. Dieses Durchgangsloch 43 wird durch ein Strukturieren einer Schicht eines Photoresistmaterials, die über der PSG-Schicht 40 liegt, und durch ein nachfolgendes Ätzen des PSG und des Oxids, um das Durchgangsloch 43 zu bilden, erzeugt. Die leitfähige Schicht 42 wird danach über dem PSG und in das Durchgangsloch 43 aufgebracht und dann zu der in 1 gezeigten Konfiguration strukturiert und geätzt.
Bei einem Ausführungsbeispiel kann die oberste Schicht der Chips 22, 24, wie sie nahe ihrer jeweiligen Kanten 30, 32 erscheint, als eine Schutzschicht 44 bezeichnet werden, die z. B. eine Aufbringung eines Passivierungsmaterials aufweist, wie z. B. SiN, das mit SiC bedeckt ist.
Gemäß diesem Ausführungsbeispiel der vorliegenden Erfindung werden die Chips 22, 24 mit dem Ziel eines Unterbrechens der Kontinuität der feuchtigkeitsdurchlässigen PSG-Schicht 40 nahe dem Ort, wo diese Schicht Feuchtigkeit ausgesetzt sein könnte, wie z. B. nahe den Kanten 30, 32 der Chips, verarbeitet. Die Unterbrechung hat die Wirkung eines Blockierens einer Bewegung der Feuchtigkeit durch die PSG-Schicht 40 (oder eine weiteren feuchtigkeitsdurchlässigen Schicht, die gemäß einem Ausführungsbeispiel der vorliegenden Erfindung unterbrochen wird).
Bei einem Ausführungsbeispiel ist eine Barriere 50 zum Unterbrechen oder Trennen der PSG-Schicht 40 vorgesehen. Bei diesem Ausführungsbeispiel ist die Barriere 50 sehr nahe an der freiliegenden Kante 30, 32 jedes Chips und deshalb ist der Weg einer Bewegung der Feuchtigkeit 45 sehr kurz und ein vorhandenes Abblättern des Chips nahe der Kante ist für die Funktionsweise der Chipkomponenten unwichtig.
Eine Weise zum Positionieren der Barriere 50, um die PSG-Schicht 40 zu unterbrechen, besteht darin, zuerst einen Abschnitt der PSG-Schicht an einer Grenze nahe der Kante des Chips zu entfernen. Bei einem Ansatz wird dies durch ein weiteres Strukturieren des Photoresistmaterials, das über der PSG-Schicht liegt, um das oben erwähnte Durchgangsloch 43 herzustellen, durchgeführt. Die PSG-Schicht 40 wird dann geätzt, um einen Zwischenraum 52 in dieser Schicht (sowie das Durchgangsloch) zu bilden, wobei der Zwischenraum in 1 als der Raum dargestellt ist, der von der PSG-Schicht 40 entfernt ist. Abhängig von den Eigenschaften des ausgewählten Ätzmittels könnte die darunter liegenden Oxidschicht 28 auch entfernt werden, wie auch in 1 dargestellt ist. Alternativ könnte deshalb die Oxidschicht 28 verbleiben, nachdem der Zwischenraum 52 geätzt ist.
Der Zwischenraum 52 in der PSG-Schicht befindet sich nahe den Kanten 30, 32 jeweiliger Chips und liegt deshalb der Schutzschicht 44 zugrunde. Folglich füllt die Aufbringung der Schutzschicht (was nach der Bildung des Zwischenraums 52 auftritt) im Wesentlichen den Zwischenraum mit dem Schutzmaterial, wobei so die Barriere 50 gebildet wird.
Es kommt in Betracht, dass der Zwischenraum 52 derart angeordnet sein könnte (oder die Chipschichten ausgewählt), dass ein anderes Material als das der Schutzschicht 44 den Zwischenraum 52 füllt, um die Barriere 50 zu bilden. Der Zwischenraum 52 könnte z. B. einer nachfolgend aufgebrachten Metallschicht vollständig oder teilweise zugrunde liegen. Entsprechend könnte die gesamte oder ein Teil der Barriere 50 ein Metall sein. Es ist zu erkennen, dass ein derartiges Barrierematerial dazu dient, eine Feuchtigkeitsbewegung zu blockieren. Schließlich reicht ein Material, das eine feste Barriere bildet und nicht feuchtigkeitsdurchlässig ist (d. h. ein Material, das keine Affinität für ein Absorbieren von Flüssigkeit aufweist), für dieses Ausführungsbeispiel aus.
Der Ort und die Größe der Barriere 50 könnten ausgewählt sein, um Herstellungsbeschränkungen, wie z. B. Maskenentwurfseinschränkungen, zu erfüllen. Bei einem typischen Tintenstrahldruckkopfausführungsbeispiel z. B. könnte die Barriere 2 μm breit sein (z. B. von links nach rechts in 1 gemessen), könnte jedoch auch viel schmaler oder breiter sein.
Ferner kommt in Betracht, dass an Stelle eines Bildens von zwei Barrieren 50 (d. h. einer auf jedem Chip 22, 24), so dass die Sägestraße durch ein diskretes Paar paralleler Barrieren begrenzt ist, bei einem Ausführungsbeispiel die gesamte PSG-Schicht 40 zwischen den beiden Chips (und über die Straße hinweg) entfernt werden könnte (wie durch den Strukturierungs- und den Ätzschritt, die in den 3B und 3C, unten erläutert, dargestellt sind), wodurch ein einzelner Zwischenraum bereitgestellt wird, innerhalb dessen sich ein Streifen aus Barrierematerial durchgehend von dem Chip 22 zu dem Chip 24 und über die Straße hinweg erstreckt.
Alternativ könnte der Zwischenraum 52 in jedem Chip so gebildet sein, dass eine, innere Seite des Zwischenraums („innere" ist die rechte Seite des Zwischenraums 52 in dem Chip 24; die linke Seite des Zwischenraums des Chips 22) auf einer Seite der jeweiligen Chipkante ist und die andere Seite des Zwischenraums sich in der Sägestraße befindet, so dass bei einem Ausführungsbeispiel, nachdem die Chips 22, 24 getrennt sind, keine PSG-Schicht an den Kanten der Chips 22, 24 verbleibt. Dieser Ansatz beseitigt einen Weg durch ein feuchtigkeitsdurchlässiges Material an der Kante des Chips vollständig.
Bei einem Ausführungsbeispiel sollte die oben erwähnte Grenze, entlang der der Zwischenraum 52 gebildet ist, einen innersten Teil (d. h. der Teil, der am weitesten von der Chipkante entfernt ist) aufweisen, der ausreichend von der Sägestraße beabstandet ist, um sicherzustellen, dass aufgrund von Herstellungstoleranzen die tatsächlich gesägte Kante des Chips die Schicht aus PSG 40 nicht erreicht, die gerade innerhalb der Barriere 50 ist. Anders ausgedrückt sollte die Barriere ausreichend von der Sägestraße beabstandet sein, um sicherzustellen, dass die Barriere nicht unbeabsichtigt weggeschnitten wird, wenn die Chips getrennt werden. Bei einem Ausführungsbeispiel eines Druckkopfchips beträgt dieser Raum (in 1 als Abmessung 48 gezeigt) etwa 20 μm.
2 zeigt schematisch ein Ausführungsbeispiel dessen, wie die Barrieren auf jedem Chip angeordnet sind, um sich um die Peripherie jedes Chips 22, 24 herum zu erstrecken. Diese Figur zeigt (in einem viel kleineren Maßstab verglichen mit demjenigen aus 1) die oben beschriebenen exemplarischen Chips 22, 24, sowie weggeschnittene Abschnitte zweier anderer Chips D3 und D4 in einer Ansicht, die darstellt, wie die Barriere 50 entlang der Peripherie von drei der dargestellten Chips 22, D3, D4 eines Arrays von Chips, die auf dem Wafer 20 getragen werden, platziert ist (d. h. wie die feuchtigkeitsdurchlässige Schicht 40 unterbrochen ist). Die an der Peripherie des Chips 24 in 2 dargestellte Barriere ist zum Darstellen einer weiteren Weise einer Bereitstellung der Barriere in einer etwas unterschiedlichen Weise zu derjenigen der anderen Chips auf dem Wafer konfiguriert. Die Barriere auf diesem Chip 24 ist aus zwei diskreten Segmenten 51, 55 gebildet. Dieses Ausführungsbeispiel wird bei einigen Anwendungen eingesetzt, wo es schwierig ist, eine einzelne durchgehende Barriere um die gesamte Peripherie des Chips herum zu bilden.
Bei dieser Zwei-Segment-Anordnung ist ein Barrieresegment 55 gebildet, um eine U-Form im Wesentlichen um alle bis auf eine Seite (die Oberseite in 2) des Chips 24 herum zu definieren. Das andere Barrieresegment 51 ist ebenso sepa rat gebildet, um eine U-Form (in 2 umgekehrt) um im Wesentlichen alle bis auf eine Seite des Chips herum zu definieren (in 2 die Unterseite). Bei diesem Ausführungsbeispiel überlappen sich die Barrieren 51, 55 deshalb entlang der gesamten Länge jeder gegenüberliegenden Seitenkante des Chips. Es ist zu erkennen, dass bei dieser Konfiguration Feuchtigkeit sich von einer Seitenkante in den Chip bewegen kann, indem einem sehr langen Weg entlang und zwischen den gesamten überlappten Teilen der Barrieren 51, 55 gefolgt wird. Bei einem Ausführungsbeispiel ist dieser Weg ausreichend lange, um zu verhindern, dass während der Nutzlebensdauer des Chips Feuchtigkeit das Innere des Chips erreicht.
Diese Beschreibung wendet sich nun den Einzelheiten dessen zu, wie Chipkomponenten von Interesse hier in einer Art und Weise hergestellt werden, um die vorliegende Erfindung auszuführen, wobei Bezug auf die 3A bis 3F genommen wird.
3A stellt eine Teilanordnung eines Chips 124 dar, die einem Zwischenschritt bei einem Ausführungsbeispiel des Herstellungsverfahrens entspricht. Der Chip 124 ist angepasst, um die vorliegende Erfindung zu umfassen. Einem beliebigen einer Anzahl von Herstellungsverfahren kann gefolgt werden, um bei dem anzukommen, was Bezug nehmend auf die 3A bis 3F gezeigt und als Nächstes beschrieben wird. Ein derartiges Verfahren ist in der zuvor erwähnten Referenz, dem U.S.-Patent Nr. 5,635,966, beschrieben.
3A zeigt die Vorderoberfläche 134 des oberen Abschnitts eines Siliziumsubstrats 130, das wie das Substrat 26 ist, das oben in Verbindung mit 1 beschrieben wurde. Nur ein Abschnitt der Dicke des Substrats 130 (d. h. der obere Abschnitt) ist in den 3A bis 3F dargestellt.
Das Substrat bei diesem Ausführungsbeispiel ist dotiert, um eine Source-Region 138 und eine Drain-Region 139 eines Transistors zum Steuern eines benachbarten Abfeuerungswiderstands (nicht gezeigt) eines Tintenstrahldruckkopfs zu bilden. Eine Gateoxid- (GOX-) Schicht 147 ist zum Definieren der dielektrischen Transistorgateschicht vorgesehen. Auf der GOX-Schicht 147 ist eine Schicht aus Polysilizium 145 aufgebracht und strukturiert, um die Gateregion des Transistors zu definieren.
Weg von der Transistorregion ist die Oxidschicht dicker aufgewachsen, um eine Feldoxid- (FOX-) Schicht 128 bereitzustellen, die in einem Druckkopf die elektrische und thermische Isolierung zum Trennen einzelner Transistoren auf dem Chip bereitstellt. Bei einigen Ausführungsbeispielen ist diese FOX-Schicht nicht erforderlich.
Die Anordnung aus 3A zeigt außerdem eine Schicht aus Phosphosilikatglas (PSG) 140, die z. B. unter Verwendung einer plasmagestützten chemischen Aufdampfung (PECVD) aufgebracht ist. Die PSG-Schicht 140 kann etwa 8.000 Å dick sein (die Schichten sind in den Figuren nicht maßstabsgetreu gezeigt). Jeweilig für die Druckkopfkomponenten des Chips dient die PSG-Schicht 140 als eine dielektrische Schicht zum Trennen von Trasistor-Gate 145, -Source 138 und -Drain 139 auf dem Substrat 130.
Die PSG-Schicht 140 erstreckt sich über die FOX-Schicht 128, über die zukünftige Kante 132 des Chips hinaus (d. h. die Kante, die gebildet wird, nachdem der Chip von dem Wafer gesägt ist) und über die Sägestraße zwischen benachbarten Chips hinweg und, über die zukünftige Kante des benachbarten Chips (nicht gezeigt) hinweg, wie oben in Verbindung mit 1 beschrieben ist.
Gemäß diesem Ausführungsbeispiel und Bezug nehmend auf die 3B und 3C wird die feuchtigkeitsdurchlässige PSG-Schicht 140 strukturiert (3B) und geätzt (3C), um den Zwischenraum 152 in der PSG-Schicht zu bilden. Dieses Strukturieren und Ätzen wird vorzugsweise zu der gleichen Zeit (und unter Verwendung der gleichen Photomaske zur Erzeugung der Photoresistschicht 141, 3B) durchgeführt, wie die PSG-Schicht strukturiert und geätzt wird, um andere Komponenten des Chips zu bilden, wie z. B. die Durchgangslöcher 143, die in 3C dargestellt sind. Wie angemerkt liefern diese Durchgangslöcher 143 Öffnungen, wo eine nachfolgend aufgebrachte Metallschicht die Transistor-Source, das -Drain und das -Gate, sowie das Substrat berühren kann. Das Ätzen der PSG-Schicht 140 könnte z. B. unter Verwendung einer Kombination aus CF₄, CHF₃ und Ar ausgeführt werden.
3D stellt eine Schicht 142 dar, die zwei Metalle aufweist. Die Schicht 142 ist zu dem Zweck eines Bereitstellens leitfähiger Leitungen zum Tragen von Leistung zu dem oben erwähnten Abfeuerungswiderstand, sowie Einrichten der Breite dieses Widerstands über der PSG-Schicht 140 aufgebracht, unter Verwendung einer Photomaske strukturiert und wird später geätzt (wie bei 151, 3E). Vorzugsweise sind die Metalle 142 in einer Folge unter Verwendung des gleichen Metallaufbringungswerkzeugs aufgebracht, wobei ein Metall TaAl (etwa 900 Å dick) aufweist und das andere AlCu (etwa 5.000 Å dick) aufweist.
Bei einem bevorzugten Ausführungsbeispiel wird die Metallschicht 142 von der Kante 132 des Chips weggeätzt (3E) und bildet deshalb keinen Teil des Materials, das die Barriere 250 bildet. Es kommt jedoch in Betracht, dass die Metallschichten 142 in dem Zwischenraum 252 behalten werden können und gemeinsam mit der unten beschriebenen Schutzschicht 144 eine effektive Barriere 250 bilden.
3F stellt die Aufbringung einer Schutzschicht 144 dar. Diese Schicht bedeckt und schützt unter Anderem die Drucckopfwiderstände vor Korrosion und anderen Wirkungen, die auftreten könnten, wenn der Widerstand Tinte ausgesetzt wäre. Das Schutzmaterial könnte eine Aufbringung von SiN (etwa 2.500 Å), bedeckt mit einer Aufbringung von SiC (etwa 1.250 Å) umfassen. Ein herkömmlicher PECVD-Reaktor könnte für diese Aufbringung eingesetzt werden.
Bei diesem Ausführungsbeispiel der Erfindung liefert die Schutzschicht 144 die Barriere 250 (3F), die, wie oben beschrieben wurde, zum Unterbrechen der feuchtigkeitsdurchlässigen Schicht PSG 140 und so Einschränken der Länge des möglichen Wegs für Feuchtigkeit, um sich in diese PSG-Schicht zu bewegen, lokalisiert und dimensioniert ist.
Bei dem in 3F gezeigten Ausführungsbeispiel dichtet die Barriere 250 die PSG-Schicht 140 in dem Zwischenraum 252 ab und erstreckt sich von dem Substrat 130 durch den Zwischenraum 252 und über die obere Oberfläche der PSG-Schicht 140 in der Umgebung des Zwischenraums. 3F zeigt außerdem die Kante des Chips 124, nachdem dessen Kante 132 von dem Wafer gesägt ist.
Es kommt in Betracht, dass die Kante des Chips anders sein könnte als diejenige, die gebildet wird, wenn der Chip gesägt wird. Eine derartige Kante in einem Substrat z. B. könnte durch Ätzen des Substrats gebildet sein, um einen Schlitz oder ein Loch in dem Substrat zum Richten von Tinte durch denselben/dasselbe herzustellen. Ein derartiger Tintenführungsschlitz ist bei 60 des Chips 24 aus 2 in gestrichelten Linien dargestellt. Der Schlitz 60 ist mit einer benachbarten Barriere 53 umgeben, die abgesehen von ihrem Ort mit dem Aufbau einer Peripheriebarriere 50 übereinstimmt, wie oben erläutert. Außerdem könnten Öffnungen (wie z. B. durch Substratzwischenverbindungen) von der Rückseite zu der Vorderseite des Substrats (durch die Oxidschicht), um Leiterbahnen hindurch zu führen, gebildet sein. Derartige Öffnungen könnten auch das Potential für ein Aussetzen eines Teils des feuchtigkeitsdurchlässigen Materials gegenüber Umgebungsfeuchtigkeit aufweisen und könnten außerdem mit einer Barriere gemäß der vorliegenden Erfindung getrennt sein. In jedem Fall ist das Verfahren der vorliegenden Erfindung in jeder beliebigen Situation anwendbar, in der ein feuchtigkeitsdurchlässiges Material frei liegt, wie z. B. aus einer mechanischen oder chemischen Aktion in der Umgebung dieses Materials resultieren könnte.
Es lohnt die Anmerkung, dass für Chips, die einen Mitteltintenschlitz (wie z. B. bei 60 in 2 erscheint) aufweisen, mit der Barriere 53 bei einem Ausführungsbeispiel auch Barrieren an den Seitenkanten des Chips sind. Die Seitenkantenbarrieren werden zum Verhindern eines Durchdringens von Umgebungsfeuchtigkeit in die feuchtigkeitsdurchlässige Schicht eingesetzt. Außerdem könnten bei einer Druckkopfanwendung die Seitenkanten dieser Chips wiederholt mit den Abwischermechanismen von Druckkopfwartungsstationen gebürstet werden, was die Wirkung haben kann, dass kleine Mengen an Resttinte in einen direkten Kontakt mit der Kante gelangen. Entsprechend geht ein Verwenden von nur einer einzelnen Barriere zum Umgeben eines Tintenschlitzes bei einem Ausführungsbeispiel das hierin dargestellte Kantenabblätterungsproblem nicht an.
Es kommt in Betracht, dass es viele mögliche Weisen zum Implementieren von Ausführungsbeispielen der vorliegenden Erfindung gibt, um die Bewegung von Feuchtigkeit in einer feuchtigkeitsdurchlässigen Schicht eines Materials, wie z. B. PSG, in Fällen, in denen dieses Material Feuchtigkeit ausgesetzt werden könnte, zu beschränken oder zu verhindern. Ein alternatives Ausführungsbeispiel der vorliegenden Erfindung ist in 4 dargestellt, die ein Querschnittsdiagramm eines Abschnitts eines Druckkopfchips 224 zeigt, der eine Schmelzverbindung 300 trägt. Derartige Verbindungen werden manchmal in Druckkopfcodierungssystemen verwendet, wie detailliert in dem U.S.-Patent Nr. 6,325,483 erklärt ist.
Jeweilig für Ausführungsbeispiele der vorliegenden Erfindung ist eine Schmelzverbindung 300 aufgebracht und strukturiert, um sich auf einer Schicht PSG 240 in einem Chip 224 zu befinden, der anderweitig gemäß der obigen Erläuterung der Chips 24, 124 aufgebaut sein könnte. Die Verbindung 300 ist mit einer Schutzschicht 244 bedeckt, die der Schutzschicht 144 ähnelt, die oben bei diesem Ausführungsbeispiel beschrieben wurde. Ein Teil der Verbindung steht in elektrischer Kommunikation mit einer Erfassungsleitung oder Stromquelle (nicht gezeigt), wie z. B. einer Durchkontaktanschlussfläche 302. Ein weiterer Teil der Verbindung 300 ist, wie durch einen Leiter 242, mit dem Codierungsschaltungsaufbau (nicht gezeigt) auf dem Chip 224 verbunden.
Bei einem Ausführungsbeispiel wird der Identifizierungsaspekt einiger ausgewählter Verbindungen (wie z. B. der Verbindung 300, die hier betrachtet wird) durch ein Anlegen eines ausreichenden Stroms durch die Verbindung ausgeführt, um die Verbindung in einer Art und Weise zu zerstören, die sehr ähnlich wie das Durchbrennen einer Sicherung ist. Die physische Wirkung eines Durchbrennens der Verbindung 300 besteht in dem Zersetzen eines Teils der Verbindung sowie eines Abschnitts der Schutzschicht 244, die benachbart zu der Verbindung ist. Die Abwesenheit dieses Materials erzeugt einen Leerraum (als gestrichelte Linie 304 gezeigt), der einen Abschnitt 306 der PSG-Schicht 240 Umgebungsfeuchtigkeit aussetzt, wobei diese Feuchtigkeit eine kleine Menge an Resttinte in der Umgebung der Sicherung umfassen könnte. Die Feuchtigkeit, wenn dies ungeprüft bleibt, würde durch die feuchtigkeitsdurchlässige PSG-Schicht absorbiert und entlang von Wegen 245 in dieser Schicht durchdringen, wobei so Abblätterungsprobleme in Schichten an anderer Stelle in dem Chip bewirkt werden, wie oben erwähnt wurde.
Gemäß einem Ausführungsbeispiel der vorliegenden Erfindung sind die Abschnitte der PSG-Schicht 240, die unter den Schmelzverbindungen 300 liegen, mit Zwischenräumen 252 versehen, die mit einem Material zur Bildung einer Barriere 250 gefüllt sind. Die Barriere ist im Wesentlichen in der gleichen Weise gebildet, wie oben in Verbindung mit der Barriere 152 aus 3 beschrieben wurde, einschließlich des Ätzens der PSG-Schicht 240 zur Bildung des Zwischenraums 252, der gefüllt und über den eine weitere Schicht gelegt wird, um die Barriere 250 zu bilden. In diesem Fall ist zu erkennen, dass etwas leitfähiges Material 242 Teil des Materials sein könnte, das die Barriere 250 bildet, wie in dem Teil der Barriere 250 ganz rechts in 4 zu sehen ist. In jedem Fall wird die Grenze der Barriere 250 eingerichtet, um die Schmelzverbindung 300 zu umgeben, so dass Feuchtigkeit, die als ein Ergebnis einer durchgebrannten Schmelzverbindung in die PSG-Schicht 240 dringt, durch die Barriere daran gehindert wird, sich außerhalb der Barriere zu anderen Funktionsteilen des Chips zu bewegen.
Obwohl die vorangegangene Beschreibung sich auf die Verarbeitung von Chips zur Verwendung in Druckköpfen beim Tintenstrahldrucken konzentriert hat, ist zu erkennen, dass die vorliegende Erfindung auch auf die Herstellung von Chips angewendet werden könnte, die in Tropfenerzeugern für eine beliebige einer Vielzahl von Anwendungen oder Fluiden verwendet werden. Ferner ist es, obwohl das Ausführungsbeispiel eines Druckkopfchips als ein Siliziumsubstrat beinhaltend beschrieben wurde, möglich, dass andere starre Substrate, wie z. B. Glas, zum Tragen der verbleibenden Schichten ausreichen.
So ist nach dieser Beschreibung von Ausführungsbeispielen der vorliegenden Erfindung der Schutzbereich der Erfindung nicht auf diese Ausführungsbeispiele eingeschränkt, sondern erstreckt sich über die verschiedenen Modifizierungen und Äquivalente der Erfindung, die in den beigefügten Ansprüchen definiert sind.

Claims

Ein Chip (24) für einen Tropfenerzeuger, mit folgenden Merkmalen: einem Substrat (26); einer feuchtigkeitsdurchlässigen Schicht (40), die auf dem Substrat angeordnet ist, um sich zu einer Kante (32) des Chips zu erstrecken; einer Barriereeinrichtung (50), die zwei diskrete Teile (51, 55) umfasst, zum Trennen der feuchtigkeitsdurchlässigen Schicht (40), wobei jeder Teil einen Zwischenraum (52) an einer Grenze nahe der Kante bildet, um dadurch eine Bewegung von Feuchtigkeit durch den Zwischenraum der feuchtigkeitsdurchlässigen Schicht des Chips zu blockieren.
Der Chip (24) gemäß Anspruch 1, bei dem die Barriereeinrichtung eine Barriere (51, 55) ist, die angeordnet ist, um sich im Wesentlichen durchgehend um die gesamte Peripherie des Chips (24) herum zu erstrecken.
Der Chip (24) gemäß Anspruch 1, bei dem die Barriereeinrichtung zum Trennen ein Beseitigen der feuchtigkeitsdurchlässigen Schicht (40) an der Kante (32) umfasst.
Der Chip (24) gemäß Anspruch 1, bei dem die beiden diskreten Teile (51, 55) allgemein U-förmig sind, wenn diese von oberhalb des Chips betrachtet werden.
Ein Verfahren zum Beschränken der Länge eines Wegs (45) für Feuchtigkeit durch eine Schicht aus einem feuchtigkeitsdurchlässigen Material (40) eines Chips (24), wobei ein Teil der Schicht aus einem feuchtigkeitsdurchlässigen Material Feuchtigkeit aussetzbar ist, wobei das Verfahren den Schritt eines Unterbrechens der Schicht aus einem feuchtigkeitsdurchlässigen Material mit einer Barriere (50) nahe dem aussetzbaren Teil aufweist, um dadurch den Weg für eine Bewegung von Feuchtigkeit aus dem aussetzbaren Teil (40E, 306) und durch die Schicht aus einem feuchtigkeitsdurchlässigen Material zu unterbrechen, wobei die Barriere zwei diskrete Zwischenraumsegmente (51, 55) umfasst.
Das Verfahren gemäß Anspruch 5, bei dem der Chip (24) eine Kante (32) umfasst, wo der Chip von einem Wafer (20) getrennt ist, wobei das Verfahren den Schritt eines Anordnens der Barriere (50) nahe der Kante des Chips umfasst.
Das Verfahren gemäß Anspruch 5, bei dem der Unterbrechungsschritt ein Entfernen eines Abschnitts der Schicht aus einem feuchtigkeitsdurchlässigen Material (40) an einer Grenze (52) und Ersetzen des entfernten Abschnitts durch eine Barriere, die aus einem anderen Material (44) als dem feuchtigkeitsdurchlässigen Material gebildet ist, umfasst.
Das Verfahren gemäß Anspruch 7, das den Schritt eines Entfernens eines zweiten Abschnitts (43) der Schicht aus einem feuchtigkeitsdurchlässigen Material (40) zu einer Zeit gleichzeitig mit dem Entfernen des Abschnitts des feuchtigkeitsdurchlässigen Materials an der Grenze (52) umfasst.
Das Verfahren gemäß Anspruch 5, bei dem das Unterbrechen ein Wegätzen eines Teils der Schicht aus einem feuchtigkeitsdurchlässigen Material (40) an der Grenze umfasst.
Das Verfahren gemäß Anspruch 5, bei dem der Chip (24) eine Schmelzverbindung (300) umfasst, die auf Phosphosilikatglas (240) getragen wird und wirksam ist, um das darunter liegende Phosphosilikatglas freizulegen, wobei das Verfahren den Schritt eines Umgebens der Schmelzverbindung mit einer Barriere, die zwei diskrete Segmente (51, 55) umfasst, aufweist.