DE60219815T2 - Monolitische elektronische mehrlagenanordnung und deren herstellungsverfahren - Google Patents

Monolitische elektronische mehrlagenanordnung und deren herstellungsverfahren Download PDF

Info

Publication number
DE60219815T2
DE60219815T2 DE60219815T DE60219815T DE60219815T2 DE 60219815 T2 DE60219815 T2 DE 60219815T2 DE 60219815 T DE60219815 T DE 60219815T DE 60219815 T DE60219815 T DE 60219815T DE 60219815 T2 DE60219815 T2 DE 60219815T2
Authority
DE
Germany
Prior art keywords
layer
optical
arrangement according
realized
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60219815T
Other languages
English (en)
Other versions
DE60219815D1 (de
Inventor
Marc Belleville
Emmanuel Hadji
Bernard Aspar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of DE60219815D1 publication Critical patent/DE60219815D1/de
Application granted granted Critical
Publication of DE60219815T2 publication Critical patent/DE60219815T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12078—Gallium arsenide or alloys (GaAs, GaAlAs, GaAsP, GaInAs)
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12178—Epitaxial growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine elektronische Mehrlagenanordnung bzw. Multischichtvorrichtung und ein Verfahren zur Herstellung einer solchen Vorrichtung.
  • STAND DER TECHNIK
  • Bei den monolithischen elektronischen Mehrlagenanordnungen bzw. Multischichtvorrichtungen, die heute die Integrierten Schaltungen oder ICs bilden, wird die Leistungssteigerung durch die Zwischenverbindungen gebremst.
  • Die laufenden technologischen Entwicklungen zielen darauf ab, die Verzögerung der Signale in diesen Zwischenverbindungen möglichst zu verringern und den Leistungsverlust in ihnen zu minimieren. So wird zum Beispiel in den Zwischenverbindungen das Aluminium durch Kupfer ersetzt, dessen Resistivität kleiner ist als die des Aluminiums. Ebenso werden Isolationsstoffe mit einer niedrigen elektrischen Konstante eingeführt und ersetzen die traditionellen Siliciumoxide. Aber der durch diese Entwicklungen erzielte Gewinn bleibt begrenzt.
  • Parallel zu diesen Entwicklungen erhöhen sich die Prognosen für die Betriebsfrequenzen zukünftiger ICs: kurzfristig sind 10 GHz-Takte vorgesehen.
  • Um schnelle Zwischenverbindungen über relativ große Distanzen in solchen zukünftigen ICs zu realisieren, wie beschrieben in dem Referenzdokument [1] am Ende der Beschreibung, ist vorgesehen, optische Zwischenverbindungen zu benutzen, zum Beispiel in Strukturen, die auf Substraten des Typs SOI ("Silicon-on-insulator") beruhen. Gegenwärtig gibt es zwei Verfahrenswege, nämlich entweder die optischen Zwischenverbindungen am Ende der Fertigung zu realisieren, über den metallischen Schichten, oder die optischen Leiter in dem Silicium zu realisieren, neben den Transistoren. Die erste Lösung hat den Nachteil, die oberen Niveaus mit Zwischenverbindungen zu versperren bzw. zu überhäufen und folglich die Zuführung von Leistung in die Schaltung zu erschweren. Die zweite Lösung verschlechtert im Falle einer großen Anzahl von optischen Zwischenverbindungen die Integrationsdichte der Schaltung sehr stark.
  • Eine elektronische Vorrichtung mit optoelektronischer Verbindung kennt man aus dem Artikel von Seungug Koh et al. mit dem Titel "Optoelectronic multichip modules for high speed computer systems and communication networks", veröffentlicht in Opt. Eng., Band 36, Nr. 5, Seiten 1319-1325, Mai 1997. Diese Vorrichtung umfasst eine erste oder elektrische Verbindungsschicht und eine zweite oder optische Führungs- bzw. Leitschicht, realisiert auf den beiden Seiten eines Substrats.
  • Die Erfindung hat die Aufgabe, diese Nachteile der Lösungen des Stands der Technik zu beseitigen.
  • OFFENBARUNG DER ERFINDUNG
  • Die vorliegende Erfindung betrifft eine elektronische Mehrlagenanordnung bzw. Multischichtvorrichtung wie definiert in dem vorliegenden Anspruch 1.
  • Die vorliegende Erfindung betrifft auch ein Verfahren zur Herstellung einer elektronischen Mehrlagenanordnung bzw. Multischichtvorrichtung wie definiert in dem unabhängigen Anspruch 12.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die 1, 2 und 3 zeigen in der erfindungsgemäßen Vorrichtung verwendbare optische Leiter nach ihrer Realisierung in einer ersten SOI-Schicht und vor dem Aufbringen einer zweiten, oberen SOI-Schicht, nämlich jeweils Leiter aus monokristallinem Silicium, umgeben von einem Isoliermaterial SiO2, geätzte Leiter aus monokristallinem Silicium und Leiter aus monokristallinem Silicium, auf photonische Bandlücken-Strukturen beruhend.
  • Die 4, 5 und 6 zeigen die erfindungsgemäße Vorrichtung, bei der die optischen Kopplungseinrichtungen in der ersten SOI-Schicht mittels irgendeines Kopplers, mittels eines Reflexionskopplers und mittels eines Bragg-Gitter-Kopplers realisiert werden.
  • Die 7, 8, 9, 10 und 11 zeigen verschiedene technologische Schnitte der erfindungsgemäßen Vorrichtung, jeweils mit einem aktiven optischen Element, realisiert in der ersten SOI-Schicht, einem aktiven optischen Element, realisiert in der zweiten SOI-Schicht neben den elektronischen Einrichtungen, einem unabhängig realisierten, dann in einen Hohlraum eingebrachten aktiven optischen Element, einem in der optischen Schicht angeordneten Koppler und einem aktiven optischen Element, eingebracht in einen zugleich in der elektrischen Schicht und in der unteren Schicht realisierten Hohlraum, einem in der optischen Schicht angeordneten Koppler und einem optisch aktiven Element, eingebracht in einen in der Schicht über der elektrischen Schicht realisierten Hohlraum.
  • DETAILLIERTE DARSTELLUNG SPEZIELLER REALISATIONSARTEN
  • Die Erfindung betrifft eine elektronische Mehrlagenanordnung bzw. Multischichtvorrichtung, eine elektronische Schaltung umfassend, gebildet durch wenigstens eine zum Leiten einer Information in elektrischer Form befähigte Schicht, angeordnet über einer optischen Schaltung, gebildet durch wenigstens eine zum Leiten einer Information in optischer Form befähigte Schicht, und elektrische und/oder optische Verbindungseinrichtungen zwischen diesen beiden Schaltungen.
  • Die optische Schaltung befindet sich unter der elektronischen Schaltung, denn diese letztere endete obligatorisch durch eine elektrische Schicht für die Zuführung der elektrischen Energie.
  • Das Herstellungsverfahren einer solchen Vorrichtung besteht darin, in einer ersten Schicht optische Leiter zu realisieren, die irgend eines Typs sein können. Diese Schicht kann auch Quellen, Detektoren, Verstärker, Modulatoren, Filter, Weichen ... enthalten, in der Beschreibung als "aktive optische Elemente" bezeichnet, oder auch noch optische Kopplungseinrichtungen.
  • Die Lichtquellen sind zum Beispiel LEDs oder Laser, ... Die Detektoren können zum Beispiel Photodioden, Photoleiter, Phototransistoren ... sein. Diese Elemente können außerdem durch photonische Bandlücken-Strukturen verbessert werden. Zum Beispiel verstärkt die Präsenz von Spiegeln um eine Photodiode herum die Absorption des Lichts durch einen Resonanzeffekt.
  • Das derart realisierte System wird anschließend durch Molekularhaftung mit einer zweiten Schicht zusammengebaut. Diesem Molekularhaftungsschritt kann eventuell ein Oberflächenvorbereitungsschritt vorausgehen.
  • Man erhält dann ein System des Multischichttyps, bei dem die optischen Leiter in die untere Schicht enthalten sind und die traditionellen elektronischen Komponenten (MOS, bipolare Bauteile) in der oberen Schicht realisiert werden.
  • Die aktiven optischen Elemente können je nach Fall in der oberen Schicht realisiert werden, oder in der unteren, indem man eine Technik benutzt, die kompatibel ist mit der Natur der benutzten Schichten. Zum Beispiel benutzt man im Falle eines Siliciumsubstrats SOI-Schichten und die aktiven optischen Elemente sind aus Si, SiGe, erbiumdotiertem Si, oder auch Silicium-Nanokristalle.
  • In dem Fall, wo die aktiven optischen Elemente nicht in der untersten Schicht realisiert werden und wenn das Licht eine andere Richtung hat als die der Ebene der Schichten, benutzt man in der unteren Schicht realisierte Kopplungseinrichtungen, um das Licht zwischen den optischen Leitern und den aktiven optischen Elementen zu koppeln. Man kann auch – wenn man die aktiven optischen Elemente nicht in die oberen oder unteren Schichten integrieren kann -, in den oberen oder unteren Schichten eine Aufnahmekammer realisieren, in die eine solche Komponente übertragen werden kann. Eine solche Übertragung oder Einbringung ist auch über der oberen Schicht möglich.
  • Solche Übertragungen ermöglichen, aktive optische Elemente, die in einer anderen Technik als der des Substrats realisiert wurden, zum Beispiel mit III–V- oder II–VI-Verbindungen, zu verbinden.
  • Es gibt verschiedene Übertragungstechniken: zum Beispiel Vignettierung oder Hinzufügung eines Schichtteils oder Molekularklebung.
  • Die erfindungsgemäße Vorrichtung umfasst optische Eingänge/Ausgänge für das derart realisierte System. Diese Eingänge/Ausgänge können vom lateralen oder vertikalen Typ sein, zum Beispiel durch Kopplung mit einer optischen Faser oder durch Kopplung über eine Mikrolinse. Man kann auch eine Selbstausrichtung der Faser vorsehen, indem man zum Beispiel V-förmige Rillen benutzt ("V-groove").
  • Außerdem haben die elektrischen und optischen Schichten nicht unbedingt einen direkten Kontakt: es können zwischen den beiden Schichten Zwischenschichten vorgesehen werden, die zum Beispiel die optische und/oder elektrische Isolation gewährleisten. Sie werden dann von Verbindungseinrichtungen durchquert.
  • In der Folge werden beispielartig verschiedene Realisierungsarten betrachtet, die ermöglichen, die Charakteristika der erfindungsgemäßen Vorrichtung hervorzuheben.
  • In der unteren SOI-Schicht realisierte optische Leiter
  • Die 1, 2 und 3 zeigen optische Leiter nach ihrer Realisierung und vor der Übertragung oder Aufbringung der oberen Schicht.
  • Die 1 zeigt einen Leiter 10 aus monokristallinem Silicium, umgeben von zwei Isoliermaterialzonen aus SiO2, auf einer Isoliermaterialschicht 12 aus SiO2 und einem Substrat 13 aus Silicium.
  • Das Licht breitet sich in dem Leiter 10 senkrecht zu der Schnittebene (der 1) aus. Es kann eine Vorbereitung der oberen Oberfläche mit eventuell Abscheidungs- oder Polierschritten notwendig sein, um die Aufbringung der oberen SOI-Schicht 14 durch Molekularhaftung zu ermöglichen. Das Isoliermaterial SiO2 kann total oder lokal ersetzt werden durch irgend ein Material mit einer anderen Brechzahl als das Silicium und kompatibel mit den angewendeten Herstellungsverfahren.
  • Die 2 zeigt einen Leiter 20 und Muster 21 aus monokristallinem Silicium, hergestellt durch das Ätzen einer Schicht aus monokristallinem Silicium auf einer Schicht 22 aus SiO2 und einem Substrat aus Silicium.
  • Das Licht breitet sich in dem Leiter 20 senkrecht zu der Schnittebene (der 2) aus.
  • Die Muster 21 gewährleisten Funktionen des Typs mechanischer Pfeiler, oder Versiegelung, und garantieren eine zur Übertragung oder Aufbringung der oberen Schichten (24) geeignete Oberfläche. Diese Schicht 24 kann also auf eine strukturierte Schicht übertragen bzw. aufgebracht werden. Die Zwischenräume 25 zwischen diesen Mustern und dem Leiter 20 enthalten Luft, Inertgas, Vakuum oder Material mit niedriger Brechzahl wie SiO2 oder ein Polymer. Diese Muster 21 sind direkt mit dem Übertragungs- oder Aufbringverfahren verknüpft und sind nicht immer unverzichtbar.
  • Die 3 zeigt einen Leiter aus monokristallinem Silicium 30, der auf photonischen Bandlücken-Strukturen (BIP) basiert.
  • In dieser 3 findet man in der 2 dargestellte Elemente wieder, nämlich den Leiter 20, wobei der Leiter 20 durch Luft, Inertgas, Vakuum oder Material mit niedriger Brechzahl enthaltende photonische Bandlückenstrukturen 30 definiert worden ist.
  • Die SOI-Schicht 24 kann hier auch auf eine strukturierte Schicht übertragen bzw. aufgebracht werden.
  • In der unteren SOI-Schicht realisierte optische Kopplungseinrichtunqen
  • Die 4 zeigt eine optische Schicht 43 mit einem Leiter aus monokristallinem Silicium 40 und einem Koppler 41 zwischen zwei SiO2-Isolierzonen 42 auf einer Isolierschicht 44 und einem Siliciumsubstrat 45. Eine elektrische Schicht 46 aus monokristallinem Silicium befindet sich über einer SiO2-Isolierschicht 47 und der optischen Schicht 43.
  • Das Licht 48 breitet sich in dem in der Schicht 43 realisierten optischen Leiter 40 parallel zu der Schnittebene (der 4) aus. Dieses Licht 48 wird durch einen Koppler 41 zwischen dem Leiter 40 und einem nicht dargestellten Quelle/Detektor-Element gekoppelt. Dieser Koppler ist vom Horizontal/Vertikal-Typ. Alle auf dem Weg des Lichts 48 befindlichen Materialien müssen eine gute Ausbreitung dieses Lichts gewährleisten.
  • Der Koppler kann unterschiedlichen Typs sein: zum Beispiel kann es ein Reflexionskoppler sein, wie dargestellt in der 5. Dieser Koppler 50 kann dann aus Silicium sein, mit eventuell einer Oberflächenbehandlung.
  • Dieser Koppler kann ein Bragg-Gitter-Koppler 60 sein, wie dargestellt in der 6. Diese Koppler 60 basiert auf einer periodisch beugenden Struktur. Die Verwendung eines Gitters, wie beschrieben in dem Referenzdokument [2], oder allgemeiner einer Beugungsstruktur (zum Beispiel einem Lochgitter), ermöglicht dann, das geleitete Licht in die Ebene der optischen Schicht 43 in vertikaler Richtung umzulenken (und invers zu einer Richtung aus der Ebene hinaus in Richtung Leiterachsen).
  • Das Referenzdokument [2] hat eine hochwirksame Lichtkopplung in einem submikroskopischen SOI-Leiter zum Gegenstand. Eine Lichtkopplung zwischen einem Wellenleiter von submikroskopischer Dicke erfolgt üblicherweise mit einem Gitterkoppler, wohingegen dieses Dokument vorsieht, die Wirksamkeit zu verbessern, indem über dem Gitter ein Spiegel angeordnet wird.
  • Präsentation verschiedener möglicher technologischer Querschnitte
  • Die 7 zeigt eine Realisierungsart, bei der der Leiter 70 und die aktiven optischen Elemente 71 in der optischen Schicht 73 realisiert sind.
  • Der Leiter 70, das ihm zugeordnete aktive Element 71 und zwei SiO2-Isolierzonen bilden also die optische Schicht 73, die sich unter einer SiO2-Isolierschicht 74 und einem Siliciumsubstrat 75 befinden.
  • Die elektrische Schicht 76, gebildet durch ein MOS-Element 77, umgeben von zwei Isolierzonen 78 aus SiO2, befindet sich zwischen einer oberen Isolierschicht 79 und unteren Isolierschicht 80, wobei diese untere Schicht 80 sich über der optischen Schicht 73 befindet. Ein Metallelement 81, angeordnet auf der obersten Isolierschicht 79, ist durch vertikale metallische Verbindungen 82 und 83 einerseits mit dem MOS-Element 77 und andererseits mit dem optisch aktiven Element 71 verbunden.
  • Alle diese Schichten haben Dicken zwischen 0,1 und 1 μm.
  • Der Leiter 70 und das optisch aktives Element 71 sind also in der ersten SOI-Schicht realisiert. Die benutzten Technologien sind kompatibel mit der Folge des erfindungsgemäßen Verfahrens: das heißt, den Schritten zur Übertragung oder Aufbringung der zweiten SOI-Schicht, zur Herstellung der elektronischen Komponenten in der oberen SOI-Schicht und der Zwischenverbindungen.
  • Nach der Vorbereitung der Oberflächen (eventuell Abscheidung, eventuell Politur ...) dieser ersten SOI-Schicht, wird die zweite SOI-Schicht durch Molekularklebung auf ihr angebracht, zum Beispiel mittels eines Verfahrens des Typs "Smart Cut". Entsprechend der Art des verwendeten optischen Bauteils kann diese Übertragung oder Aufbringung auf einer ersten strukturierten SOI-Schicht realisiert werden. Die elektronischen Vorrichtungen werden anschließend realisiert, indem man die klassischen Verfahren einer SOI-Technik anwendet: zum Beispiel Cmos auf SOI.
  • Die elektronischen Komponenten sowie die aktiven optischen Elemente werden anschließend mit den Zwischenverbindungsniveaus verbunden (erstes Metall, oder lokalisierte Zwischenverbindungsniveaus). Je nach Qualität der benutzten Ätzverfahren kann ein zusätzliches Lithographieniveau notwendig sein, um die Kontakte mit den aktiven optischen Elementen zu realisieren, die sich nämlich in einer größeren Tiefe befinden als die elektronischen Komponenten.
  • Die verschiedenen Zwischenverbindungsniveaus werden anschließend mit dem Fachmann bekannten und der technologischen Generation entsprechenden Standard-Mikroelektronikverfahren realisiert.
  • Die 8 zeigt eine Realisierungsart, bei der die aktiven optischen Elemente 71 in der oberen elektrischen Schicht 76 neben elektronischen Vorrichtungen realisiert werden.
  • Bei dieser Realisierungsart hat man dieselben Elemente wie in der 7, außer dass das aktive optische Element 71 in die elektrische Schicht 76 verschoben wurde und in der optischen Schicht durch einen Koppler 84 ersetzt worden ist. Eine optische Verbindung 85 ermöglicht, den Leiter 70 durch den Koppler 84 mit einem aktiven optischen Element 71 zu verbinden.
  • Die Leiter 70 und die optischen Koppler 84 sind in der ersten SOI-Schicht realisiert. Die angewendeten Techniken sind auch hier mit der Folge des Verfahrens kompatibel: Aufbringung der zweiten SOI-Schicht, Herstellung der elektrischen Komponenten, der aktiven optischen Elemente in der oberen Schicht und der Zwischenverbindungen.
  • Nach Vorbereitung der Oberflächen durch eventuelle Abscheidung, eventuelle Politur ..., wird die zweite SOI-Schicht auf der ersten SOI-Schicht mittels Molekularklebung angebracht, zum Beispiel durch ein Verfahren des Typs "Smart Cut". Entsprechend der Art der optischen Komponenten kann diese Aufbringung auf einer ersten strukturierten SOI-Schicht realisiert werden.
  • Die elektronischen Vorrichtungen 77 werden anschließend realisiert, indem man die klassischen Verfahren einer SOI-Technik anwendet (zum Beispiel Cmos auf SOI). Die aktiven optischen Elemente 71 werden ebenfalls in dieser oberen SOI-Schicht realisiert. Die Reihenfolge der Realisierung der aktiven optischen Elemente 71 und der elektronischen Komponenten 77 hängen von der Optimierung der benutzten technischen Verfahren ab.
  • Die Grenzflächen zwischen den verschiedenen Schichten werden so optimiert, dass der optische Transfer zwischen dem Koppler 84 und dem aktiven optischen Element 71 von guter Qualität ist.
  • Die elektronischen Komponenten 77 sowie die aktiven optischen Elemente 71 werden anschließend mit den Zwischenverbindungsniveaus verbunden (erstes Metall, oder lokalisierte Zwischenverbindungsniveaus). Je nach Qualität der benutzten Ätzverfahren kann ein zusätzliches Lithographieniveau notwendig sein, um die Kontakte mit den aktiven optischen Elementen 71 zu realisieren.
  • Alle Zwischenverbindungsniveaus werden anschließend mit dem Fachmann bekannten und der technologischen Generation entsprechenden Standard-Mikroelektronikverfahren realisiert.
  • Die 9 zeigt eine Realisierungsart, bei der die aktiven optischen Elemente unabhängig hergestellt und dann übertragen bzw. eingebracht werden.
  • Die in dieser 9 dargestellten Elemente sind dieselben wie in der 8, außer dass das aktive optische Element 91 in einen Hohlraum 92 eingebracht wird, der sich zwischen der optischen Schicht 73 und der elektrischen Schicht 76 ausdehnt.
  • Der Zeitpunkt der Einfügung dieser Schritte des Realisierens des Hohlraums 92 und des Einbringens des aktiven optischen Elements wird optimiert in Abhängigkeit von der Dicke der einzubringenden aktiven optischen Elemente: bei sehr dünnen Elementen in der ersten SOI-Schicht oder bei dickeren Elementen in der Mitte der Zwischenverbindungsniveaus, wobei das Ziel ist, nach diesen Schritten einen möglichst planarisierten technologischen Zustand zu haben. Alle Varianten der Hohlraumtiefe sind möglich (von 0 bis zu einem Hohlraum, der in das untere Substrat eindringt).
  • Sobald die Hohlräume 92 realisiert sind, setzt man in diese bzw. diesen optoelektronische Elemente 91 ein, unabhängig realisiert und eventuell nicht aus Silicium (GaAs, InAs, InAsP, InGaAsP, ...). Diese Einbringung kann durch Vignettierungs- oder Molekularklebungstechniken realisiert werden.
  • Die elektronischen Komponenten 77 sowie die aktiven optischen Elemente 91 werden anschließend mit den Zwischenverbindungsniveaus verbunden (erstes Metall, oder lokalisierte Zwischenverbindungsniveaus). Je nach Qualität der benutzten Ätzverfahren kann ein zusätzliches Lithographieniveau notwendig sein, um die Kontakte mit den aktiven optischen Elementen 91 zu realisieren. Übrigens werden die Kontakt auf den optischen Elementen nicht notwendigerweise in derselben Weise realisiert wie die Kontakte auf den elektrischen Elementen.
  • Alle Zwischenverbindungsniveaus werden anschließend mit dem Fachmann bekannten und der technologischen Generation entsprechenden Standard-Mikroelektronikverfahren realisiert.
  • Bei dem in der 9 realisierten Fall emittieren das angebrachten Elemente 91 natürlich in der Ebene der Leiter und es genügt, sie korrekt mit diesen auszurichten (zum Beispiel Fall der Ringe oder Mikroscheiben).
  • Wenn das aktive optische Element in einer anderen Richtung emittiert, empfiehlt es sich, Kopplungseinrichtungen des Lichts 93 vorzusehen, etwa solche wie die weiter oben definierten. Diese werden dann in die optische Schicht 73 integriert. Das aktive optische Element 91 kann dann in einem Hohlraum 92 angeordnet werden, der zugleich in der elektrischen Schicht 76 und der darunterliegenden Schicht 80 ausgebildet ist, wie dargestellt in der 10, oder in der über der elektrischen Schicht 76 liegenden Schicht 79, wie dargestellt in der 11.
  • Alle zwischen den verschiedenen oben beschriebenen Realisierungsarten möglichen Kombinationen sind möglich, wobei ein optisches Quellenelement einer Art entsprechen kann, ein optisches Detektionselement einer anderen Art entsprechen kann.
  • REFERENZEN
    • [1] "Optoelectronic interconnects for integrated circuits Achievements 1996-2000" von Henk Neefs. (Advanced research initiative in microelectronics, MEL-ARI OPTO, CEE, Juni 2000, Seiten 2-8)
    • [2] "High-efficiency light coupling in a submicrometric silcon-on-insulator waveguide" von Régis Orobtchouk, Abdelhalim Layadi, Hamid Gualous, Daniel Pascal, Alain Koster und Suzanne Laval (Applied Optics, 1.11.2000, Band 39, Nr. 31, Seiten 5773-5777).

Claims (18)

  1. Elektronische Mehrlagenanordnung mit einem Siliciumsubstrat, umfassend: – mindestens eine erste Schicht (14), fähig eine Information in elektrischer Form zu transportieren; – mindestens eine zweite Schicht (10, 11, 12), fähig eine Information in optischer Form zu transportieren; dadurch gekennzeichnet, dass die genannte zweite Schicht eine Silicium-auf-Isolator-Schicht ist, SOI-Schicht genannt, realisiert auf dem genannten Substrat, und die genannte erste Schicht eine auf der genannten zweiten Schicht realisierte SOI-Schicht ist, und dadurch, dass sie zwischen der ersten und der zweiten Schicht elektrische und/oder optische Verbindungseinrichtungen umfasst.
  2. Anordnung nach Anspruch 1, bei der die erste Schicht (14), fähig eine Information in elektrischer Form zu transportieren, wenigstens ein elektronisches Bauelement umfasst, und die zweite Schicht (10, 11, 12), fähig eine Information in optischer Form zu transportieren, wenigstens einen optischen Leiter (10, 20, 40) umfasst.
  3. Anordnung nach Anspruch 2, bei der jeder optische Leiter (20) eine homogene Zone mit einer hohen Brechzahl zwischen Zonen mit niedrigerer Brechzahl ist.
  4. Anordnung nach Anspruch 1 mit Muster (21), die Funktionen des Typs mechanischer Pfeiler oder Versiegelung erfüllen und eine zur Übertragung der oberen Schichten (24) fähige Oberfläche gewährleisten.
  5. Anordnung nach Ansprach 4, bei der die Räume zwischen den Mustern (21) und/oder um den optischen Leiter (20) herum Luft, Inertgas, Vakuum oder Material mit niedriger Brechzahl enthalten.
  6. Anordnung nach Anspruch 2, bei der der optische Leiter ein Leiter ist, der auf einer Struktur des Typs Verbotenes Photonenband basiert, gefüllt mit Luft, Inertgas, Vakuum oder Material mit einer niedrigeren Brechzahl als derjenigen des das Licht leitenden Materials.
  7. Anordnung nach Anspruch 1, bei der die zweite Schicht, fähig eine optische Information zu transportieren, Kopplungseinrichtungen (41) umfasst, und die erste Schicht (46), fähig eine elektrische Information zu transportieren, wenigstens ein aktives optisches Element umfasst, wobei die Kopplungseinrichtungen (41) die Kopplung zwischen wenigstens einem optischen Leiter (40) und wenigstens einem aktiven optischen Element ermöglicht.
  8. Anordnung nach Anspruch 7, bei der die Kopplungseinrichtungen (41) einen Reflexionskoppler umfassen.
  9. Anordnung nach Anspruch 7, bei der die Kopplungseinrichtungen (41) einen Diffraktionskoppler umfassen.
  10. Anordnung nach Anspruch 1, bei der die zweite Schicht wenigstens ein aktives Element umfasst und die Verbindungseinrichtungen elektrische Einrichtungen zwischen diesem Element und der ersten Schicht sind.
  11. Anordnung nach Anspruch 1 mit optischen Eingängen/Ausgängen.
  12. Verfahren zur Realisierung einer elektronischen Mehrlagenanordnung, dadurch gekennzeichnet, dass es die folgenden Schritte umfasst: – Realisierung wenigstens eines optischen Leiters in einer SOI-Schicht (10, 11, 12), zweite SOI-Schicht genannt, ein Siliciumsubstrat bedeckend; – Zusammenbau des so bedeckten Siliciumsubstrats mit einer SOI-Schicht (14), erste SOI-Schicht genannt, wobei die erste Schicht mit der zweiten Schicht durch Molekularklebung bzw. Molekularbindung vereinigt wird; – Realisierung der elektronischen Bauelemente in der ersten Schicht.
  13. Verfahren nach Anspruch 12 mit außerdem einem Schritt zur Herstellung von wenigstens einem aktiven optischen Element und/oder optischen Kopplungseinrichtungen in der zweiten Schicht.
  14. Verfahren nach Anspruch 12, das außerdem einen Schritt zur Herstellung von wenigstens einem aktiven optischen Element in der ersten Schicht (14) umfasst.
  15. Verfahren nach Anspruch 12, in dem die eine hohe Brechzahl aufweisende Zone des optischen Leiters durch Ätzen realisiert wird.
  16. Verfahren nach Anspruch 12, in dem die eine niedrige Brechzahl aufweisende Zone des optischen Leiters durch Oxidieren oder Nitrieren erzeugt wird.
  17. Verfahren nach Anspruch 12, in dem man den Unterschied der Brechzahlen des optischen Leiters durch Dotierung erhält.
  18. Verfahren nach Anspruch 12, in dem man wenigstens ein optisches Element (91) in einen Aufnahmehohlraum (92) überträgt.
DE60219815T 2001-11-15 2002-11-13 Monolitische elektronische mehrlagenanordnung und deren herstellungsverfahren Expired - Lifetime DE60219815T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0114784A FR2832224B1 (fr) 2001-11-15 2001-11-15 Dispositif electronique monolithique multicouches et procede de realisation d'un tel dispositif
FR0114784 2001-11-15
PCT/FR2002/003880 WO2003042741A2 (fr) 2001-11-15 2002-11-13 Dispositif electronique monolithiques et procede de realisation d’un tel dispositif

Publications (2)

Publication Number Publication Date
DE60219815D1 DE60219815D1 (de) 2007-06-06
DE60219815T2 true DE60219815T2 (de) 2008-01-17

Family

ID=8869429

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60219815T Expired - Lifetime DE60219815T2 (de) 2001-11-15 2002-11-13 Monolitische elektronische mehrlagenanordnung und deren herstellungsverfahren

Country Status (6)

Country Link
US (1) US20040252931A1 (de)
EP (1) EP1444541B1 (de)
AT (1) ATE360833T1 (de)
DE (1) DE60219815T2 (de)
FR (1) FR2832224B1 (de)
WO (1) WO2003042741A2 (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
EP1711850A1 (de) * 2004-01-23 2006-10-18 Koninklijke Philips Electronics N.V. Nahtlos integrierter optischer wellenleiter für durch eine halbleiterlichtquelle erzeugtes licht
TW200537143A (en) * 2004-02-11 2005-11-16 Koninkl Philips Electronics Nv Integrated optical wave guide for light generated by a bipolar transistor
US7391801B1 (en) * 2005-11-25 2008-06-24 The United States Of America As Represented By The Secretary Of The Air Force Electrically pumped Group IV semiconductor micro-ring laser
US7608538B2 (en) * 2007-01-05 2009-10-27 International Business Machines Corporation Formation of vertical devices by electroplating
FR2912552B1 (fr) * 2007-02-14 2009-05-22 Soitec Silicon On Insulator Structure multicouche et son procede de fabrication.
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
JP2013527598A (ja) * 2010-03-24 2013-06-27 サイオニクス、インク． 高められた電磁放射線検出を有するデバイス及び関連方法
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
US20120146172A1 (en) 2010-06-18 2012-06-14 Sionyx, Inc. High Speed Photosensitive Devices and Associated Methods
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
EP2732402A2 (de) 2011-07-13 2014-05-21 Sionyx, Inc. Biometrische bildgebungsvorrichtungen und entsprechende verfahren
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
CN104507853B (zh) 2012-07-31 2016-11-23 索泰克公司 形成半导体设备的方法
WO2014127376A2 (en) 2013-02-15 2014-08-21 Sionyx, Inc. High dynamic range cmos image sensor having anti-blooming properties and associated methods
US9939251B2 (en) 2013-03-15 2018-04-10 Sionyx, Llc Three dimensional imaging utilizing stacked imager devices and associated methods
US9002156B2 (en) * 2013-04-29 2015-04-07 International Business Machines Corporation Vertically curved waveguide
WO2014209421A1 (en) 2013-06-29 2014-12-31 Sionyx, Inc. Shallow trench textured regions and associated methods
KR102296915B1 (ko) * 2014-07-30 2021-09-02 삼성디스플레이 주식회사 유기 발광 표시 장치
FR3058830B1 (fr) * 2016-11-14 2018-11-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation collective d’une pluralite de puces optoelectroniques
CN110703382B (zh) * 2019-01-10 2020-10-09 济南晶正电子科技有限公司 一种高集成度铌酸锂/氮化硅光波导集成结构及其制备方法
US10955614B1 (en) * 2020-01-14 2021-03-23 Globalfoundries U.S. Inc. Optical fiber coupler structure having manufacturing variation-sensitive transmission blocking region
CN111983750B (zh) * 2020-08-28 2022-08-19 济南晶正电子科技有限公司 一种二氧化硅加载条型光波导集成结构及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818072A (en) * 1992-05-12 1998-10-06 North Carolina State University Integrated heterostructure of group II-VI semiconductor materials including epitaxial ohmic contact and method of fabricating same
DE19616932A1 (de) * 1996-04-27 1997-10-30 Bosch Gmbh Robert Optisches, strahlteilendes Bauelement sowie Verfahren zur Herstellung einer Prismenträgerplatte für ein solches Bauelement
US5761350A (en) * 1997-01-22 1998-06-02 Koh; Seungug Method and apparatus for providing a seamless electrical/optical multi-layer micro-opto-electro-mechanical system assembly
DE19720784A1 (de) * 1997-05-17 1998-11-26 Deutsche Telekom Ag Integrierte optische Schaltung
US6195367B1 (en) * 1997-12-31 2001-02-27 Nortel Networks Limited Architectural arrangement for bandwidth management in large central offices
SE513858C2 (sv) * 1998-03-06 2000-11-13 Ericsson Telefon Ab L M Flerskiktsstruktur samt förfarande för att tillverka flerskiktsmoduler
DE19826648B4 (de) * 1998-06-16 2005-07-28 Siemens Ag Schaltungsträger mit einer optischen Schicht und optoelektronisches Bauelement
US6734453B2 (en) * 2000-08-08 2004-05-11 Translucent Photonics, Inc. Devices with optical gain in silicon
US20030035607A1 (en) * 2001-08-15 2003-02-20 Motorola, Inc. Apparatus for effecting conversion between communication signals in a first signal-form and communication signals in a second signal-form and method of manufacture therefor
US7043106B2 (en) * 2002-07-22 2006-05-09 Applied Materials, Inc. Optical ready wafers

Also Published As

Publication number Publication date
DE60219815D1 (de) 2007-06-06
EP1444541A2 (de) 2004-08-11
FR2832224B1 (fr) 2004-01-16
ATE360833T1 (de) 2007-05-15
EP1444541B1 (de) 2007-04-25
US20040252931A1 (en) 2004-12-16
FR2832224A1 (fr) 2003-05-16
WO2003042741A3 (fr) 2004-01-22
WO2003042741A2 (fr) 2003-05-22

Similar Documents

Publication Publication Date Title
DE60219815T2 (de) Monolitische elektronische mehrlagenanordnung und deren herstellungsverfahren
DE60124766T2 (de) Siliziumwafer mit monolithischen optoelektronischen komponenten
DE19913355B4 (de) Integrierte opto-elektronische Schaltung mit ZnO-Schicht als Lichtwellenleiter
EP0366974B1 (de) Halbleiterschaltung
DE69630640T2 (de) Halbleitersubstrat mit einem optoelektronischen Bauelement und einem optischen Wellenleiter
DE102019219696B4 (de) Siliziumdurchkontaktierungen für die heterogene integration von halbleitervorrichtungsstrukturen und herstellungsverfahren
DE102019117173A1 (de) Photonisches halbleiter-bauelement und verfahren
DE102016105057B4 (de) Verfahren zum Bilden einer optoelektronischen Einheit und einer Einheit auf einem einzelnen Chip
DE69333837T2 (de) Verfahren zur Hybridisierung und Positionierung eines optoelektrischen Bauelements hinsichtlich eines integrierten Lichtwellenleiters
DE102010060838A1 (de) Vorrichtung und Verfahren für Lichtwellenleiter und Optokoppler, sowie Herstellungsverfahren dafür
DE102020210541A1 (de) Lichtwellenleiter-koppler mit hybriden, sich verjüngenden wellenleitersegmenten und metamaterialsegmenten
DE3300986A1 (de) Mehrschichtige optische integrierte schaltung
DE102014119717B4 (de) Integrierte optoelektronische Vorrichtung und System mit Wellenleiter und Herstellungsverfahren derselben
DE60219161T2 (de) Integration optoelektronischer bauelemente
DE112013003336T5 (de) Integrierte optoelektronische Vorrichtung mit Wellenleiter und Herstellungsverfahren derselben
WO1998041888A1 (de) Hermetisch dichtes optisches sendemodul
DE60216119T2 (de) Integrierte arrays von modulatoren und lasern auf einer elektronischen schaltung
DE102021109161A1 (de) Photonische halbleitervorrichtung und herstellungsverfahren
DE602005004945T2 (de) Herstellung einer optischen Verbindungsschicht auf einem elektronischen Schaltkreis
DE102009047872B4 (de) Halbleiterbauelement mit einem vergrabenen Wellenleiter für die bauteilinterne optische Kommunikation
WO2017144462A1 (de) Schaltkreisanordnung und verfahren zum herstellen einer schaltkreisanordnung
DE60001578T2 (de) Optische verbindung für integrierte elektronische schaltkreise und anwendung in kreuzverbindungen von solchen schaltkreisen
DE3737251C2 (de) Halbleiter-Trägerelement für ein elektro-optisches Modul
DE102022124633A1 (de) PIC-Die und Package mit mehrstufigen Verbindungen unterschiedlicher Tiefen von Fasern zu optischen On-Chip-Komponenten
DE4142850A1 (de) Lichtleiterverbindung zum verkoppeln eines wellenleiters und einer faser

Legal Events

Date Code Title Description
8364 No opposition during term of opposition