DE60125157T2

DE60125157T2 - Integrierte zugangskontrollvorrichtung

Info

Publication number: DE60125157T2
Application number: DE60125157T
Authority: DE
Inventors: Frank Santa Cruz PREISS; Oliver Santa Cruz VAN SOOSTEN
Original assignee: Infineon Technologies North America Corp
Current assignee: Intel Germany Holding GmbH
Priority date: 2000-04-07
Filing date: 2001-04-09
Publication date: 2007-09-20
Anticipated expiration: 2021-04-10
Also published as: WO2001078348A3; JP4290368B2; DE60125157D1; WO2001078348A2; CN1435036A; EP1269700B1; EP1269700A2; CN100364298C; JP2003530775A

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft allgemein Kommunikationssysteme und insbesondere Voice-over-Internet-Protocol(IP)-Kommunikationssysteme, und einen Prozessor zur Verwendung in einem solchen Kommunikationssystem.
Hintergrund
Während Computernetzwerke weiter verbreitet und leistungsfähiger werden, werden die Grenzen zwischen herkömmlicher Telephonie und Datenkommunikation zunehmend verwischt. Beispielsweise ist das Internet ein globales Computernetzwerk, bei welchem Daten als eine Reihe von individuell adressierten Paketen von einer Quelle zu einem Ziel übertragen werden. Solche Pakete werden meistens verwendet, um Computerdaten zu übertragen. Jedoch ist es auch möglich, Echtzeit-Sprachdaten über ein Paketnetzwerk zu übertragen, vorausgesetzt, dass geeignete Kompressionstechniken verwendet werden und die Geschwindigkeit des Netzwerks schnell genug ist, um die Erzeugung einer merkbaren Verzögerung zu vermeiden. Bei ordnungsgemäßem Betrieb haben über das Internet übertragene Sprachdaten annähernd dieselbe Qualität wie über herkömmliche Telefonleitungen übertragene Sprachdaten.
Ein Vorteil einer Verwendung eines Internet-Protocol(IP)-Netzwerks, um sowohl Computer- als auch Sprachdaten in einem Bereich zu übertragen, ist, dass nur ein einziger Verkabelungssatz erforderlich ist. Dies ist insbesondere für große Unternehmen vorteilhaft, wo die Kosten für die Installation der Verkabelung für sowohl Daten- als auch Telekommunikationsnetzwerke erheblich sind.
Die meisten Voice-over-IP-Netzwerktelefone werden von einem Netzwerkprozessor gesteuert, welcher die Funktionen einer Datenkompression und Kodierung sowie eines Sendens und Empfangens von Daten über das Computernetzwerk bewerkstelligt. In der Vergangenheit hatten solche Netzwerkprozessoren eine begrenzte Eignung zur Kopplung mit anderen Peripheriegeräten, wodurch es erforderlich war, eine Anzahl von weiteren elektronischen Subsystemen vorzusehen, um ein funktionierendes Voice-over-IP-Telefon aufzubauen. Um die Anzahl von möglichen Anwendungen für solche Prozessoren zu erhöhen und die Kosten der Systeme, welche sie einsetzen, zu reduzieren, besteht ein Bedarf für einen Netzwerkprozessor mit integrierten Peripherieschnittstellen (sieh auch die Druckschrift EP-A-0851 653).
Zusammenfassung
Gemäß einem Aspekt betrifft die Erfindung einen Prozessor zur Verwendung in einem Telekommunikationssystem mit Voice-over-Internet-Protocol (VoIP) wie durch Anspruch 1 definiert. Der Prozessor verfügt über einen Bus, einen Prozessorkern, welcher mit dem Bus gekoppelt ist, eine Paketverarbeitungsvorrichtung, welche mit dem Bus gekoppelt ist, eine Sprachverarbeitungsvorrichtung, welche mit dem Bus gekoppelt ist, und eine Zell-/Rahmenverarbeitungsvorrichtung, welche mit dem Bus gekoppelt ist. Die Paketverarbeitungsvorrichtung beinhaltet eine Vielzahl von Ports zur Kopplung mit einem oder mehreren Arbeitsplatzsystemen, die Sprachverarbeitungsvorrichtung beinhaltet wenigstens einen Port zur Kopplung mit einem Telefon, die Zell-/Rahmenverarbeitungsvorrichtung ist dazu ausgestaltet, mit einem oder mehreren Paketnetzwerken gekoppelt zu sein, und ein Peripheriesteuerungsprozessor kann vorgesehen sein, welcher Interrupts und DMA-Anforderungen verarbeitet.
Gemäß einem weiteren Aspekt betrifft die Erfindung ein Telekommunikationssystem wie durch Anspruch 6 definiert, welches ein lokales Netz, ein Arbeitsplatzsystem, ein Telefon und eine Voice-over-Internet-Protocol-Schnittstelle, welche das Telefon und das Arbeitsplatzsystem mit dem lokalen Netz koppelt, aufweist. Die VoIP-Schnittstelle beinhaltet den obigen VoIP-Prozessor. Der VoIP-Prozessor verfügt über einen Bus, einen Prozessorkern, welcher mit dem Bus gekoppelt ist, eine Paketverarbeitungsvorrichtung, welche mit dem Bus gekoppelt ist, eine Sprachverarbeitungsvorrichtung, welche mit dem Bus gekoppelt ist, und eine Zell-/Rahmenverarbeitungsvorrichtung, welche mit dem Bus gekoppelt ist. Die Paketverarbeitungsvorrichtung beinhaltet eine Vielzahl von Ports zur Kopplung mit dem Arbeitsplatzsystem, die Sprachverarbeitungsvorrichtung beinhaltet wenigstens einen Port zur Kopplung mit dem Telefon, die Zell-/Rahmenverarbeitungsvorrichtung ist zur Kopplung mit dem lokalen Netzwerk ausgestaltet, und ein Peripheriesteuerprozessor kann vorgesehen sein, welcher Interrupts und DMA-Anforderungen verarbeitet.
Implementierungen können eines oder mehrere der folgenden Merkmale beinhalten. Die Paketverarbeitungsvorrichtung kann eine Bus-Bridge zur Kopplung mit dem Bus, eine 10/100bT-Schnittstelle, eine Wireless-LAN-Schnittstelle, eine Universal-Serial-Bus-Schnittstelle und eine Home-Phone-Line-Networking-Alliance-Schnittstelle beinhalten. Die Sprachverarbeitungsvorrichtung kann eine Bus-Bridge zur Kopplung mit dem Bus, einen oder mehrere PCM-Ports, eine Mailbox und einen DSP-Kern beinhalten. Die Zell-/Rahmenverarbeitungsvorrichtung kann eine Rahmenverarbeitungsvorrichtung zum Senden und Empfangen von Rahmen über das eine oder mehrere Paketnetzwerke, eine ATM-Verarbeitungsvorrichtung zum Senden und Empfangen von Daten über ATM-Netzwerke und eine Verschlüsselungseinheit zur Verschlüsselung der Daten beinhalten.
Kurzbeschreibung der Zeichnungen
Die vorangegangenen Aspekte und viele der damit einhergehenden Vorteile dieser Erfindung werden leichter zu verstehen sein, wenn dieselbe anhand der folgenden detaillierten Beschreibung im Zusammenhang mit den beigefügten Zeichnungen besser verstanden wird, wobei:
1 ein Blockdiagramm eines Internet-Protocol-Telefons in Übereinstimmung mit der vorliegenden Erfindung ist;
2 ein Blockdiagramm eines Voice-over-Internet-Protocol-Prozessors in Übereinstimmung mit der vorliegenden Erfindung ist, welcher einen integrierten USB-Port, Medienzugriff-Controller (Media-Access-Controller), Repeater-Ports und ein Paar von integrierten Pulse-Code-Modulation-Ports beinhaltet;
3 ein Blockdiagramm eines integrierten Zugangsvorrichtungscontrollers gemäß einer weiteren Implementierung der Erfindung ist.
Detaillierte Beschreibung
Kurz gesagt kann der Voice-over-IP-Netzwerkprozessor verwendet werden, um sowohl Computer- als auch Sprachdaten über ein Paketcomputernetzwerk zu übertragen. Ein Netzwerkprozessor gemäß einem Ausführungsbeispiel der Erfindung beinhaltet eine integrierte Schaltungsanordnung, welche den Prozessor mit einer Vielfalt von Peripheriegeräten verbindet. Spezifisch beinhaltet der Netzwerkprozessor einen integrierten Universal- Serial-Bus (USB), IEEE-802.3-Medienzugriff-Controller (Media Access Controller, MAC), einen Repeater und ein integriertes Paar von PCM-HDLC-Ports, welche es ermöglichen, auf einfache Weise Peripheriegeräte wie z.B. A/D- und D/A-Wandler mit dem Prozessor zu koppeln. Die Peripherieschnittstellen sind über einen Flexible-Peripheral-Interconnect(FPI)-Bus in den Prozessor integriert.
Ein Netzwerkprozessor gemäß einem weiteren Ausführungsbeispiel der Erfindung beinhaltet einen eingebetteten Prozessor, eine Paketverarbeitungsvorrichtung, eine Sprachverarbeitungsvorrichtung und eine Zell-/Rahmenverarbeitungsvorrichtung, welche alle mit einem Systembus gekoppelt sind. Ebenfalls mit dem Bus gekoppelt ist ein Peripheriesteuerungsprozessor, um Interrupts und Direktspeicherzugrifffunktionen (Direct-Memory-Access- oder DMA-Funktionen) zu bewältigen, ein Pufferspeicher und eine Vielzahl von Peripheriegeräten. Die Paketschnittstelle kann zur Kopplung mit einer Vielzahl von Paketnetzwerken betreibbar sein, wie zum Beispiel lokale Netze über eine 10/110bT-Schnittstelle, ein drahtloses lokales Netz, ein Universal-Serial-Bus-Netzwerk oder ein Home-Phone-Network-Association-Netzwerk. Die Zell-/Rahmenverarbeitungsvorrichtung kann eine Kopplung mit ATM-Netzwerken, Frame-Relay-Netzwerken oder xDSL-basierten Netzwerken gewährleisten.
1 ist ein Blockdiagramm eines Voice-over-Internet-Protocol(IP)-Telefonsystems, welches gemäß einer Implementierung der vorliegenden Erfindung aufgebaut ist. Das Telefonsystem 10 beinhaltet einen Netzwerkprozessor 12, welcher eine Vielzahl von Funktionen ausübt, einschließlich eines Zusammensetzens eines digitalen Sprachsignals zu einer Reihe von Paketen und eines Sendens und Empfangens von Paketen über ein lokales Netz 13.
Das lokale Netz kann über ein Gateway (nicht dargestellt) mit einem weiträumigen Netz, wie zum Beispiel dem Internet, gekoppelt sein. Das Telefonsystem 10 beinhaltet auch ein Mikrophon 14a, einen Lautsprecher 14b und ein Handteil 14c, welche über einen Digital-Analog/Analog-Digital(DA/AD)-Wandler 22 mit dem Netzwerkprozessor 12 verbunden sind. Der DA/AD-Wandler 22 ist über einen integrierten Pulse-Code-Modulation(PCM)-Port 24, welcher unten genauer beschrieben wird, mit dem Netzwerkprozessor 12 verbunden. Jeder von den PCM-Ports kann bis zu 30 Zeitschlitze verarbeiten, wobei jeder Schlitz in der Lage ist, einen 64Kbit/s-Sprachkanal zu bewältigen. Die PCM-Ports dienen daher als die Schnittstelle zwischen der internen Hardware des IP-Prozessors und einem externen Peripheriegerät. Zusätzlich zum Senden und Empfangen von Sprachdaten sendet und empfängt das Telefonsystem auch Daten von einem Arbeitsplatzsystem 18, welches über einen Ethernet-Port 26 mit dem Netzwerkprozessor 12 verbunden ist. Ein zweiter Ethernet-Port 28 wird verwendet, um den Netzwerkprozessor mit dem lokalen Netz 13 zu verbinden.
Eine Tastatur 30 ist mit dem Netzwerkprozessor 12 gekoppelt, um es einem Benutzer zu ermöglichen, Telefonnummern zu wählen, und ein LCD-Display 32 ist vorgesehen, so dass ein Benutzer die auf der Tastatur eingegebenen Informationen sehen kann. Schließlich beinhaltet das Telefonsystem 10 eine Speichereinheit 34, um Programme und andere von dem Netzwerkprozessor 12 benötigte Daten zu speichern.
2 ist ein Blockdiagram des Netzwerkprozessors 12, dessen Details in der Spezifikation mit dem Titel „Harrier-VT" beschrieben sind. Der Netzwerkprozessor 12 beinhaltet einen Kernprozessor 202, einen internen Bus 34, eine Bussteuerungseinheit 204, eine Datenspeichereinheit 206, eine Programmspeichereinheit 208, eine Codespeichereinheit 209, eine externe Busschnittstelle 210, eine externe Mastereinheit 212, einen Peripheriesteuerungsprozessor 214, eine Energieverwaltungseinheit 216, welche einen Watchdog-Timer 215 beinhaltet, einen System-Timer 222, eine Mehrzweck-Timereinheit 220, serielle Schnittstellen 226, ein Parallelportmodul 225, einen Taktgeber, welcher durch einen Oszillator 250 und eine Phasenregelschleife (Phase-Locked-Loop, PLL) 218 gebildet ist, einen JTAG/OOCS-Port 228, eine FPI-Brigde 252 und Schnittstellen für einen Ethernet-Port 40, einen USB-Port 56 und PCM-Ports 24.
Der Kernprozessor 202 ist beispielhaft der TriCore-Prozessor, verfügbar von Infineon Technologies, Corp. Der TriCore ist ein 32-Bit-Mikrocontroller/DSP-Kern, welcher zwei Hauptpipelines, welche Integer- und-Lade-/Speicheroperationen unterstützen und eine dritte Pipeline, welche einen optimierten DSP-Schleifenbetrieb unterstützt, beinhaltet.
Der interne Bus 34 ist beispielhaft der FPI-Bus, welcher in den Spezifikationen mit dem Titel „Flexibel Peripherals Interconnect Bus Version 3.2" und „BPI Specification Draft Version 0.9" beschrieben ist. Kurz gesagt ist der FPI-Bus 34 ein Hochgeschwindigkeits-32-Bit-Adress/Daten-Bus, welcher ein Burst-Lesen und -Schreiben mit 2, 4 oder 8 Worten unterstützt.
Die Bussteuerungseinheit 204 bewältigt die Busentscheidung zwischen den On-Chip-FPI-Bus-Mastereinheiten (d.h. dem JTAG-Port 228 zur Debug-Unterstützung, dem Peripheriesteuerungs prozessor 214, der externen Mastereinheit 212, der Programmspeichereinheit 208, der Datenspeichereinheit 206, einer Sendedatenmanagementeinheit 24A und einer Empfangsdatenmanagementeinheit 24B). Sie dient ferner als Vorgabe-Bus-Slave, wenn eine ungültige/nicht existierende Einheit adressiert wird und erfasst Busfehler und Timeout-Ereignisse.
Die Datenspeichereinheit 206 dient der Datenspeicherspeicherung und beinhaltet einen lokalen On-Chip-Speicher, einen Cache und eine Schnittstelle zu dem internen Bus 34.
Die Programmspeichereinheit 208 dient der Programmspeicherspeicherung und beinhaltet einen lokalen On-Chip-Speicher, einen Cache und eine Schnittstelle zu dem internen Bus 34.
Die Codespeichereinheit 206 ist ein Second-Level-Programmspeicher und ist direkt mit der Programmspeichereinheit 208 verbunden.
Die externe Buseinheit 210 stellt die Schnittstelle zwischen dem Prozessor 12 und den Systemgeräten bereit. Bei dem dargestellten Ausführungsbeispiel hat die externe Buseinheit 210 einen demultiplexten 24-Bit-Adress- und einen 32-Bit-Datenbus und kann beispielsweise mit einem externen ROM, EPROM, SRAM und synchronen DRAM gekoppelt sein.
Die externe Mastereinheit 212 ist ein Chipauswahlpin für einen Zugriff auf Stellen des internen Busses 34 unter Verwendung eines externen Bus-Masters.
Der Peripheriesteuerungsprozessor 214 dient als ein DMA-Controller und Interrupt-Service-Prozessor. Er entlastet die CPU von den zeitkritischsten Interrupts. Kurz gesagt ist der Peripheriesteuerungsprozessor 214 ein programmierbarer, interruptgesteuerter Mikrocontroller zur Datenübertragungs- und Peripheriesteuerung und beinhaltet Befehle für DMA- und Bitverarbeitung.
Der Prozessor 12 beinhaltet drei Zeitsteuerungseinheiten: den Watchdog-Timer 215, den Systemtimer 222 und die Mehrzweck-Timereinheit 220. Der Watchdog-Timer bietet einen Wiederherstellungsmechanismus aus Hardware- oder Softwarefehlern. Der Systemtimer 222 ist ein 56-Bit-Timer mit hoher Präzision und breitem Bereich, welcher eine Systemzeit für Betriebssysteme und andere Zwecke bereitstellt. Die Mehrzweck-Timereinheit 220 beinhaltet drei Mehrzweck-32-Bit-Timer 220a, 220b, 220c. Die drei Timer können bei der Zeitsteuerung von Ereignissen, Zählung von Ereignissen und Erfassung von Ereignissen verwendet werden. Ferner können die Timer in einem eigenständigen Modus laufen oder miteinander verbunden werden, um komplexere Aufgaben zu erfüllen.
Drei serielle Schnittstellen 226 sind vorgesehen: ein synchroner serieller Kanal (Synchronous Serial Channel) 226a, und zwei asynchrone serielle Kommunikationsschnittstellen 226b und 226c. Der synchrone serielle Kanal 226a unterstützt eine synchrone Kommunikation mit Vollduplex und Halbduplex zwischen dem Prozessor 12 und anderen externen Vorrichtungen, wie z.B. Mikrocontrollern, Mikroprozessoren und dergleichen. Die asynchronen Schnittstellen 226b, 226c arbeiten in entweder einem asynchronen oder einem synchronen Modus.
Die Phasenregelschleife 218 beinhaltet eine Taktgenerator-/Oszillatorschaltung 218A. Die PLL 218 ermöglicht eine Verbindung mit entweder einem On-Chip-Schwingkristall 250 oder einem externen Kristall oder Taktgeber.
Die Energieverwaltungseinheit 216 ermöglicht, batteriebetriebenen Vorrichtungen Rechnung zu tragen. Die Energieverwaltungseinheit 216 beinhaltet ein Rücksetzsystem 217 für Einschalt-, Hardware-, Software- und Watchdog-Timer-Resets.
Der USB-Port 56 ist in derselben Schaltung wie der Netzwerkprozessor 12 integriert, wie in der Spezifikation mit dem Titel „Universal Serial Bus Device Controller Version 1.1" beschrieben.
Um den Netzwerkprozessor 12 direkt mit dem lokalen Netz zu verbinden, beinhaltet der Prozessor eine IEEE-802.3-Schnittstelle 40, welche ein Paar von IEEE-802.3-Medienzugriff-Controllern 70a, 70b und einen Repeater 70c in Übereinstimmung mit dem IEEE-Standard beinhaltet.
Jeder von den USB-Ports, 802.3-MACs und den PCM-Ports sind mit dem internen Bus verbunden, wie z.B. dem Flexible-Peripheral-Interconnect-Bus 34, welcher in den Spezifikationen mit dem Titel „Flexible Peripherals Interconnect Bus Version 3.2" und „BPI Specification Draft Version 0.9" beschrieben ist.
Wie oben beschrieben, beinhaltet der Netzwerkprozessor 12, um eine geeignete Schnittstelle zu dem DA/AD-Wandler 22 bereitzustellen, ein Paar von integrierten PCM-Ports 24. die PCM-Ports umfassen eine Anzahl von Subkomponenten, welche einen Datenmanagement-Sendeblock 24A und einen Datenmanagement-Empfangsblock 24B beinhalten, welche in der beigefügten Spezifikation mit dem Titel „Macro Specification DMUT Version 2.2" und „Macro Specification DMUR Version 2.2" beschrieben sind.
Zusätzlich beinhalten die PCM-Ports einen Sende- und Empfangspufferspeicher 24C und 24D, welche in den Spezifikationen mit dem Titel „Macro Specification TB Version 2.1", „Macro Specification TB data sheet" und „Receive Buffer V2.1" beschrieben sind.
Ebenfalls in den PCM-Ports 24 enthalten sind Protokollgerät-Sende- und Empfangsblöcke 24E und 24F, welche in den Spezifikationen mit dem Titel „Protocol Machine Transmit Version 2.2" und „Macro Specification PMR Version 2.1" beschrieben sind.
Zeitschlitzzuordnung-Empfangs- und Sendeblöcke 24G und 24H sind in den PCM-Ports 24 enthalten und sind in den Spezifikationen mit dem Titel „Timeslot Assigner Receive V2.2.1" und „Timeslot Assigner Transmit V2.2.1" beschrieben.
Der PCM-Port 24 beinhaltet auch einen Empfangs-/Sendeport-Schnittstellenblock 24I, 24J, welche in der Spezifikation mit dem Titel „Receive/Transmit Port Interface V2.3.1" beschrieben sind.
Datenmanagement-Sende- und Empfangsblöcke 24A und 24B sind mit dem FPI-Bus 34 über Master-/Slave-Schnittstellen 24L und 24M verbunden, welche in der Spezifikation mit dem Titel „Platform Concept: SMIF Specification Version 1.0" beschrieben sind.
Die verbleibenden Komponenten des PCM-Ports 24 sind mit dem FPI-Bus 34 verbunden über eine BPI-Schnittstelle 24K wie in „BPI Specification Draft Version 0.9" beschrieben.
3 ist ein Blockdiagramm einer integrierten Zugangsvorrichtung gemäß einer weiteren Implementierung der Erfindung, von welcher verschiedene Komponenten genauer in dem Dokument mit dem Titel „PEB 4261 Version 0.1" beschrieben sind. Der integrierte Zugangsvorrichtungscontroller beinhaltet einen eingebetteten Prozessor 302, wie z.B. den TriCore, verfügbar von Infineon Technologies Corp., eine Paketverarbeitungsvorrichtung 306, eine Sprachverarbeitungsvorrichtung 308 und eine Zell-/Rahmenverarbeitungsvorrichtung 310, welche alle mit einem Systembus 334 gekoppelt sind. Der Systembus 334 ist beispielhaft der FPI-Bus, beschrieben in den Spezifikationen mit dem Titel „Flexibel Peripherals Interconnect Bus Version 3.2" und „BPI Specification Draft Version 0.9".
Ebenfalls mit dem FPI-Bus 334 gekoppelt ist ein Peripheriesteuerungsprozessor (Peripheral Control Processor, PCP) 304 zur Verarbeitung von Interrupts und Direktspeicherzugriff(DMR)-Funktionen, ein Pufferspeicher 312 und eine Vielzahl von Peripheriegeräten 316. Der PCP-Prozessor 304 und die Peripheriegeräte 316 können bekannte Vorrichtungen sein, welche mit dem eingebetteten TriCore-Prozessor verbunden sind.
Der TriCore ist ein 32-Bit-Mikrocontroller/DSP-Kern, welcher zwei Hauptpipelines, welche Integer- und Lade-/Speichervorgänge unterstützen, und eine dritte Pipeline, welche einen optimierten DSP-Schleifenbetrieb unterstützt, beinhaltet.
Die Paketverarbeitungsvorrichtung 306 beinhaltet eine FPI-Bridge 380 zur Kopplung mit dem FPI-Bus 334, eine PCP-Paketvorverarbeitungseinheit 350 und eine Vielzahl von I/O-Einheiten, welche einen Ethernet-Port 352, einen Wireless- Local-Area-Network-Port 354, einen Universal-Serial-Bus-Port 356 und einen Home-PNA(Phoneline Networking Alliance)-Port 358 beinhalten. Die I/O-Einheiten der Paketverarbeitungsvorrichtung sind mit einem Arbeitsplatzsystem (nicht dargestellt), wie z.B. einem Personalcomputer, gekoppelt. Ein beispielhafter USB-Port ist in dem US-Patent US-A-6 757 763 beschrieben. Der Ethernet-Port 352 ist in Übereinstimmung mit dem IEEE-802.3-Standard implementiert. Der Wireless-LAN-Port 354 kann beispielsweise den IEEE-802.11-WLAN-Standard einsetzen. Der HPNA-Port kann den Standard Home PNA 2.0 einsetzen; ähnliche Ports sind von Anbietern wie z.B. NetGear und D-Link verfügbar.
Die Sprachverarbeitungsvorrichtung 308 ist mit dem öffentlichen Telefonnetz gekoppelt und beinhaltet eine FPI-Bridge 382, wenigstens einen integrierten PCM-Port 360, eine Mailbox 362 und einen DSP 364.
Der PCM-Port 360 ist allgemein ähnlich zu demjenigen, welcher oben mit Bezug auf die Dokumente mit dem Titel „Macro Specification DMUT Version 2.2", „Macro Specification DMUR Version 2.2", „Macro Specification TB Version 2.1", „Macro Specification TB data sheet", „Receive Buffer V2.1", „Protocol Machine Transmit Version 2.2", „Macro Specification PMR Version 2.1", „Timeslot Assigner Receive V2.2.1", „Timeslot Assigner Transmit V2.2.1", „Receive/Transmit Port Interface V2.3.1" bzw. „Platform Concept: SMIF Specification Version 1.0" beschrieben wurde.
Der digitale Signalprozessor (DSP) 364 und die Mailbox 362 können als bekannte Systeme implementiert sein, beispielsweise als ein DSP, welcher ähnlich zu demjenigen des eingebetteten TriCore-Controllers ist.
Die Zell-/Rahmenverarbeitungsvorrichtung 110 ist dazu betreibbar, gemäß einer Vielzahl von Standards Zellen und/oder Rahmen über ein Paketnetzwerk zu senden und empfangen. Somit kann die Zell-/Rahmenverarbeitungsvorrichtung 310 eine Rahmenverarbeitungsvorrichtung 368 und eine ATM-Zellverarbeitungsvorrichtung 370 beinhalten. Eine Vielzahl von Eingangs-/Ausgangsports kann vorgesehen sein: ein SCC(V.35)-, d.h. Frame-Relay-, Port 314b; eine Utopia-Schnittstelle 314a und ein PCM-Port 314c zur Kopplung mit einem XDSL-Kanal. Andere Paketnetzwerkschnittstellen, wie z.B. Ethernet-Schnittstellen, können vorgesehen sein.
Zusätzlich kann die Zell-/Rahmenverarbeitungsvorrichtung 310 eine Verschlüsselung einsetzen, um die Kommunikation über das Paketnetzwerk zu schützen.
Der Netzwerkprozessor 312a implementiert allgemein Paket- und Rahmenbetriebsweisen. In einer Paketbetriebsweise kann das System 312a mit einem lokalen Netz über die 10/100bT-Schnittstelle 352, einem drahtlosen lokalen Netz über die WLAN-Schnittstelle 354, einem USB-basierten Netzwerk über die USB-Schnittstelle 356 oder einem Home-Telephone-basierten Netzwerk über die HPNA-Schnittstelle 358 gekoppelt sein. Der Paketsteuerungsprozessor 350 überwacht Datenübertragungen zu und von diesen Schnittstellen.
Beispielsweise wird im Betrieb Sprache über einen externen Sprachkodierer (nicht dargestellt) kodiert, welcher mit einem der PCM-Ports 360 verbunden ist. Die kodierten Sprachdaten werden über den Bus 334 zu einem externen Speicher transportiert (z.B. über eine DRAM-Schnittstelle 335). Der Prozessor 302 liest die Daten aus dem Speicher, führt eine Sprachkom pression aus und schreibt sie dann zurück in den externen Speicher. Als nächstes werden die Sprachpakete aus dem externen Speicher gelesen und, wiederum über den Bus 334, an eine der Paketschnittstellen 352, 354, 356, 358 weitergeleitet. Die Daten werden dann in das entsprechende Netzwerk eingespeist.
In der Empfangsrichtung hört die geeignete Schnittstelle 352, 354, 356, 358 nach Verkehr. Bei Erfassung werden die entsprechenden Datenpakete an den externen Speicher überführt. Der Prozessor 302 liest diese Daten, führt eine Sprachkompression aus und schreibt sie zurück in den externen Speicher. Danach werden die Daten über die PCM-Schnittstelle zu einer externen Dekodiervorrichtung (nicht dargestellt) transportiert.
In einer Zell-/Rahmenbetriebsweise kann das System über eine Schnittstelle 314a mit einem ATM25-Netzwerk, über eine Schnittstelle 314b mit einem Frame-Relay-Netzwerk oder über eine Schnittstelle 314c mit einem xDSL-Netzwerk gekoppelt sein. Im Betrieb wird Sprache von einem externen Sprachkodierer (nicht dargestellt) kodiert, welcher mit einem der PCM-Ports 360 verbunden ist. Die kodierten Sprachdaten werden über den Bus 334 zu dem externen Speicher transportiert (z.B. über die DRAM-Schnittstelle 335). Der Prozessor 302 liest die Daten aus dem Speicher, führt eine Sprachkompression aus und schreibt sie dann zurück in den externen Speicher. Als nächstes werden die Sprachdaten aus dem externen Speicher gelesen und, wiederum über den Bus 334, an die Zell-/Rahmenverarbeitungsvorrichtung 310 weitergeleitet. Die Zell-/Rahmenverarbeitungsvorrichtung 310 kann unter Verwendung der Verschlüsselungseinheit 366 eine Verschlüsselung ausführen. Als nächstes werden die Daten, abhängig davon, welches Netzwerk mit dem Prozessor gekoppelt ist, in der Rahmenverarbei tungsvorrichtung 368 oder der ATM/Zell-Verarbeitungsvorrichtung 370 formatiert. Die Daten werden dann in das entsprechende Netzwerk eingespeist.
In der Empfangsrichtung hört die geeignete Schnittstelle 314a, 314b, 314c nach Verkehr. Bei Erfassung werden die Rahmen oder Zellen deformatiert und werden an den externen Speicher überführt. Der Prozessor 302 liest diese Daten, führt eine Sprachkompression aus und schreibt sie zurück in den externen Speicher. Danach werden die Daten über die PCM-Schnittstelle 360 zu einer externen Dekodiervorrichtung (nicht dargestellt) transportiert.
Wie aus der obigen Beschreibung ersichtlich ist, ist die vorliegende Erfindung ein Voice-over-IP-Netzwerkprozessor mit integrierten Schnittstellenports, welche es dem Prozessor ermöglichen, auf einfache Weise mit einer Vielzahl von externen Komponenten und Peripheriegeräten gekoppelt zu werden.

Claims

Prozessor (12; 312a) zur Verwendung in einem Telekommunikationssystem (10) mit Voice-over-Internet Protocol (VoIP), umfassend: einen Bus (334); einen Prozessorkern (302), welcher mit dem Bus (334) gekoppelt ist; eine Paketverarbeitungsvorrichtung (306), welche mit dem Bus (334) gekoppelt ist und wenigstens einen Port (352–358) zur Kopplung mit einem Arbeitsplatzsystem (18) beinhaltet, um in einem Paketmodus des Prozessors (12; 312a) Datenpakete über den Bus (334) zwischen dem Arbeitsplatzsystem (18) und einem Speicher zu übertragen; eine Sprachverarbeitungsvorrichtung (308), welche mit dem Bus (334) gekoppelt ist und wenigstens einen Port (360) zur Kopplung mit einem Telefon (10c) beinhaltet, um Sprachdaten zwischen dem Telefon (10c) und dem Speicher zu übertragen; und eine Zell-/Rahmenverarbeitungsvorrichtung (310), welche mit dem Bus (334) gekoppelt ist und eine Rahmenverarbeitungsvorrichtung (368), welche wenigstens einen Port (314b) zur Kopplung mit einem Paketnetzwerk beinhaltet, und eine Zellverarbeitungsvorrichtung (370), welche wenigstens einen Port (314a) zur Kopplung mit einem Zellnetzwerk beinhaltet, umfasst, wobei die Rahmenverarbeitungsvorrichtung (368) vorgesehen ist, um in einem Zell-/Rahmenmodus des Prozessors (12; 312a) über den Bus (334) Datenrahmen zwischen dem Paketnetzwerk und dem Speicher zu übertragen, und wobei die Zellverarbeitungsvorrichtung (370) vorgesehen ist, um in dem Zell-/Rahmenmodus des Prozessors (12; 312a) Datenzellen zwischen dem Zellnetzwerk und dem Speicher zu übertragen, wobei der Prozessorkern (302) vorgesehen ist, um die Sprachdaten aus dem Speicher auszulesen, eine Sprachkompression durchzuführen und die komprimierten Sprachdaten zurück in den Speicher zu schreiben.
Prozessor (12; 312a) nach Anspruch 1, wobei die Paketverarbeitungsvorrichtung (306) eine Bus-Bridge (380) zur Kopplung mit dem Bus (334) beinhaltet, und wobei der wenigstens eine Port der Paketverarbeitungsvorrichtung (306) eine 10/100bT-Schnittstelle (352), eine Wireless-LAN-Schnittstelle (354), eine Universal-Serial-Bus-Schnittstelle (356) und eine Home-Phone-Line-Networking-Alliance-Schnittstelle (358) umfasst.
Prozessor (12; 312a) nach Anspruch 1 oder 2, wobei die Sprachverarbeitungsvorrichtung (308) eine Bus-Bridge (382) zur Kopplung mit dem Bus (334), wenigstens einen PCM-Port (360) zur Kopplung mit dem Telefon (10c), eine Mailbox (362) und einen DSP-Kern (364) umfasst.
Prozessor (12; 312a) nach einem der Ansprüche 1–3, wobei die Zell-/Rahmenverarbeitungsvorrichtung (310) eine Verschlüsselungseinheit (366) zur Verschlüsselung von Datenrahmen, welche von der Rahmenverarbeitungsvorrichtung (368) an das Paketnetzwerk übertragen werden sollen, bzw. von Datenzellen, welche von der Zellverarbeitungsvorrichtung (370) an das Zellnetzwerk übertragen werden sollen, umfasst.
Prozessor (12; 312a) nach einem der Ansprüche 1–4, wobei die Zellverarbeitungsvorrichtung (370) eine ATM-Verarbeitungsvorrichtung zum Senden und Empfangen von ATM-Zellen an bzw. von einem ATM-Netzwerk ist.
Telekommunikationssystem (10), umfassend: ein lokales Netz (13); ein Arbeitsplatzsystem (18); ein Telefon (10c); und eine Voice-over-Internet-Protocol-Schnittstelle (18), welche das Telefon (10c) und das Arbeitsplatzsystem (18) mit dem lokalen Netzwerk (13) koppelt, wobei die Voice-over-Internet-Protocol-Schnittstelle (18) einen Prozessor (12; 312a) nach einem der Ansprüche 1–5 beinhaltet, wobei die Paketverarbeitungsvorrichtung (306) des Prozessors (12; 312a) über den wenigsten einen Port (352–358) der Paketverarbeitungsvorrichtung (306) mit dem Arbeitsplatzsystem (18) gekoppelt ist, wobei die Sprachverarbeitungsvorrichtung (308) des Prozessors (12; 312a) über den wenigstens einen Port (360) der Sprachverarbeitungsvorrichtung (308) mit dem Telefon (10c) gekoppelt ist, und wobei die Rahmenverarbeitungsvorrichtung (368) und die Zellverarbeitungsvorrichtung (370) der Zell-/Rahmenverarbeitungsvorrichtung (310) des Prozessors (12; 312a) über den wenigstens einen Port der Rahmenverarbeitungsvorrichtung (368) bzw. den wenigstens einen Port der Zellverarbeitungsvorrichtung (370) mit dem lokalen Netzwerk (13) gekoppelt sind.