DE60124488T2

DE60124488T2 - Verschachteler und Verschachtelungsverfahren für einen UMTS Turboenkoder

Info

Publication number: DE60124488T2
Application number: DE60124488T
Authority: DE
Inventors: Samsung Electronics Co. Sung-Chul Suwon-city 442-370 Han
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2000-09-29
Filing date: 2001-09-05
Publication date: 2007-03-01
Anticipated expiration: 2021-09-06
Also published as: JP2002190743A; DE60124488D1; JP3636684B2; EP1195910B1; US7155642B2; EP1195910A3; US20020091900A1; EP1195910A2; KR100393608B1; KR20020025477A

Description

Die vorliegende Erfindung betrifft im Allgemeinen einen Turbo-Codierer für ein Funkkommunikationssystem, und im Besonderen betrifft die vorliegende Erfindung einen Interleaver für einen Turbo-Codierer in einem UMTS- (Universal Mobile Telecommunication System) System und ein Verfahren zum Durchführen von Interleaving.
Ein Turbo-Codierer, der einen Turbo-Code verwendet, wird im Allgemeinen für ein Funkkommunikationssystem, wie beispielsweise ISDN- (Integrated Services Digital Network), digitale Mobilfunknetz-, W-CDMA- (Wideband Code Division Multiple Access) und IMT-2000-Systeme, verwendet. Der Turbo-Codierer umfasst einen Interleaver, der eine Codewortabstandseigenschaft verbessert, indem er die in den Turbo-Codierer eingegebenen Daten randomisiert. Die Leistung des Turbo-Codierers hängt hauptsächlich von dem Interleaver ab.
1 illustriert einen Aufbau eines herkömmlichen Turbo-Codierers, der allgemein mit der Referenznummer 106 bezeichnet ist. Der Turbo-Codierer 106 umfasst, wie dargestellt, eine erste Codierer-Komponente 102 zum Codieren von Eingangs-Rahmendaten dK in Ausgangs-Rahmendaten Y1K, einen Interleaver 100 zum Verschachteln von Eingangs-Rahmendaten dK, eine zweite Codierer-Komponente 104 zum Codieren der aus dem Interleaver 100 ausgegebenen verschachtelten Daten in Ausgangs-Daten Y2K. Als Ergebnis gibt der Turbo-Codierer 106 die Daten XK, die den nicht-codierten Eingangs-Rahmendaten dK entsprechen, die codierten Daten Y1K sowie die verschachtelten codierten Daten Y2K aus. Der Interleaver 100 gibt Daten aus, die der Größe der Eingangs-Rahmendaten dK entsprechen, und permutiert die Datenbitsequenz, die in die zweite Codierer-Komponente 104 eingegeben wird, um die Korrelation zwischen den Datenbits zu reduzieren.
Im Folgenden wird eine ausführliche Beschreibung des Interleavers 100 gegeben. Der Interleaver 100 speichert die Eingangsdaten sequenziell in einem Speicher mit einer Matrixstruktur aus Reihen und Spalten, und initialisiert anschließend die in Übereinstimmung mit der Anzahl der Eingangs-Datenbits bestimmten Interleaving-Parameter. Das heißt, der Interleaver 100 legt verschiedene Parameter, wie beispielsweise den Index der Reihenanzahl der rechteckigen Matrix j und den Index der Spaltenanzahl der rechteckigen Matrix i sowie die Primzahl p und die primitive Wurzel μ für Permutation zwischen Reihen und innerhalb einer Reihe zum Verschachteln der Eingangsdaten sowie die Anzahl R der Reihen und die Anzahl C der Spalten auf Werte fest, die der Anzahl K der Eingangs-Datenbits unter Bezugnahme auf die Tabelle in dem Speicher entsprechen.
Wenn beispielsweise die Anzahl der Eingangs-Datenbits K = 40 ist, werden die Parameter als R = 5, C = 8, p = 7 und μ = 3 bestimmt. Der Interleaver 100 ordnet anschließend die Eingangsdaten, wie im Folgenden in der Tabelle 1 dargestellt, in einer 5 × 8-Matrix des Speichers an.
Tabelle 1
Im Anschluss daran führt der Interleaver 100 zunächst das Interleaving an den Reihen der Eingangsdaten durch, die, wie in Tabelle 1 dargestellt, angeordnet sind. Zu diesem Zeitpunkt bestimmt der Interleaver 100 ein Muster T(j) für Permutation zwischen Reihen, um das Interleaving an den Reihen durchzuführen. Das Muster T(j) für Permutation zwischen Reihen ist eine Funktion zum Verschachteln der Eingangsdaten zwischen Reihen, und wird durch die folgende Gleichung (1) entsprechend der Anzahl K der Eingangs-Datenbits bestimmt.
Gleichung (1):

T(j) = pat4 (für 40 ≤ K ≤ 159)
T(j) = pat3 (für 160 ≤ K ≤ 200)
T(j) = pat1 (für 201 ≤ K ≤ 480)
T(j) = pat3 (für 481 ≤ K ≤ 530)
T(j) = pat1 (für 531 ≤ K ≤ 2280)
T(j) = pat2 (für 2281 ≤ K ≤ 2480)
T(j) = pat1 (für 2481 ≤ K ≤ 3160)
T(j) = pat2 (für 3161 ≤ K ≤ 3210)
T(j) = pat1 (für 3211 ≤ K ≤ 5114)

wobei pat1 = {19,9,14,4,0,2,5,7,12,18,10,8,13,17,3,1,16,6,15,11}
pat2 = {19,9,14,4,0,2,5,7,12,18,16,13,17,15,3,1,6,11,8,10}
pat3 = {9,8,7,6,5,4,3,2,1,0} und
pat4 = {4,3,2,1,0}

Der Interleaver 100 permutiert die Reihen der Eingangsdaten durch das Kopieren einer T(j)-ten Reihe der ursprünglichen Matrix in eine j-te Reihe der neuen Matrix entsprechend dem Muster T(j) für Permutation zwischen Reihen. Das heißt, da die Anzahl der Eingangs-Datenbits K = 40 ist, wird das Muster für Permutation zwischen Reihen als T(j) = pat4 festgelegt. Die folgende Tabelle 2 stellt eine Matrix der Eingangsdaten dar, die entsprechend der ausgewählten Permutationssequenz der Permutation zwischen Reihen unterzogen wurden. Wie in Tabelle 2 dargestellt, sind die Daten der 4-ten Reihe der ursprünglichen Matrix in der 0-ten Reihe der neuen Matrix neu angeordnet; die Daten der 3-ten Reihe der ursprünglichen Matrix sind in der 1-ten Reihe der neuen Matrix neu angeordnet; die Daten der 2-ten Reihe der ursprünglichen Matrix sind in der 2-ten Reihe der neuen Matrix neu angeordnet; die Daten der 1-ten Reihe der ursprünglichen Matrix sind in der 3-ten Reihe der neuen Matrix neu angeordnet; und die Daten der 0-ten Reihe der ursprünglichen Matrix sind in der 4-ten Reihe der neuen Matrix neu angeordnet.
Tabelle 2
Im Anschluss daran berechnet der Interleaver 100 entsprechend der folgenden Gleichung (2) sequenziell eine minimale Primzahlsequenz q(j), eine permutierte Primzahlsequenz r(j) sowie eine Basissequenz s(i) für Permutation innerhalb einer Reihe, die Permutationssequenzen für Permutation innerhalb einer Reihe sind:
Gleichung 2

g.c.d{q(j), p – 1} = 1, q(j) > 6, q(j) > q(j – 1), q = 1,2, ...,R – 1, q(0) = 1 (wobei g.c.d der größte gemeinsame Teiler ist)
r[T(j)] = q(j), j = 0,1, ...,R – 1
s(i) = [μxs(i – 1)] mod p, i = 1, 2, ..., (p – 2), s(0) = 1

Des Weiteren berechnet der Interleaver 100 entsprechend der folgenden Gleichung (3) ein abschließendes Muster Uⁱ(j) für Permutation innerhalb eine Reihe für die Permutation zwischen Reihen/innerhalb einer Reihe unter Verwendung der Basissequenz s(i) für Permutation innerhalb einer Reihe.
Gleichung 3

1. U^j(i) = s{[ixr(j)] mod (p – 1)}, i = 0,1,2, ..., p – 2, U(p – 1) = 0 (für C = p)
2. U^j(i) = s{[ixr(j)] mod (p – 1)}, i = 0,1,2, ..., p – 2, U(p – 1) = 0, U(p) = p (für C = p + 1). Wenn K = C × R, wird U^R–1(p) nach der Permutation innerhalb einer Reihe durch U^R–1(0) ersetzt.
3. U^j(i) = s{[ixr(j)] mod (p – 1)} – 1, i = 0,1,2, ..., p – 2, (für C = p)

Das heißt, die Werte U^j(i) des abschließenden Musters für Permutation innerhalb einer Reihe werden für die jeweiligen Spalten entsprechend der folgenden Gleichung (4) berechnet.
1G TS 25.212 V3.3.0 (2000-06) ist eine technische Spezifikation des 3GPPs (Third Generation Partnership Project), die die Eigenschaften der Layer 1-Multiplexing- und Kanalcodierung in dem FDD-Modus von UTRA beschreibt.
TSG R1#4(99)513 präsentiert eine Implementierungsanalyse des Prime Interleavers für 3GPP.
In Übereinstimmung mit einem weiteren Aspekt der vorliegenden Erfindung wird ein Interleaver für einen Turbo-Codierer in einem UMTS-System bereitgestellt. Der Interleaver umfasst ein Register zum Aktualisieren und Registrieren einer Vielzahl von Parametern zum Einstellen eines Funktionszustandes des Interleavers; eine Steuereinrichtung zum Erzeugen eines Steuersignals zum Steuern einer Funktion des Systems durch das Empfangen des Funktionszustandes von dem Register; eine Adressen-Berechnungseinrichtung zum Erzeugen einer abschließend verschachtelten Adresse unter Verwendung eines Musters T(j) für Permutation zwischen Reihen, eines Schrittanordnungswertes incr(j) eines Musters für Permutation innerhalb einer Reihe und einer Basissequenz s(i) für Permutation innerhalb einer Reihe, die von dem Register entsprechend dem durch die Steuereinrichtung erzeugten Steuersignal bereitgestellt werden; sowie eine Datenspeichervorrichtung zum sequenziellen Speichern von in den Turbo-Codierer eingegebenen Daten und Ausgeben von Daten, die der durch die Adressen-Berechnungseinrichtung erzeugten Adresse entsprechen.
Die Adressen-Berechnungseinrichtung umfasst vorzugsweise eine Einrichtung zum Erzeugen eines Musters für Permutation innerhalb einer Reihe zum Berechnen einer Datensequenz des Musters für Permutation innerhalb einer Reihe unter Verwendung des Schrittanordnungswertes incr(j) des Musters für Permutation innerhalb einer Reihe entsprechend dem von der Steuereinrichtung erzeugten Signal; eine Speicheranordnungsvorrichtung für das Muster für Permutation innerhalb einer Reihe, die Zwischendaten speichert, während die Einrichtung zum Erzeugen des Musters für Permutation innerhalb einer Reihe das Muster für Permutation innerhalb einer Reihe berechnet; sowie einen Abschluss-Adressgenerator, der eine Adresse abschließend verschachtelter Daten unter Verwendung des Musters für Permutation zwischen Reihen aus dem Register und der Basissequenz für Permutation innerhalb einer Reihe berechnet, die dem durch die Einrichtung zum Erzeugen des Musters für Permutation innerhalb einer Reihe erzeugten Wert des Musters für Permutation innerhalb einer Reihe entspricht.
Das Register aktualisiert und registriert vorzugsweise Parameter, die verwendet werden, um ein Muster für Permutation zwischen Reihen/innerhalb einer Reihe der zu verschachtelnden Eingangsdaten zu berechnen, und stellt die Parameter der Einrichtung zum Erzeugen des Musters für Permutation innerhalb einer Reihe bereit, um ein Muster für Permutation innerhalb einer Reihe zum Erzeugen eines verschachtelten abschließenden Musters für Permutation innerhalb einer Reihe zu erzeugen.
Das Register aktualisiert und registriert vorzugsweise einen Parameter K, der eine Anzahl von Eingangs-Datenbits anzeigt, einen Parameter μ, der eine primitive Wurzel anzeigt, einen Parameter p, der eine Primzahl anzeigt, einen Parameter R, der eine Anzahl von Reihen der Eingangsdaten anzeigt, einen Parameter C, der eine Anzahl von Spalten der Eingangsdaten anzeigt und einen Parameter TypD, der ein Ausnahme-Verarbeitungs-Anforderungssignal anzeigt. Diese Parameter werden verwendet, um das Muster T(j) für Permutation zwischen Reihen, den Schrittanordnungswert incr(j) des Musters für Permutation innerhalb einer Reihe sowie die Basissequenz s(i) für Permutation innerhalb einer Reihe zu berechnen.
Die Einrichtung zum Erzeugen des Musters für Permutation vereinfacht eine Funktion unter Verwendung eines Musters TI(j) für inverse Permutation zwischen Reihen, das bestimmt wird, indem das Muster T(j) für Permutation zwischen Reihen invertiert wird, um eine permutierte Primzahlsequenz r(j) in einem Prozess zum Berechnen eines abschließenden Musters U^j(i) für Permutation innerhalb einer Reihe zu berechnen.
Die Einrichtung zum Erzeugen eines Musters für Permutation innerhalb einer Reihe umfasst vorzugsweise einen ersten Addierer zum Addieren eines vorangehenden Schrittwertes für Permutation innerhalb einer Reihe, der aus einem Speicher für Muster für Permutation innerhalb einer Reihe ausgelesen wird, zu dem Schrittanordnungswert incr(j) des Musters für Permutation innerhalb einer Reihe, um so einen ersten addierten Wert auszugeben; einen zweiten Addierer zum Addieren des ersten addierten Wertes, der aus dem ersten Addierer ausgegeben wird, zu einer Primzahl – (p – 1), um so einen zweiten addierten Wert auszugeben; einen ersten Multiplexer zum selektiven Ausgeben des ersten oder des zweiten addierten Wertes aus dem ersten oder dem zweiten Addierer; einen Vorzeichen-Detektor, der mit dem zweiten Addierer und dem ersten Multiplexer verbunden ist, um dem ersten Multiplexer ein Auswähl-Steuersignal bereitzustellen, so dass der erste Multiplexer den zweiten addierten Wert als eine Adresse der Basissequenz s(i) für Permutation innerhalb einer Reihe ausgibt, wenn der zweite addierte Wert einen positiven Wert hat, und den ersten addierten Wert als eine Adresse der Basissequenz für Permutation innerhalb einer Reihe ausgibt, wenn der zweite addierte Wert einen negativen Wert hat; einen zweiten Multiplexer zum Ausgeben eines vorgegebenen Anfangswertes während einer Anfangsfunktion der Einrichtung zum Erzeugen des Musters für Permutation innerhalb einer Reihe und zum anschließenden Bereitstellen des Ausgangs für den ersten Multiplexer als eine Leseadresse der Speicheranordnungsvorrichtung für das Muster für Permutation innerhalb einer Reihe für das folgende Muster für Permutation innerhalb einer Reihe.
Der Schrittanordnungswert incr(j) wird vorzugsweise in Übereinstimmung mit einer folgenden Gleichung berechnet: incr(j) = r{TI(j)} mod (p – 1)wobei

incr(j):: der Schritt,
TI(j):: das Muster für inverse Permutation zwischen Reihen,
p:: die Primzahl, und
r(j):: die permutierte Primzahlsequenz ist.

Eine Speicheranordnungsvorrichtung für das Muster für Permutation innerhalb einer Reihe speichert vorzugsweise sequenziell eine Leseadresse einer Spalte, die von dem zweiten Multiplexer ausgegeben wird, und führt eine zuvor gespeicherte Leseadresse zu dem ersten Addierer zurück.
Die voranstehende Aufgabe sowie die voranstehenden Leistungsmerkmale und Vorteile der vorliegenden Erfindung werden anhand der folgenden ausführlichen Beschreibung in Zusammenhang mit den angehängten Zeichnungen offensichtlicher, wobei:
1 ein Blockdiagramm ist, das einen Turbo-Codierer in Übereinstimmung mit dem Stand der Technik darstellt.
2 ist ein Blockdiagramm, das einen Interleaver für einen Turbo-Codierer in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung darstellt, und
3 ist ein ausführliches Blockdiagramm, das eine Einrichtung zum Erzeugen eines Musters für Permutation innerhalb einer Reihe aus 2 darstellt.
Im Folgenden wird ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung in Bezug auf die angehängten Zeichnungen beschrieben. In der folgenden Beschreibung werden bekannte Funktionen oder Konstruktionen nicht ausführlich beschrieben, da diese die Erfindung durch unnötige Einzelheiten unverständlich machen würden.
2 illustriert einen Aufbau eines Interleavers für einen Turbo-Codierer in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung. In Bezug auf 2 werden die Anzahl K der Eingangs-Datenbits, sowie die Parameter R, C, p, μ und TypD, die in Abhängigkeit von der Anzahl K der Eingangs-Datenbits bestimmt werden, in einem Register 200 gespeichert. Der Parameter TypD wird auf ‚1' festgelegt, wenn C = p + 1 und K = C·R.
Des Weiteren werden ein Muster T(j) für Permutation zwischen Reihen, eine Basissequenz s(i) für Permutation innerhalb einer Reihe und ein Schrittanordnungswert incr(j) eines Musters für Permutation innerhalb einer Reihe in einem Speicher des Registers 200 gespeichert. Das Muster T(j) für Permutation zwischen Reihen, die Basissequenz s(i) für Permutation innerhalb einer Reihe und der Schrittanordnungswert incr(j) eines Musters für Permutation innerhalb einer Reihe werden mit i- und j-Werten von einer Steuereinrichtung (nicht dargestellt) bereitgestellt, und die entsprechenden Werte werden einer Adressen-Berechnungseinrichtung 202 bereitgestellt. Das Muster T(j) für Permutation zwischen Reihen wird durch die Gleichung (1) bestimmt, die Basissequenz s(i) für Permutation innerhalb einer Reihe wird durch die Gleichung (2) bestimmt, der Schrittanordnungswert incr(j) eines Musters für Permutation innerhalb einer Reihe wird durch die folgende Gleichung (5) bestimmt.
Gleichung (5)

incr(j) = r(j) mod (p – 1), j = 0,1, ...,R – 1

In einem Ausführungsbeispiel der vorliegenden Erfindung wird ein Muster TI(j) für inverse Permutation zwischen Reihen, das bestimmt wird, indem das Muster T(j) für Permutation zwischen Reihen invertiert wird, eher als das Muster T(j) für Permutation zwischen Reihen in dem Prozess des Berechnens einer permutierten Primzahlsequenz r(j) verwendet, die in Gleichung (5) verwendet wird. Auf diese Weise ist es möglich, die Funktionen zu reduzieren, die erforderlich sind, um die permutierte Primzahlsequenz r(j), wie in der folgenden Gleichung (6) dargestellt, zu berechnen.
Gleichung (6)

r(j) = q[TI(j)], j = 0,1, ...,R – 1

In diesem Fall entspricht die minimale Primzahlsequenz q(j) derjenigen aus Gleichung (2), und das Muster TI(j) für inverse Permutation zwischen Reihen wird durch die folgende Gleichung (7) bestimmt.
Gleichung (7)

TI(j) = pat8 (für 40 ≤ K ≤ 159)
TI(j) = pat7 (für 160 ≤ K ≤ 200)
TI(j) = pat5 (für 201 ≤ K ≤ 480)
TI(j) = pat7 (für 481 ≤ K ≤ 530)
TI(j) = pat5 (für 531 ≤ K ≤ 2280)
TI(j) = pat6 (für 2281 ≤ K ≤ 2480)
TI(j) = pat5 (für 2481 ≤ K ≤ 3160)
TI(j) = pat6 (für 3161 ≤ K ≤ 3210)
TI(j) = pat5 (für 3211 ≤ K ≤ 5114)

wobei pat5 = {4,15,5,14,3,6,17,7,11,1,10,19,8,12,2,18,16,13,9,0},
pat6 = {4,15,5,14,3,6,16,7,18,1,19,17,8,11,2,13,10,12,9,0},
pat7 = {9,8,7,6,5,4,3,2,1,0}, und
pat8 = {4,3,2,1,0}.

Nach dem Abschluss des Einstellens des Registers 200 erzeugt die Steuereinrichtung in einer Hardwarevorrichtung sequenziell die Gegenwerte i und j zum Steuern der Adressen-Berechnungseinrichtung 202. In diesem Fall beginnen beide Gegenwerte i und j von ‚0', und der Gegenwert i wird um 1 erhöht, wenn der Gegenwert j einen Wert ‚R – 1' erreicht, indem eine Erhöhung jeweils um eins durchgeführt wird. Die Steuereinrichtung wiederholt dieselbe Operation, bis die Gegenwerte i und j ‚C – 1' beziehungsweise ‚R – 1' erreichen.
Wenn in der Zwischenzeit ein Muster aⁱ(j) für Permutation innerhalb einer Reihe als die Darstellung [ixr(j)] mod (p – 1) definiert wird, die als Indizes der Basissequenz s(i) für Permutation innerhalb eine Reihe in Gleichung (3) verwendet wird, kann das abschließende Muster U^j(i) für Permutation innerhalb einer Reihe durch die Gleichung (8) repräsentiert werden.
Gleichung (8)

aⁱ(j) = [ixr(j)] mod (p – 1)
Deshalb ist U^j(i) = s[aⁱ(j)], j = 0,1,2, ... R – 1, i = 0,1,2, ..., p – 2.

Die vorliegende Erfindung nutzte die Tatsache, dass ein Muster aⁱ(j) für Permutation innerhalb einer Reihe jeder in Gleichung (8) definierten Reihe durch einen Restwert repräsentiert wird, der durch das Dividieren des vorangehenden Wertes a^i–1(j) des Musters für Permutation innerhalb einer Reihe durch (p – 1) bestimmt wird. Wenn die Reihenanzahl j festgelegt ist und der Wert i jeweils um Eins beginnend von dem Anfangswert ‚0' erhöht wird, kann das Muster aⁱ(j) für Permutation innerhalb einer Reihe für die j-te Reihe mit der Gleichung (9) berechnet werden, anstatt die Darstellung in Gleichung (8) zu verwenden. Durch das Bestimmen des Schrittanordnungswertes incr(j) des Musters für Permutation innerhalb einer Reihe im Voraus wird das Muster aⁱ(j) für Permutation innerhalb einer Reihe während der tatsächlichen Operation der Hardwarevorrichtung erzeugt, indem lediglich die Addition oder die Modulo-Operationen eher als das Durchführen der Multiplikation durchgeführt werden, und zwar unter Verwendung des Schrittwertes des Musters für Permutation innerhalb einer Reihe, der jeder Reihe entspricht. Dies wird in der folgenden Gleichung (9) dargestellt.
Gleichung (9)

aⁱ(j) = [a^i–1(j) + incr(j)] mod (p – 1)
wobei j = 0,1,2, ..., R – 1, i = 1,2, ..., p – 2, a⁰(j) = 0.

Das heißt, das Muster aⁱ(j) für Permutation innerhalb einer Reihe für jedes j kann von einem vorangehenden Muster a^i–1(j) für Permutation innerhalb einer Reihe berechnet werden. Da des Weiteren i während des Interleaving-Prozesses nicht verringert wird, ist es nicht erforderlich, den vorangehenden Wert nach dem Berechnen des derzeitigen Wertes zu speichern. Basierend auf dieser Berechnungsmethode speichert eine Einrichtung 204 zum Erzeugen eines Musters [a(j)] für Permutation innerhalb einer Reihe den abschließenden Wert aⁱ(j) für jedes j in einer Speicheranordnungsvorrichtung 206 für das Muster für Permutation innerhalb einer Reihe, immer dann, wenn sie ein Muster a^i–1(j) für jedes i und j erzeugt.
Während einer Operation der Hardwarevorrichtung erzeugt die Einrichtung 204 zum Erzeugen eines Musters für Permutation innerhalb einer Reihe ein Muster für Permutation innerhalb einer Reihe für jedes von der Steuereinrichtung bereitgestellte i und j. Da es erforderlich ist, die Speicheranordnungsvorrichtung 206 für das Muster für Permutation innerhalb einer Reihe zu initialisieren, wenn i = 0 ist, gibt die Einrichtung 204 zum Erzeugen eines Musters für Permutation innerhalb einer Reihe ‚0' als ein Muster aⁱ(j) für Permutation innerhalb einer Reihe aus und speichert den Anfangswert in der Speicheranordnungsvorrichtung 206 für das Muster für Permutation innerhalb einer Reihe. Wenn 0 < i ≤ (p – 2) ist, liest die Einrichtung 204 zum Erzeugen eines Musters für Permutation innerhalb einer Reihe ein j-tes Datenbit aus dem Muster a(j) für Permutation innerhalb einer Reihe aus, addiert es zu einem Schrittwert, der aus dem Schrittanordnungswert incr(j) des Musters für Permutation innerhalb einer Reihe ausgelesen wird, und erzeugt anschließend durch das Durchführen einer Modulo-Operation ein neues Muster für Permutation innerhalb einer Reihe. Das neu erzeugte Muster für Permutation innerhalb einer Reihe wird an einer j-ten Adresse der Speicheranordnungsvorrichtung 206 für das Muster für Permutation innerhalb einer Reihe zum Erzeugen des folgenden Musters für Permutation innerhalb einer Reihe gespeichert.
Das Muster für Permutation innerhalb einer Reihe aⁱ(j), das durch die Einrichtung zum Erzeugen eines Musters für Permutation innerhalb einer Reihe 204 erzeugt wurde, wird einer Speichervorrichtung 208 für die Basissequenz für Permutation innerhalb einer Reihe [s(i)] in dem Register 200 als eine Leseadresse bereitgestellt, und ein Ausgang s[a(j)] der Speichervorrichtung 208 wird einem Abschluss-Adressgenerator 207 bereitgestellt.
Der Abschluss-Adressgenerator 207 berechnet zunächst ein abschließendes Muster für Permutation innerhalb einer Reihe U^j(i) durch Verwenden des entsprechenden Wertes [a(j)] der Basissequenz für Permutation innerhalb einer Reihe in Übereinstimmung mit den i- und j-Werten, die von der Steuereinrichtung bereitgestellt werden und berechnet anschließend eine abschließend verschachtelte Adresse xaddr unter Verwendung des berechneten Wertes und des Musters für Permutation zwischen Reihen T(j), das von dem Register 200 bereitgestellt wird. Darüber hinaus führt der Abschluss-Adressgenerator 207 eine Ausnahme-Verarbeitung für den TypD = 1 durch. Der Berechnungsprozess des Abschluss-Adressgenerators 207 wird in den untenstehenden Gleichungen (10) und (11) dargestellt.
Gleichung (10)

U^j(i) = s[a(j)] (für 0 ≤ i ≤ p – 2)
U^j(i) = 0 (für I = p – 1)
U^j(i) = p (für I = p)
wobei i = 0,1,2, ..., C – 1, j = 0,1,2, ...,R – 1

Für den Typ D = 1 wird jedoch die folgende Ausnahme-Verarbeitung durchgeführt.

U^j(i) = p (für I = 0 und j = R – 1)
U^j(i) = 1 (für I = p und j = R – 1)

Gleichung (11)

xaddr = C·T(j) + Uj(i)

Eine Datenspeichervorrichtung 214 liest Daten entsprechend der abschließend verschachtelten Adresse xaddr, die durch den Abschluss-Adressgenerator 207 erzeugt wurde, und gibt die gelesenen Daten aus.
3 illustriert eine ausführliche Struktur der Einrichtung zum Erzeugen eines Musters für Permutation innerhalb einer Reihe 204. Wenn der Parameter i für das Muster für Permutation innerhalb einer Reihe a(j) „0" ist (das heißt i = 0), wählt ein zweiter Multiplexer 402 „0" als einen Anfangswert des Musters für Permutation innerhalb einer Reihe a(j), und der ausgewählte Wert wird als eine Adresse der Basissequenz für Permutation innerhalb einer Reihe s(i) in dem Register 200 bereitgestellt und zur gleichen Zeit einer j-ten Adresse der Speicheranordnungsvorrichtung 206 für das Muster für Permutation innerhalb einer Reihe gespeichert.
Wenn der Parameter i nicht „0" ist (das heißt, i ≠ 0), werden die Daten entsprechend der j-ten Adresse der Speicheranordnungsvorrichtung 206 für das Muster für Permutation innerhalb einer Reihe als ein vorangehender Parameterdatenwert, der den vorangehend gespeicherten Muster für Permutation innerhalb einer Reihe ai – 1(j) entspricht, zu einem ersten Addierer 400 zurückgeführt. Ein Wert der an der j-ten Adresse des Schrittanordnungswertes des Musters für Permutation innerhalb einer Reihe incr(j) gespeichert wird, wird von dem Register 200 einem anderen Eingangsende des ersten Addieres 400 bereitgestellt. Auf diese Weise addiert der erste Addierer das vorangehende Muster für Permutation innerhalb einer Reihe a(j) zu dem Schrittwert incr(j), und ein erster addierter Wert, der von dem ersten Addierer 400 ausgegeben wird, wird einem zweiten Addierer 404 bereitgestellt, der den ersten addierten Wert zu einer Primzahl [ – (p – 1)], wie in Gleichung (5) dargestellt, addiert.
Der addierte Wert wird gleichsam einem ersten Multiplexer 408 und einem Vorzeichen-Detektor 406 bereitgestellt. Das heißt, der zweite Addierer 404 gibt einen Restwert [{a(j) + incr(j)} – (p – 1)], der durch Dividieren des ersten addiertes Wertes [a(j) + incr(j)] durch die Primzahl (p – 1) bestimmt wird, aus. Dies wird deshalb getan, da, wie in Gleichung (9) dargestellt, wenn die Summe des vorhergehenden Musters für Permutation innerhalb einer Reihe a(j) und dem Schrittwert incr(j) größer als die Primzahl (p – 1) ist, wird ein Wert, der durch Subtrahieren von (p – 1) von dem ersten addierten Wert bestimmt wird, ein Äquivalent des Restwertes in dem Prozess des Durchführens einer Modulo-Operation unter Verwendung der Primzahl (p – 1).
Ein zweiter addierter Wert [{a(j) + incr(j)} – (p – 1)], der von dem zweiten Addierer 404 ausgegeben wird, wird gleichsam dem MSB- (Most Significant Bit – Höchstwertiges Bit) Vorzeichen-Detektor 406 und dem ersten Multiplexer 408 bereitgestellt. Anschließend erfasst der Vorzeichen-Detektor 406 nur das MSB-Bit des zweiten addierten Wertes, der von dem zweiten Addierer ausgegeben wird, und stellt das erfasste MSB-Bit dem ersten Multiplexer 408 als ein Auswähl-Steuersignal bereit. Der erste Multiplexer 408 gibt den ersten addierten Wert a(j) + incr(j), der von dem ersten Addierer 400 ausgegeben wird und den zweiten addierten Wert [{a(j) + incr(j)} – (p – 1)], der von dem zweiten Addierer 404 ausgegeben wird, selektiv entsprechend dem Auswähl-Steuersignal, das von dem Vorzeichen-Detektor 406 ausgegeben wird, aus.
Wenn ein durch den Vorzeichen-Detektor 406 erfasstes Vorzeichen „0" ist, bedeutet das, dass der erste addierte Wert gleich oder größer als (p – 1) ist, so dass (p – 1) von dem ersten addierten Wert subtrahiert werden sollte, um einen Ergebniswert der Modulo-Operation zu erhalten. Wenn anderenfalls das Vorzeichen „1" ist, bedeutet das, dass der erste addierte Wert kleiner als (p – 1) ist, so dass der erste addierte Wert einem Ergebniswert der Modulo-Operation entsprechen wird. Dementsprechend wählt der zweite Multiplexer 402 ein korrektes Modulo-Operations-Ergebnis für den ersten addierten Wert und den zweiten addierten Wert aus, die von dem ersten Multiplexer 408 nach dem Anfangswert i = 0 ausgegeben werden; stellt den ausgewählten Wert als eine Adresse der Basissequenz der Permutation innerhalb einer Reihe s(i) in dem Register 200 bereit; und speichert gleichzeitig den ausgewählten Wert an der j-ten Adresse der Speicheranordnungsvorrichtung 206 für das Muster für Permutation innerhalb einer Reihe.
Es folgt eine Beschreibung einer Operation in der Einrichtung zum Erzeugen eines Musters für Permutation innerhalb einer Reihe 204 in Bezug auf Gleichung (4), die zum Berechnen des abschließenden Musters für Permutation innerhalb einer Reihe Uⁱ(i) der Eingangsdaten verwendet wird. Wenn j = 0 und i = 0 sind, wird ein Anfangsadressenwert, das heißt, das Muster für Permutation innerhalb einer Reihe a(j) für die Basissequenz für Permutation innerhalb einer Reihe s(i) auf „0" eingestellt. Anschließend wird der Ausgangswert „0" des Musters für Permutation innerhalb einer Reihe a(j) in der Spei cheranordnungsvorrichtung 206 für das Muster für Permutation innerhalb einer Reihe gespeichert und gleichzeitig als eine Adresse der Basissequenz für Permutation innerhalb einer Reihe s(i) bereitgestellt.
Das heißt, wenn i für denselben j-Wert (= '0') um Eins erhöht wird, wird der Wert „0" des vorhergehenden Musters für Permutation innerhalb einer Reihe, der in der Speicheranordnungsvorrichtung 206 für das Muster für Permutation innerhalb einer Reihe gespeichert ist, dem ersten Addierer 400 bereitgestellt, der das vorhergehende Muster für Permutation innerhalb einer Reihe „0" zu einem Schrittwert incr(j) „5" addiert. Als Ergebnis wird der erste addierte Wert „5" gleichsam einem Eingangsende des ersten Multiplexers 408 und dem zweiten Addierer 404 bereitgestellt.
Anschließend addiert der zweite Addierer 404 den ersten addierten Wert „5" zu der Primzahl – (p – 1) „–6" und gibt einen Wert „–1" zu dem Vorzeichen-Detektor 406 aus. Da der zweite addierte Wert einen negativen Wert hat, erzeugt der Vorzeichen-Detektor 406 ein Auswähl-Steuersignal „1 ", so dass der erste Multiplexer 408 den ersten addierten Wert, der von dem ersten Addierer 400 ausgegeben wird, auswählen sollte. Dementsprechend gibt der erste Multiplexer 408 den ersten addierten Wert „5" aus, und dieser Wert wird über den zweiten Multiplexer 402 als das nächste Muster für Permutation innerhalb einer Reihe a(j) ausgewählt und anschließend in der Speicheranordnungsvorrichtung 206 für das Muster für Permutation innerhalb einer Reihe gespeichert. Das heißt, in diesem Verfahren wird der Adressenwert i der Basissequenz für Permutation innerhalb einer Reihe s(i) ohne Verwendung der komplizierten Gleichung(2) berechnet, wodurch ein Beitrag zu der einfachen Schaltkreisstruktur geleistet wird.
Das Register 200 speichert den Parameter μ, der eine primitive Wurzel anzeigt; den Parameter K, der die Anzahl von Eingangs-Datenbits anzeigt; den Parameter R, der die Anzahl der Reihen der Eingangsdaten anzeigt; den Parameter C, der die Anzahl der Spalten der Eingangsdaten anzeigt; den Parameter p, der ein Primzahl anzeigt; und den Parameter TypD, der ein Ausnahme-Verarbeitungs-Anforderungssignal anzeigt, ebenso wie den Schrittwert incr(j) entsprechend der durch die Steuereinrichtung bereitgestellten Anzahl der Eingangs-Datenbits K. Darüber hinaus speichert das Register 200 vorhergehend das Muster für Permutation zwischen Reihen T(j) der Eingangsdaten, das entsprechend der Anzahl der Eingangs-Datenbits K bestimmt wird.
Es folgt eine Beschreibung einer Operation des Abschluss-Adressgenerators 207 unter Verwendung der Einrichtung zum Erzeugen eines Musters für Permutation innerhalb einer Reihe 204, der Basissequenz für Permutation innerhalb einer Reihe s(i) und der Speichervorrichtung 212 für das Muster für Permutation zwischen Reihen [T(j)]. Das Muster für Permutation innerhalb einer Reihe, das von der Einrichtung zum Erzeugen eines Musters für Permutation innerhalb einer Reihe 204 ausgegeben wird, wird als eine Leseadresse der Speichervorrichtung 208 für die Basissequenz für Permutation innerhalb einer Reihe in dem Register 200 bereitgestellt. Dementsprechend stellt die Speichervorrichtung 208 für die Basissequenz für Permutation innerhalb einer Reihe dem Abschluss-Adressgenerator 207 den Wert s[a(j)], der durch die von der Einrichtung zum Erzeugen eines Musters für Permutation innerhalb einer Reihe 204 bereitgestellten Leseadresse bestimmt wird, bereit.
Da der Adressenwert in der Speichervorrichtung 208 für die Basissequenz für Permutation innerhalb einer Reihe, der durch die Leseadresse bestimmt wird, mit dem abschließenden Wert des Musters für Permutation innerhalb einer Reihe U^j(i) der Eingangsdaten übereinstimmt, empfängt der Abschluss-Adressgenerator 207 den Wert s[a(j)], der von der Basissequenz für Permutation innerhalb einer Reihe s(i) gelesen wird und den Wert für das Muster für Permutation zwischen Reihen, das von der Speichervorrichtung für Muster für Permutation zwischen Reihen 212 gelesen wird, und stellt die empfangenen Werte der Datenspeichervorrichtung 214 als eine Leseadresse für das Lesen der verschachtelten Ausgangsdaten bereit. Als Ergebnis werden die in dem Leseadressenbereich in der Datenspeichervorrichtung 214 gespeicherten Eingangsdaten gelesen und als verschachtelte Ausgangsdaten ausgegeben.
Zusammenfassend speichert die vorliegende Erfindung die Eingangsdaten, die während der Permutation innerhalb einer Reihe oder der Permutation zwischen Reihen der Eingangsdaten neu angeordnet werden, nicht noch einmal in einer separaten Speichervorrichtung. Stattdessen verwendet das Ausführungsbeispiel der vorliegenden Erfindung eine abschließende innerhalb einer Reihe oder zwischen Reihen permutierte Leseadresse von der Datenspeichervorrichtung, in der Daten sequenziell gespeichert werden, und gibt die Daten entsprechend der Leseadresse aus, wodurch es möglich wird, dieselbe Funktion wie beim herkömmlichen Interleaver auszuführen, der sequenziell Daten von der Speichervorrichtung liest, in der die verschachtelten Daten gesondert gespeichert sind.
Dementsprechend kann der Interleaver für einen Turbo-Codierer gemäß der vorliegenden Erfindung eine Verschwendung von Speicher verhindern und weist zudem eine einfache Struktur auf. Darüber hinaus kann der neuartige Interleaver eine Belastung auf dem Turbo-Codierer reduzieren.

Claims

Interleaver für einen Turbo-Codierer in einem UMTS-System, der ein Register (200), eine Adressen-Berechnungseinrichtung (202) und eine Datenspeichervorrichtung (214) umfasst, wobei das Register (200) zum Aktualisieren und Registrieren einer Vielzahl von Parametern zum Einstellen eines Funktionszustandes des Interleavers eingerichtet ist, und die Parameter ein Muster (T(j)) für Permutation zwischen Reihen, einen Schrittwert (incr(j)) eines Musters für Permutation innerhalb einer Reihe und eine Basissequenz (s(i)) für Permutation innerhalb einer Reihe einschließen; die Adressen-Berechnungseinrichtung (202) zum Erzeugen einer abschließend verschachtelten Adresse durch Berechnen eines Wertes (s[a(j)]) der Basissequenz (s(i)) für Permutation innerhalb einer Reihe bei Zwischenwerten (a(j)) des Musters für Permutation innerhalb einer Reihe, die rekursiv berechnet werden, indem der registrierte Schrittwert (incr(j)) des Musters für Permutation innerhalb einer Reihe zu einem vorangehenden Zwischenwert (a(j)) des Musters für Permutation innerhalb einer Reihe addiert wird und dann eine Modulo-Operation angewendet wird, und zum Addieren des berechneten Wertes der Basissequenz (s[a(j)]) für Permutation innerhalb einer Reihe zu dem registrierten Muster (T(j)) für Permutation zwischen Reihen multipliziert mit der Anzahl von Spalten (C) eingerichtet ist; und die Datenspeichervorrichtung (214) zum Speichern von in den Turbo-Codierer eingegebenen Daten und Ausgeben von Daten eingerichtet ist, die der durch die Adressen-Berechnungseinrichtung erzeugten Adresse entsprechen.
Interleaver nach Anspruch 1, wobei die Adressen-Berechnungseinrichtung umfasst: eine Einrichtung (204) zum Erzeugen eines Musters für Permutation innerhalb einer Reihe, die einen Zwischenwert (a(j)) des Musters für Permutation innerhalb einer Reihe unter Verwendung des Schrittwertes (incr(j)) des Musters für Permutation innerhalb einer Reihe berechnet; eine Speicheranordnungsvorrichtung (206) für das Muster für Permutation innerhalb einer Reihe, die Zwischendaten speichert, während die Einrichtung zum Erzeugen des Musters für Permutation innerhalb einer Reihe das Muster für Permutation innerhalb einer Reihe berechnet; und einen Abschluss-Adressgenerator (207), der eine Adresse abschließend verschachtelter Daten unter Verwendung des Musters (T(j)) für Permutation zwischen Reihen aus dem Register und der Basissequenz für Permutation innerhalb einer Reihe berechnet, die dem durch die Einrichtung zum Erzeugen des Musters für Permutation innerhalb einer Reihe erzeugten Wert (s[a(j)]) des Musters für Permutation innerhalb einer Reihe entspricht.
Interleaver nach Anspruch 1 oder 2, wobei das Register Parameter aktualisiert und registriert, die verwendet werden, um ein Muster für Permutation zwischen Reihen/innerhalb einer Reihe der zu verschachtelnden Eingangsdaten berechnet und die Parameter einer Einrichtung zum Erzeugen des Musters für Permutation innerhalb einer Reihe der Adressen-Berechnungseinrichtung bereitstellt, um ein Muster für Permutation innerhalb einer Reihe zum Erzeugen eines verschachtelten abschließenden Musters für Permutation innerhalb einer Reihe zu erzeugen.
Interleaver nach einem der Ansprüche 1–3, wobei das Register einen ersten Parameter, der eine Anzahl von Eingangs-Datenbits anzeigt, einen zweiten Parameter, der eine primitive Wurzel anzeigt, einen dritten Parameter, der eine Primzahl anzeigt, einen vierten Parameter, der eine Anzahl von Reihen der Eingangsdaten anzeigt, einen fünften Parameter, der eine Anzahl von Spalten der Eingangsdaten anzeigt, und einen sechsten Parameter aktualisiert und registriert, der ein Ausnahme-Verarbeitungs-Anforderungssignal anzeigt, wobei die Parameter verwendet werden, um das Muster für Permutation innerhalb einer Reihe, den Schrittwert des Musters für Permutation innerhalb einer Reihe und die Basissequenz für Permutation innerhalb einer Reihe zu berechnen.
Interleaver nach einem der Ansprüche 2–4, wobei die Einrichtung zum Erzeugen eines Musters für Permutation innerhalb einer Reihe ein Muster für inverse Permutation zwischen Reihen verwendet, das bestimmt wird, indem das Muster für Per mutation zwischen Reihen invertiert wird, um eine permutierte Primzahlsequenz zum Berechnen eines Musters für abschließende Permutation innerhalb einer Reihe zu berechnen.
Interleaver nach einem der Ansprüche 2–5, wobei die Einrichtung zum Erzeugen eines Musters für Permutation innerhalb einer Reihe umfasst: einen ersten Addierer (400) zum Addieren eines vorangehenden Schrittwertes für Permutation innerhalb einer Reihe, der aus einem Speicher für Muster für Permutation innerhalb einer Reihe des Registers ausgelesen wird, zu dem Schrittwert des Musters für Permutation innerhalb einer Reihe addiert, um so einen ersten addierten Wert auszugeben; einen zweiten Addierer (404) zum Addieren des ersten addierten Wertes zu einer Primzahl, um so einen zweiten addierten Wert auszugeben; einen ersten Multiplexer (408) zum selektiven Ausgeben des ersten oder des zweiten addierten Wertes; einen Vorzeichen-Detektor (406), der mit dem zweiten Addierer und dem ersten Multiplexer verbunden ist, um dem ersten Multiplexer ein Auswähl-Steuersignal bereitzustellen, so dass der Multiplexer den zweiten addierten Wert als eine Adresse der Basissequenz für Permutation innerhalb einer Reihe ausgibt, wenn der zweite addierte Wert einen positiven Wert hat, und den ersten addierten Wert als eine Adresse der Basissequenz für Permutation innerhalb einer Reihe ausgibt, wenn der zweite addierte Wert einen negativen Wert hat; und einen zweiten Multiplexer (402) zum Ausgeben eines vorgegebenen Anfangswertes während einer Anfangsfunktion der Einrichtung zum Erzeugen des Musters für Permutation innerhalb einer Reihe und zum anschließenden Bereitstellen des Ausgangs für den ersten Multiplexer als eine Leseadresse der Speicheranordnungsvorrichtung für das Muster für Permutation innerhalb einer Reihe für ein folgendes Muster für Permutation innerhalb einer Reihe.
Interleaver nach einem der Ansprüche 1–6, wobei der Schrittwert gemäß incr(j) = r{TI(j)} mod (p – 1)berechnet wird, wobei incr(j) der Schritt ist, TI(j) das Muster für inverse Permutation innerhalb einer Reihe ist, p die Primzahl ist und r(j) die permutierte Primzahl-Sequenz ist.
Interleaver nach Anspruch 6 oder 7, wobei die Speicheranordnungsvorrichtung für das Muster für Permutation innerhalb einer Reihe sequenziell eine Leseadresse einer Spalte, die von dem zweiten Multiplexer ausgegeben wird, speichert und eine zuvor gespeicherte Leseadresse zu dem ersten Addierer zurückführt.
Verfahren zum Durchführen von Interleaving in einem Turbo-Codierer in einem UMTS-System, das die folgenden Schritte umfasst: Aktualisieren und Registrieren einer Vielzahl von Parametern zum Einstellen eines Funktionszustandes des Interleavers, wobei die Parameter ein Muster (T(j)) für Permutation zwischen Reihen, einen Schrittwert (incr(j)) eines Musters für Permutation innerhalb einer Reihe und eine Basissequenz (s(j)) für Permutation innerhalb einer Reihe einschließen; Erzeugen einer abschließend verschachtelten Adresse durch Berechnen eines Wertes (s[a(j)]) der Basissequenz (s(i)) für Permutation innerhalb einer Reihe bei Zwischenwerten (a(j)) des Musters für Permutation innerhalb einer Reihe, die rekursiv berechnet werden, indem der registrierte Schrittwert (incr(j)) des Musters für Permutation innerhalb einer Reihe zu einem vorangehenden Zwischenwert (a(j)) des Musters für Permutation innerhalb einer Reihe addiert wird und dann eine Modulo-Operation angewendet wird, und Addieren des berechneten Wertes (s[a(j)]) der Basissequenz für Permutation innerhalb einer Reihe zu dem registrierten Muster (T(j)) für Permutation zwischen Reihen multipliziert mit der Anzahl von Spalten (C); und Speichern von in den Turbo-Codierer eingegebenen Daten, und Ausgeben von Daten, die der erzeugten Adresse entsprechen.
Verfahren nach Anspruch 9, das des Weiteren die folgenden Schritte umfasst: sequenzielles Ausgeben von Daten, die der abschließend verschachtelten Adresse entsprechen und so Verschachteln der eingegebenen Daten.