DE4241903C2 - Euklidische wechselseitige Divisionsschaltung - Google Patents

Abstract

Es soll eine aufwandsarme euklidische wechselseitig arbeitende Divisionsschaltung geschaffen werden. DOLLAR A Es sind (2t + 1) Recheneinheiten und (2t + 3) Register vorgesehen für die Durchführung von euklidischen wechselseitigen Divisionen. Register auf einer A-Seite werden gemeinsam genutzt zur Speicherung von Q¶i¶(X), lambda¶i¶(X), und Register einer B-Seite werden gemeinsam genutzt zur Speicherung von R¶i¶(X), mu¶i¶(X). Eine Divisionseinheit dividiert einen von einer End-Recheneinheit abgegebenen Wert und das Divisionsergebnis wird jeder der Recheneinheiten wieder zugeführt. Die Divisionseinheit und die Recheneinheit werden durch eine Steuereinheit veranlaßt, entweder eine Normalverbindungs-Division, eine Kreuzverbindungs-Division oder eine Verschiebeverbindungs-Division zur Durchführung der euklidischen wechselseitigen Divisionen auszuführen. DOLLAR A Euklidische wechselseitige Divisionsschaltung mit vermindertem Schaltungsaufwand für einen schnellen Betrieb bei erhöhtem Durchsatz.

Description

Die Erfindung bezieht sich auf eine Rechenschaltung zur Fehlerkorrektur und insbesondere auf eine Mehrfach-Divi­ sionsschaltung zur Ausführung einer Euklidischen, wechsel­ seitigen Division.

Bei der Implementierung eines Fehlerkorrektursystems unter Verwendung eines fehlerkorrigierenden Codes, wie er durch den Bose-Chaundhuri-Hocquenghem(BCH)-Code oder einen Reed- Solomon-Code repräsentiert ist, spielt eine Einrichtung zur Bestimmung eines Fehleranzeigepolynoms aus einem Syn­ drom, welches aus einem empfangenen Signal erzeugt worden ist, die wesentlichste Rolle (siehe "7R-C601-018(4740) Hardwareimplementierung einer schnellen, mehrfachen, fehler­ korrigierenden Schaltung unter Verwendung des Reed-Solomon- Codes (1)").

Ein bekanntes Verfahren zur Bestimmung eines derartigen Fehleranzeigepolynoms verwendet einen Euklidischen, wechsel­ seitigen Divisionsalgorithmus (siehe "7R-C601-020(4788) Hardwareimplementierung einer den Reed-Solomon-Code (2) verwendenden, schnellen, mehrfachen, fehlerkorrigierenden Schaltung").

Das Euklidische, wechselseitig arbeitende Divisionsverfahren ist generell als ein Algorithmus bekannt zur Erzielung des größten gemeinsamen Teilers zweier Polynome. Beim fehler­ korrigierenden Code kann ein Fehleranzeigepolynom aus einem Syndrom durch sinnvolle Anwendung einer Rechenprozedur berechnet werden, die beim Prozeß des Euklidischen, wechsel­ seitigen Divisionsverfahrens angewandt wird.

Der Rechenprozeß des Euklidischen, wechselseitigen Divisions­ verfahrens ist insofern von Vorteil, als er aus einer systo­ lischen Reihenarchitektur aufgebaut werden kann, die durch Kaskadierung einer Vielzahl von relativ einfacheren Rechen­ einheiten realisiert werden kann (nachstehend als "wechsel­ seitig arbeitende Divisionseinheiten" bezeichnet).

Von Howard M. Shao und anderen ist ein Beispiel vorgeschla­ gen worden, gemäß dem der Euklidische, wechselseitige Divi­ sionsalgorithmus durch eine systolische Reihenarchitektur implementiert wird (siehe Howard M. Shao und andere in "A VSLI Design of a Pipeline Reed-Solomon-Decoder" IEEE Trans. on Computers Vol. C-34, Mai 1985). Dieses Verfahren wird nachstehend als "Verfahren A" bezeichnet. Das Verfah­ ren A ist jedoch insofern von Nachteil, als sein Algorith­ mus nicht perfekt ist und als jede Einheit Multiplizierer für ein endliches Feld aufweist. Wenn ein System, welches eine schnelle Echtzeitverarbeitung benötigt, auf der Basis dieses Verfahrens A aufzubauen ist, ist somit dessen Schal­ tungsumfang erhöht.

Es ist bereits ein Verfahren zur Verbesserung des Verfah­ rens A vorgschlagen worden (siehe US-Patentanmeldung, Serial No. 07/623 235 vom 6.12.1990). Dieses vorgeschlagene Verfah­ ren wird nachstehend als "Verfahren B" bezeichnet. Beim Verfahren B wird ein revidiertes, Euklidisches, wechselseiti­ ges Divisionsverfahren (2) angewandt, wie es im obigen Artikel von Howard M. Shao und anderen angegeben worden ist, wobei zwei endliche bzw. finite Feld-Multiplizierein­ richtungen in der wechselseitig arbeitenden Divisionsein­ heit durch eine Multipliziereinrichtung für ein endliches Feld und eine Dividiereinrichtung für ein endliches Feld ersetzt sind. Darüber hinaus werden beim Verfahren B die endlichen Feld-Teiler, die in einer Vielzahl von kaskadier­ ten, wechselseitig arbeitenden Divisionseinheiten verwendet sind, von einem einzigen Teiler je endliches Feld geteilt. Die zur Implementierung des Verfahrens B angewandte Schaltungsanordnung ist daher vom Schaltungsaufwand her redu­ ziert.

Es ist ferner ein Verfahren vorgschlagen worden (nach­ stehend als "Verfahren C" bezeichnet), welches völlig ver­ schieden ist vom Verfahren B und bei dem lediglich eine zulässige Schaltung eingesetzt wird zur gemeinsamen Nutzung des Teilers und lediglich einer Steuerschaltung ersten Grades, wie dies in der japanischen Patentanmeldung Nr. 3-254 183 vom 6.09.1991 angegeben worden ist. Gemäß dem Verfahren C sind eine Schaltung zur gemeinsamen Nutzung des Teilers und eine Steuerschaltung für die betreffende Schaltung nicht erforderlich, da zu dividierende Daten stets aus einer Stelle extrahiert werden können. Darüber hinaus werden eine Schaltung zur Entscheidung der Operation aus dem Grad des Polynoms und eine Steuerschaltung durch einfache Schaltungen realisiert. Demgemäß kann das Verfah­ ren C durch eine Schaltungsanordnung mit vermindertem Schal­ tungsaufwand implementiert werden.

Nachstehend wird die Ausführung lediglich einer Rechnung durch eine Recheneinheit in einem Schritt in Übereinstimmung mit dem korrigierten bzw. revidierten, Euklidischen, wechsel­ seitigen Divisionsverfahren (2) betrachtet werden. Dies bedeutet, daß die Anzahl der Recheneinheiten nachstehend betrachtet werden wird, die notwendigerweise erforderlich sind, allerdings mit der Ausnahme, daß zwei oder mehr Rech­ nungen durch eine Recheneinheit ausgeführt werden, und zwar im Multiplexbetrieb, wie im Zeitmultiplexbetrieb.

Die Anzahl der Recheneinheiten, die durch die Verfahren A, B, C benötigt werden, sind 8t, 4t bzw. 4t - 1. Die Anzahl der Recheneinheiten, die nach den Verfahren B, C benötigt werden, sind auf die Hälfte der Anzahl der Recheneinheiten herabgesetzt, die nach dem Verfahren A erforderlich sind. Der Grund hierfür liegt darin, daß ein Teiler anstelle von zwei Multipliziereinrichtungen gemeinsam in bezug auf alle Einheiten verwendet wird, wodurch die Anzahl der Multi­ pliziereinrichtungen, die durch die Recheneinheiten be­ nötigt werden, auf 1 vermindert ist.

Während die Anzahl der Berechnungen (Multiplikationen), die vom Algorithmus selbst beim revidierten, Euklidischen, wechselseitigen Divisionsverfahren (2) benötigt werden, lediglich 2t je Schritt beträgt, benötigt die Schaltungs­ anordnung, welche die Verfahren B, C implementiert, jedoch die zweifache Zahl an Recheneinheiten, wie sie durch den Algorithmus notwendigerweise benötigt wird, was somit ver­ schwenderisch ist. In ähnlicher Weise beträgt die Anzahl der Register, die erforderlich sind für die Speicherung der Koeffizienten der Polynome, etwas das Zweifache der Anzahl, die durch den Algorithmus notwendigerweise ge­ braucht wird.

Fehlerkorrigierende Prozedur

Nachstehend wird eine fehlerkorrigierende Prozedur beschrie­ ben.

Es wird ein fehlerkorrigierendes System mit einer Code­ länge n betrachtet, die eine Fehlerkorrektur von t Symbolen unter Verwendung eines finiten Feldes GF(2^m) vornehmen kann. Es sei angenommen, daß eine j-te Fehlerstelle vom Anfangspunkt des Codes aus gezählt ist, was als 0-te Posi­ tion gewählt ist; diese Fehlerstelle ist mit α^j darge­ stellt. Falls der Code insgesamt m Fehler enthält, können die gesamten Fehler des Codes durch eine Fehlerangabe X_i (i = i, . . . . m) und durch ein Fehlermuster Y_i (i = i, . . . m) beschrieben werden. Falls m (m ≦ 2t) Fehler insgesamt vorhanden sind, sind somit m Sätze von (X_i, Y_i) erforder­ lich.

Ein als Fehleranzeigepolynom σ(X) bekanntes Polynom wird unter Verwendung der Fehlerstelle X_i (i = i, . . . m) bestimmt. Das Fehleranzeigepolynom σ(X) wird 0, falls die Fehlerposition X = X_i-1 (i = i . . . . m) gegeben ist. Das Fehleran­ zeigepolynom σ(X) wird durch folgende Gleichung (1) aus­ gedrückt:

Die Koeffizienten des Fehleranzeigepolynoms σ(X) werden wie folgt angegeben:

σ(X) = 1 + σ₁X + σ₁X² + . . . + σ_mX^m (2).

Unter Heranziehung des Fehleranzeigepolynoms σ(X) und eines Syndrom-Polynoms S(X) ist ein Fehlerbewertungs-Poly­ nom ω(X) wie folgt definiert:

ω(X) = S(X)σ(X)(mod X^2t) (3).

Der fehlerkorrigierende Prozeß wird nachstehend sukzessiv unter Bezugnahme auf die einzelnen Schritte beschrieben.

Schritt 1

2t Syndrome S, durch folgende Gleichung (4) ausgedrückt:

S = [S₁, S₂, . . ., S_2t]^T (4)

werden als Produkt eines empfangenen Signals r und einer Paritätsprüfmatrix H bestimmt; sie sind wie folgt gegeben:

X = Hr (5).

Sodann wird ein als Syndrom-Polynom S(X) benanntes Polynom mit den so bestimmten Syndromen S als Polynom-Koeffizienten wie folgt festgelegt:

Schritt 2

Ein Fehleranzeigepolynom σ(X) und ein Fehlerbewertungs- Polynom ω(X) werden aus dem Syndrom-Polynom S(X) unter Heranziehung des Algorithmus des Euklidischen, wechselseiti­ gen Divisionsverfahrens bestimmt.

Schritt 3

Die Fehlerstelle X = X_i ^-1 (i = 1 . . . m) wird gesucht. Unter Heranziehung der Koeffizienten des Fehleranzeige-Polynoms σ(X), welches beim Schritt 2 bestimmt worden ist, werden sämtliche Elemente X = α⁰ . . . α^n-1, die in dem endlichen Feld GF(2^m) enthalten sind, in dem Fehleranzeige-Polynom σ(X) substituiert, und die Stelle, an der σ(X) = 0 ist, wird als Fehlerstelle X_i (i = 1 . . . . m) bestimmt.

Schritt 4

Nachdem die Fehlerstelle X_i (i = 1 . . . m) bestimmt ist, wird das Fehlermuster Y_i (i = 1 . . . m) unter Heranziehung des Fehlerbewertungs-Polynoms ω(X) wie folgt berechnet:

Schritt 5

Das empfangene Signal wird unter Heranziehung der Fehler­ stelle X_i (i = 1 . . . . m) und des Fehlermasters Y_i (i = 1 . . . m) korrigiert.

Die Fehlerkorrektur wird in den oben beschriebenen Schrit­ ten 1 bis 5 ausgeführt. Bezüglich weiterer Einzelheiten sie auf den Artikel "7R-C601-018(4740) Hardware implemen­ tation of a high-speed multiple error-correcting circuit using the Reed-Solomon code (1)", auf den Artikel "7R- C601-020(4788) Hardware implementation of a high-speed multiple error-correcting circuit using the Reed-Solomon­ code (2)" und auf den Artikel "7R-C601-021(4817) Hardware implementation of a high-speed multiple error-correcting circuit using the Reed-Solomon code (3)" Bezug genommen.

Ableiten eines Fehleranzeige-Polynoms unter Verwendung des Euklidischen, wechselseitig arbeitenden Divisionsver­ fahrens

Nachstehend wird ein Prozeß zur Ableitung eines Fehleran­ zeigepolynoms beschrieben. Dieser Prozeß entspricht dem Schritt 2 beim obigen Fehlerkorrekturprozeß. Ein Verfahren zur Bestimmung des Fehleranzeigepolynoms σ(X) aus dem Syndrompolynom S(X) unter Heranziehung des Algorithmus des Euklidischen, wechselseitig arbeitenden Divisionsver­ fahrens ist wie folgt bekannt:

Verfahren zur Ableitung eines Fehleranzeigepolynoms

Es sei angenommen, daß r_-1(X) = X^2t und r₀(X) = S(X) ge­ geben sind. Da der Grad von S(X) mit 2t - 1 gegeben ist, ist deg(r₀(X)) < deg(r_-1(X)). Unter Heranziehung von r_-1(X) und r₀(X) wird eine Division zur Bestimmung eines Quotienten wiederholt, der ein Polynom q_i(X) ist. Die Division stellt dieselbe Berechnung dar, wie das Euklidische, wechselseitige Divisionsverfahren; sie wird gestoppt, wenn die folgende Bedingung erfüllt ist:

r - 1 = q_i(X)r₀(X) + r₁(X), deg(r₁(X)) < deg(r₀(X)),

r0 = q₂(X)r₁(X) + r₂(X), deg(r₂(X)) < deg(r₁(X)),

.

.

r_j-2 = q_j(X)r_j-1(X) + r_j(X), deg(r_j(X)) < deg(r_j-1(X)),

.

.

.

Hierbei gilt deg(r_j(X)) ≦ t - 1. Zu diesem Zeitpunkt kann r_j(X) entsprechend der nachstehend angegebenen Gleichung ausgedrückt werden, indem die anfänglich definierten Glei­ chungen r_-1(X) = X^2t und r₀(X) = S(X) aufeinanderfolgend in die Gleichungen r₁(X), r₂(X) . . . . r_j-1(X) von unten sub­ stituiert werden, die im obigen Divisionsprozeß erhalten worden sind:

r_j(X) = S(X)A(X) + X^2tB(X).

r_j(X) und A(X), die zu diesem Zeitpunkt erhalten worden sind, werden zu ω(X) bzw. σ(X).

Um den obigen Prozeß durch Hardware auszuführen, ist es wichtig, zu berücksichtigen, wie Divisionen aufeinander­ folgend ausgeführt werden, um q_j(X), r_j(X) zu bestimmen, und außerdem ist es wichtig, zu berücksichtigen, wie ein Prozeß der inversen Durchführung aufeinanderfolgender Sub­ stitutionen ausgeführt wird, um σ(X) aus den Gleichungen r₁(X), r₂(X) . . . r_j-1(X) zu bestimmen, die erhalten worden sind.

Bei dem Euklidischen, wechselseitig arbeitenden Divisions­ verfahren kann der Grund eines Restes als Ergebnis einer Division zuweilen zweimal oder mehr abnehmen. Jegliche Hardware-Anordnung zur Ausführung des Euklidischen, wechsel­ seitigen Divisionsverfahrens muß in einem derartigen Fall ohne Ausfall arbeiten.

Die obige Prozedur kann unter Verwendung eines systemati­ schen Algorithmus, wie er nachstehend angegeben wird, durch­ geführt werden, indem der obige, normale, Euklidische, wechsel­ seitige Divisionsalgorithmus derart neu bzw. umgeschrieben wird, daß der Grad jeweils um 1 zu 1 reduziert ist. Der systematische Algorithmus ist eine Modifikation, die vom Anmelder bezüglich des Algorithmus vorgenommen worden ist, der in der Literatur von Howard M. Shao und anderen unter der Bezeichnung "A VSLI Design of a Pipeline Reed-Solomon- Decoder" in der Zeitschrift IEEE Trans. on Computers Vol. C-34, Mai 1985 vorgeschlagen worden ist und der einer geringen Verbesserung des revidierten, Euklidischen, wechselseitigen Divisionsverfahrens (2) entspricht, wie er im Artikel "7R-C601-020(4788) Hardware implementation of a high-speed multiple error-correcting circuit using the Reed-Solomon code (2)" beschrieben worden ist.

Revidiertes, Euklidisches, wechselseitiges Divisionsverfah­ ren (2) Ausgangsbedingung

R₀

(X) = S(X), Q₀

(X) = X^2t

,

λ₀(X) = 1, µ₀(X) = 0,

dR₀ = 2t - 1, dQ₀ = 2t (10).

Wiederholung

Bei einem i-ten Schritt gilt:

1_i-1(X) = dR_i-1 - DQ_i-1.

Der Koeffizient des Maßes bzw. Grades dR_i-1 von R_i-1(X) ist a_i-1, und der (dQ_i-1)-te Koeffizient von Q_i-1(X) ist b_i-1 (11).

• 1. Im Falle 1_i-1 = 0 (Normalbetrieb) gilt:
  R_i(X) = R_i-1(X) + (a_i-1/b_i-1)Q_i-1(X).X^li-1,
  λ_i(X) = λ_i-1(X) + (a_i-1/b_i-1)µ_i-1(X) . X^li-1,
  Q_i(X) = Q_i-1(X),
  µ_i(X) = µ_i-1(X),
  dR_i = dR_i-1 - 1,
  dQ_i = dQ_i-1 (12).
• 2. Im Falle 1_i-1 < 0, a_i-1 ≠ 0 (Kreuzungsbetrieb) gilt:
  R_i(X) = Q_i-1(X) + (a_i-1/b_i-1)R_i-1(X).X^-li-1,
  λ_i(X) = µ_i-1(X) + (a_i-1/b_i-1)λ_i-1(X).X^-li-1,
  Q_i(X) = R_i-1(X),
  µ_i(X) = λ_i-1(X),
  
  dR_i = dQ_i-1 - 1,
  dQ_i = dR_i-1 (13).
• 3. Im Falle 1_i-1 < 0, a_i-1 = 0 (Schiebebetrieb) gilt:
  R_i(X) = R_i-1(X),
  λ_i(X) = λ_i-1(X),
  Q_i = Q_i-1(X),
  µ_i(X) = µ_i-1(X),
  dR_i = dR_i-1 - 1,
  dQ_i = dQ_i-1 (14).

Stopbedingung

Der Prozeß wird stillgesetzt, wenn er 2t mal wiederholt ist.

i = 2t (15).

Ergebnis

σ(X) = λ_2t

(X),

ω(X) = R_2t(X) (16).

Falls die Berechnung notwendigerweise um 2t Schritte als Stopbedingung wiederholt ist, wird schließlich dR_2t als kennzeichnend für das Maß bzw. den Grad von ω(X) erhalten. Natürlich ist das Maß bzw. der Grad von σ(X) gegeben mit R_2t(X) + 1. Gemäß diesem Algorithmus können σ(X) und ω(X) nach den Rechnungen in den 2t-Schritten bestimmt werden.

Wie in dem Artikel "7R-C601-020(4788) Hardware implementa­ tion of a high-speed multiple error-correcting circuit using the Reed-Solomon code (2)" beschrieben, stellt dR_2t schließlich den Grad bzw. das Maß von R_2t(X), das heißt w(X) dar. Wenn Rechnungen im Normalbetrieb und im Kreu­ zungsbetrieb ausgeführt werden, sind dR_i und dQ_i im Berech­ nungsprozeß kennzeichnend für das Maß bzw. den Grad von R_i(X) bzw. Q_i(X). Die betreffenden Größen stellen jedoch nicht das Maß bzw. den Grad im Verschiebebetrieb dar, bei dem der Koeffizient höherer Ordnung von R_i(X) mit 0 gegeben ist. Dies hat seine Ursache durch die Tatsache, daß sogar dann, wenn das Maß bzw. der Grad eines Restes einer Divi­ sion zwei oder mehrmals beim Euklidischen, wechselseitigen Divisionsverfahren weggelassen wird, die Größe dR_i ent­ sprechend dem Algorithmus des revidierten, Euklidischen, wechselseitigen Divisionsverfahrens (2) nacheinander um 1 vermindert wird. Bezüglich eines detaillierten Bei­ spiels sei Bezug genommen auf den Artikel "7R-C601- 020(4788) Hardware implementation of a high-speed multiple error-correcting circuit using the Reed-Solomon code (2)".

Hardware-Implementierung des konventionellen, Euklidischen, wechselseitigen Divisionsalgorithmus

Ein Beispiel, gemäß dem der Algorithmus des Euklidischen, wechselseitigen Divisionsverfahrens in Hardware unter Ver­ wendung einer systolischen Reihenstruktur implementiert ist, ist in der Literatur von Howard M. Shao und anderen unter der Bezeichnungh "A VSLI Design of a Pipeline Reed-Solomon Decoder" in der Zeitschrift IEEE Trans. on Computers, Vol. C-34, Mai 1985 (Verfahren A) angegeben worden.

Die angegebene Hardware ist jedoch der Verminderung des Grades bzw. Maßes eines Restes bei der Division entsprechend dem Euklidischen, wechselseitigen Divisionsverfahren um zwei oder mehr nicht gewachsen und erfüllt daher nicht vollständig die Realisierung des Euklidischen, wechselsei­ tigen Divisionsalgorithmus.

Das Verfahren A benötigt je Einheit zwei endliche Feld- Multipliziereinrichtungen und führt damit zu einem großen Schaltungsumfang, wenn ein System aufzubauen ist, welches imstande ist, eine schnelle Echtzeitverarbeitung durchzu­ führen.

Das oben beschriebene Verfahren B ist vom Erfinder als eine Verbesserung des Verfahrens A vorgeschlagen worden. Gemäß dem Verfahren B werden zwei endliche Feld-Multipli­ ziereinrichtungen in einer wechselseitig arbeitenden Divi­ sionseinheit durch eine Multipliziereinrichtung für ein endliches Feld und eine Dividiereinrichtung für ein end­ liches Feld ersetzt, und die Dividiereinrichtungen des endlichen Feldes werden in einer Vielzahl von kaskadierten wechselseitigen Divisionseinheiten von einem Teiler je finites bzw. endliches Feld gemeinsam genutzt. Auf diese Weise ist der Schaltungsaufwand einer Schaltungsanordnung zur Durchführung des Verfahrens B vermindert.

Das Verfahren B verwendet eine Recheneinheit (als "wechsel­ seitige Divisionseinheit" bezeichnet) 101, wie dies in Fig. 23 veranschaulicht ist. Die wechselseitig arbeitende Divisionseinheit 101 führt einen Schritt des oben beschrie­ benen, revidierten, Euklidischen, wechselseitigen Divisionsver­ fahrens (2) aus. Die vier Polynome R_i-1(X), Q_i-1(X), λ_i-1(X) und µ_i-1(X) als Eingangsgrößen bei den Schritten des Euklidischen, wechselseitigen Divisionsverfahrens werden aufeinanderfolgend vom Koeffizienten des Maßes bzw. Grades dQ_i-1 ausgehend eingegeben. Mit SF ist ein Kennzeichen bzw. Flag dargestellt, welches kennzeichnend ist für den ersten Koeffizienten. Zur gleichen Zeit werden dR_i-1 und dQ_i-1 in die wechselseitig arbeitende Divisionseinheit 101 eingegeben.

Die wechselseitig arbeitende Divisionseinheit 101 umfaßt Datenwegschalter, die durch gestrichelte Linien angedeutet sind. Wenn Berechnungen im Kreuzungsbetrieb ausgeführt werden, wählen die Datenwegschalter gekreuzte Daten aus. In den anderen Betriebsarten wählen die Datenwegschalter Daten aus, die nicht gekreuzt verlaufen. Wenn der Koeffi­ zient des Maßes bzw. Grades dR_i-1 eingegeben wird, das heißt, wenn das SF-Flag eingegeben wird, dann wird im be­ sonderen bestimmt, ob der Koeffizient a_i-1 des Maßes dR_i-1(X) eine 0 ist oder nicht; lediglich dann, wenn a_i-1 ≠ 0, dR_i-1 < dQ_i-1 vorliegen, werden die Daten durch die Datenwegschalter gekreuzt.

Infolgedessen werden im Kreuzungsbetrieb a_i-1/b_i-1 in einem Register 102 festgehalten, und in den anderen Betriebsarten wird b_i-1/a_i-1 im Register 102 festgehalten, wobei die Berechnungen bezüglich sämtlicher Koeffizienten der Poly­ nome bewirkt werden. Jedesmal gelangen Eingangsdaten einmal durch die wechselseitig arbeitende Divisionseinheit, die einen Schritt des revidierten, Euklidischen, wechselseitigen Divisionsverfahrens (2) ausführt. In dem Fall, daß 2t wechselseitig arbeitende Divisionseinheiten in Kaskade geschaltet sind, und die Eingangsgrößen:

R₀(X) = S(X), Q₀(X) = X^2t,

λ₀(X) = 1, µ₀(X) = 0,

dR₀ = 2t - 1, dQ₀ = 2t (17)

zugeführt werden, wie dies in Fig. 24 veranschaulicht ist, erzeugt die (2t)te wechselseitig arbeitende Divisionsein­ heit 101 Ausgangsgrößen σ(X), ω(X).

Unter Heranziehung eines Beispiels, wie es in dem Artikel "7R-C601-020(4788) Hardware implementation of a high-speed multiple error-correcting circuit using the Reed-Solomon code (2)" veranschaulicht ist, wird nunmehr unter Bezugnah­ me auf Fig. 25 bis 28 die Arbeitsweise beschrieben. Die Berechnungen werden im Kreuzungsbetrieb gemäß Fig. 25 und 27 und im Normalbetrieb gemäß Fig. 26 und 28 ausgeführt. Wie aus Fig. 28 ersichtlich ist, werden σ(X), ω(X) als Ergebnis des viermaligen Durchgangs von Daten durch die wechselseitig arbeitende Divisionseinheit 101 bestimmt.

Wie aus dem Algorithmus ersichtlich ist, werden in dem Fall, daß die Anzahl der Fehler, die tatsächlich auftre­ ten, kleiner ist als t, sodann die beiden Polynome σ(X), ω(X) zu den Stellen höherer Ordnung hin verschoben und so ausgegeben, als seien sie Polynome des 2t-Grades nach Berechnungen in 2t-Schritten. Demgemäß können die Grade dadurch in Übereinstimmung gebracht werden, daß der Wert dR^2t beobachtet wird, oder die Stopbedingung beim revidier­ ten euklidischen wechselseitigen Divisionsverfahren (2) kann zu dR_i < t hin geändert werden. Die Fig. 25 bis 28 veranschaulichen Prinzipien allein der wechselseitig arbei­ tenden Divisionseinheit ohne Berücksichtigung bezüglich der Zeitverzögerung von Komponenten, etc. Bezüglich der detaillierten Ausführung sei auf den Artikel "7R- C601-021(4817) Hardware implementation of a high-speed multiple error-correcting circuit using the Reed-Solomon code (3)" Bezug genommen.

Entsprechend dem Verfahren B sind mit Rücksicht darauf, daß es nicht notwendig ist, für die einem endlichen Feld zugehörigen Teiler 103 der entsprechenden, wechselseitig arbeitenden Divisionseinheiten 101, zur gleichen Zeit zu arbeiten, die wechselseitig arbeitenden Divisionseinheiten 101a, die dieselben Einheiten sind, wie die wechselseitig arbeitenden Divisionseinheiten 101, allerdings mit der Ausnahme, daß der für das finite Feld vorgesehene Multi­ plizierer 103 weggelassen ist, in Kaskade geschaltet, wie dies in Fig. 29 veranschaulicht ist. Dabei werden R_i-1(X), Q_i-1(X) von jeder der wechselseitig arbeitenden Divisions­ einheiten 101a aufeinanderfolgend durch den Auswahlschal­ ter 105 ausgewählt und durch einen für ein finites Feld vorgesehenen Teiler 106 geteilt, wobei die Quotienten zu den entsprechenden, wechselseitigen Divisionseinheiten 101a zurückgeführt sind. Der einzelne, für ein finites Feld vorgesehene Teiler 106 wird somit gemeinsam von den wechsel­ seitigen Divisionseinheiten 101a auf einer Zeitmultiplex­ basis genutzt, was zur Herabsetzung des gesamten Ver­ knüpfungsschaltungsaufwands führt.

Da der Teiler 106 für ein endliches Feld gemeinsam von den wechselseitigen Divisionseinheiten 101a genutzt wird, ist jedoch eine Steuerschaltung erforderlich, die im Auf­ bau kompliziert ist und deren Arbeitsgeschwindigkeit nicht hoch ist.

Während der für ein finites Bild vorgesehene Teiler 106 gemeinsam genutzt wird, benötigt jede der wechselseitigen Divisionseinheiten 101a eine Schaltung zur Ermittlung des Grades der Polynome und außerdem zur Feststellung, wann der Koeffizient des Grades dR_i-1 von R_i-1(X) 0 ist. Außerdem ist eine Steuerschaltung, wie ein Datenumschalter oder dergleichen, erforderlich. Demgemäß ist der Schaltungsumfang relativ groß.

Bei der in Fig. 29 dargestellten Schaltungsanordnung ist es notwendig, Syndrome S_2t, S_2t-1, . . . . S₁ einzugeben, die die Koeffizienten der Syndrompolynome S(X) sind, und zwar aufeinanderfolgend vom Koeffizienten hoher Ordnung. Da die Syndrome S_2t, S_2t-1, . . . . S₁ jedoch gleichzeitig bestimmt werden, ist eine Umsetzschaltung für die Eingabe der gleichzeitig bestimmten Syndrome erforderlich, und zwar aufeinanderfolgend vom Koeffizienten hoher Ordnung.

Um die obigen Probleme zu lösen, ist ein neues Verfahren, als Verfahren C bezeichnet, in der Literatur von Howard M. Shao und anderen unter der Bezeichnung "A VSLI Design of a Pipeline Reed-Solomon Decoder" in der Zeitschrift IEEE Trans. on Computers, Vol. C-34, Mai 1985 vorgeschlagen worden.

Gemäß dem Verfahren C sind eine Schaltung zur gemeinsamen Nutzung bzw. Aufteilung des für ein infintes Feld vorge­ sehenen Teilers 106 und eine Steuerschaltung für diesen Teiler nicht erforderlich, da die zu teilenden Daten von einer Stelle aus stets extrahiert werden können, und zwar ungleich der konventionellen Verfahren. Darüber hinaus werden eine Schaltung zur Entscheidung der Operation aus dem Grad eines Polynoms und eine Steuerschaltung durch einfache Schaltungen realisiert. Damit kann das Verfahren C durch eine Schaltungsanordnung mit vermindertem Schaltungs­ aufwand durchgeführt werden.

Die Schaltungsanordnung, welche das Verfahren C durchführt bzw. implementiert, ist in Fig. 30 veranschaulicht. Wie in Fig. 30 dargestellt, umfaßt die Schaltungsanordnung einen Block (A) 111, eine Vielzahl von Blöcken (B) 112 und einen Verbindungs-Schaltbestimmungsblock 113. Der Block (A) 111 umfaßt eine einzelne Einheit, und zwar unabhängig von der Anzahl t von Fehlern. Im Falle eines t-Symbol-Fehlerkorrektursystems sind (2t - 1) Blöcke (B) 112 erforderlich.

Der Block (A) 111 und die Blöcke (B) 112 umfassen vertikale, gesonderte Gruppen von Registern für die Speicherung der Koeffizienten von R_i(X), Q_i(X), λ_i(X) bzw. µ_i(X). Die Koeffizienten werden in den Gruppen der Registern aufeinan­ derfolgend vom Koeffizienten hoher Ordnung, ausgehend ent­ sprechend dem durch dR_i, dQ_i bezeichneten Grad gespeichert.

Als Ausgangswerte werden die Koeffizienten von R₀(X) = S(X) aufeinanderfolgend in Registern RR_2t-1, . . . . RR₀ ge­ speichert. In entsprechender Weise werden die Koeffizienten von Q₀(X) = X^2t aufeinanderfolgend vom Koeffizienten hoher Ordnung, ausgehend in Registern RQ_2t-1, . . . RQ₀ gespeichert. Die Register Rλ_2t, . . . Rµ₀ speichern 0. In bezug auf die Register Rµ_2t-1, . . . . Rµ₀ speichert das Register Rµ₀ nie­ derer Ordnung eine 1, und die anderen Register speichern 0.

Eine 0 wird zu allen Zeiten vom Block niederer Ordnung des letzten Blocks (B) 112 dem Eingangsanschluß eingangs­ seitig zugeführt.

Ob der Koeffizient, der in dem Register RR_2t-1 für die Speicherung des Koeffizienten gespeichert ist, vom Grad dR_i von R_i(X) im Block (A) 111 ist, wird durch eine 0-Er­ fassungsschaltung 115 in der Verbindungs-Schaltbestimmungs­ schaltung 113 bestimmt.

Die Verbindungs-Schaltbestimmungsschaltung 113 weist Regi­ ster DR, DQ für die Speicherung von dR_i bzw. dQ_i auf. Die Register DR, DQ speichern als Ausgangswerte 2t - 1 bzw. 2t.

Zusätzlich zu der in Fig. 30 dargestellten Schaltungsan­ ordnung ist eine Schaltung zur Festlegung bzw. Einstellung von Ausgangswerten erforderlich. Eine derartige Schaltungs­ anordnung ist aus der Darstellung jedoch weggelassen worden, da sie nicht notwendig und eine einfache Schaltung ist.

Nachstehend wird die Arbeitsweise der in Fig. 30 dargestell­ ten Schaltungsanordnung erläutert.

Die in den Registern DR, DQ gespeicherten Ausgangswerte werden mittels eines Komparators 116 verglichen. Falls DR < DQ gilt und falls das Register RR_2t-1 ≠ 0 vorliegt, wie dies durch die 0-Detektor- bzw. -Erfassungsschal­ tung 115 ermittelt wird, sind die Datenwegschalter, wie durch die gestrichelten Linien angedeutet, in Betrieb, um gekreuzte Daten auszuwählen. Ansonsten wählen die Daten­ wegschalter Daten aus, die nicht gekreuzt sind. Sämtliche Datenwegschalter in der Schaltungsanordnung werden in ähnlicher Weise veranlaßt, Daten auszuwählen.

Nachdem die Umschaltung der Datenwegschalter erfolgt ist, werden die Koeffizienten des Grades dR_i-1 von R_i-1(X) und des Grades dQ_i-1 von Q_i-1(X) über den Datenwegschalter an den für ein finites Feld vorgesehenen Teiler 117 einge­ geben. Der betreffende Teiler 117 bewirkt eine Division E/F bezüglich seiner Eingangssignale E, F und gibt als Ergebnis S ab.

Unter Heranziehung des Ergebnisses S von dem für ein fini­ tes Feld vorgesehenen Teiler 117 führen die Multiplizierein­ richtungen 119, 120 und die Addierer 121, 122 im Block (A) 111 und den Blöcken (B) 112 Berechnungen durch. Die Koeffi­ zienten vom Grad dR_i bis zum Grad 0 eines Polynoms R_i(X) werden in den Registern RR_2t-1 bis RR₀ aufeinanderfolgend vom Koeffizienten hoher Ordnung ausgehend gespeichert. In entsprechender Weise werden die Koeffizienten vom Grad dQ_i bis zum Grad 0 eines Polynoms Q_i(X) in den Registern RQ_2t bis RW₀ aufeinanderfolgend gespeichert. Die Koeffi­ zienten der Polynome λ_i(X), µ_i(X) werden in den Registern Rλ_2t bis Rλ₀ und in den Registern Rµ_2t-1 bis Rµ₀ auf­ einanderfolgend vom Koeffizienten hoher Ordnung ausgehend gespeichert.

In Übereinstimmung mit dem obigen Prozeß wird die Berech­ nung eines Schritts des revidierten, Euklidischen, wechsel­ seitigen Divisionsverfahrens (2) ausgeführt. Durch 2t-mali­ ges Wiederholen des obigen Prozesses werden die Polynome σ(X), ω(X) wie im Falle des Verfahrens B bestimmt.

Die tatsächliche Arbeitsweise ist beispielsweise in Fig. 31 bis 35 veranschaulicht. Die Register DR, DQ, RR_2t-1 bis RR₀, RQ_2t bis RQ₀, Rλ_2t bis Rλ₀ und Rµ_2t-1 bis Rµ₀ sind in Fig. 31 alle auf Anfangs- bzw. Ausgangswerte ge­ setzt. Da dR₀ = 3, dQ₀ = 4 ist, und da der Zustand zur Kreuzung des Koeffizienten des Grades dR₀ eines Polynoms R₀(X) und α₈ gemäß Fig. 31 erfüllt sind, sind sämtliche Datenwegschalter so geschaltet, daß gekreuzte Daten aus­ gewählt werden. Der für ein endliches Feld vorgesehene Teiler 117 führt eine Berechnung von 1/α₈ aus, und ein Ergebnis α₇ wird eingangsseitig der Multipliziereinrichtungen 119, 120 im Block (A) 111 und den Blöcken (B) 112 zugeführt.

Die Ergebnisse der im Block (A) 111 und in den Blöcken (B) 112 durchgeführten Berechnungen werden in einem nächsten Schritt in Registern höherer Ordnung gespeichert, was zur Datenspeicherung führt, wie dies in Fig. 32 veranschaulicht ist. Das in Fig. 32 dargestellte Ergebnis ist dasselbe Ergebnis, wie es gemäß dem oben unter Bezugnahme auf Fig. 25 beschriebenen Verfahren B erzielt worden ist.

Die ersten und dritten Schritte werden im gekreuzten Betrieb bewirkt, und die zweiten und vierten Schritte werden im Normalbetrieb ausgeführt, wie dies in Fig. 31 bis 34 veran­ schaulicht ist, bis schließlich die Polynome σ(X), ω(X) erhalten sind, wie dies in Fig. 35 veranschaulicht ist.

Wie oben beschrieben, unterscheidet sich das wesentliche Konzept des Verfahrens C vom Verfahren B. Gemäß dem Verfah­ ren B werden im Speziellen die Koeffizienten der Polynome eingangsseitig seriell aufeinanderfolgend vom Koeffizienten hoher Ordnung ausgehend der wechselseitig arbeitenden Divi­ sionseinheit 101 zugeführt. Gemäß dem Verfahren C werden jedoch sämtliche Koeffizienten in den Registern DR, DQ, RR_2t-1 bis RR₀, RQ_2t bis RQ₀, Rλ_2t bis Rλ₀ und Rµ_2t-1 bis Rµ₀ gespeichert. Während sämtliche Koeffizienten der Polynome seriell in einer wechselseitigen Divisionseinheit 101 in einem Schritt des revidierten, Euklidischen, wechsel­ seitigen Divisionsverfahrens (2) entsprechend dem Verfahren B berechnet werden, wird infolgedessen jeder Koeffizient in sämtlichen Recheneinheiten im Block (A) 111 und den Blöcken (B) 112 in einem Schritt des revidierten, Euklidi­ schen, wechselseitigen Divisionsverfahrens (2) gemäß dem Verfahren C berechnet. Demgemäß ist das Verfahren C stark vereinfacht, obwohl der Umfang der notwendigen Berechnungen unverändert bleibt.

Wie oben unter Bezugnahme auf Fig. 30 beschrieben, werden der Koeffizient des Grades dR_i von R_i(X) und der Koeffizient des Grades dQ_i von Q_i(X), die dem für das finite Feld vorge­ sehenen Teiler 117 eingangsseitig zugeführt werden, in den Registern RR_2t-1, RQ_2t-1 im Block (A) 111 gespeichert. Demgemäß werden die Eingangsgrößen für den für das finite Feld vorgesehenen Teiler 117 stets direkt hinter dem Daten­ wegumschalter für R_i(X), Q_i(X) im Block (A) 111 zugeführt. Da es möglich ist, Daten von derselben Stelle zu allen Zeiten den für das finite Feld vorgesehenen Teiler 117 entsprechend dem Verfahren B eingangsseitig zuzuführen, ist irgendeine zusätzliche Schaltungsanordnung zur gemein­ samen Nutzung des für ein finites Feld vorgesehenen Tei­ lers 117 nicht erforderlich, was zur Herabsetzung des Gesamtschaltungsaufwands führt.

Gemäß dem Verfahren B sind Divisionseinheiten 101 erforder­ lich, die unabhängig voneinander Schaltungen aufweisen zur Bestimmung der Größen von dR_i, dQ_i und zur Feststel­ lung, ob der Koeffizient des Grades dR_i von R_i(X) 0 ist oder nicht, um die entsprechenden Datenwegschalter zu steuern. Gemäß dem Verfahren C wird ein derartiger Prozeß jedoch lediglich durch den Verbindungs-Schaltbestimmungs­ block 103 ausgeführt. Damit kann der Schaltungsaufwand reduziert werden.

Obwohl in jeder wechselseitig arbeitenden Divisionsein­ heit 101 zwei Multipliziereinrichtungen und damit insgesamt 4t Multipliziereinrichtungen erforderlich sind, falls die Anzahl korrigierbarer Symbole t beträgt, und zwar ent­ sprechend dem Verfahren B, ist die Anzahl der benötigten Multipliziereinrichtungen entsprechend dem Verfahren C auf 4t - 1 vermindert.

Beim Festlegen von Ausgangswerten ist es erforderlich, daß die Koeffizienten S₁, S₂, . . . . S_t des Eingangssignals R₀(X), das heißt das Syndrompolynom, seriell aufeinanderfolgend vom Koeffizienten hoher Ordnung ausgehend ent­ sprechend dem Verfahren B eingangsseitig zugeführt werden. Entsprechend dem Verfahren C werden jedoch 2t Koeffizienten des Syndrompolynoms gleichzeitig zur Initialisierung einge­ geben.

Syndrome können im wesentlichen gleichzeitig bestimmt wer­ den, da sie als Ergebnisse von Matrizenberechnungen erhal­ ten werden. Gemäß dem Verfahren B ist es notwendig, die gleichzeitig bestimmten Syndrome in serielle Daten umzu­ setzen und diese einzugeben. Entsprechend dem Verfahren C ist mit Rücksicht darauf, daß die gleichzeitig bestimmten Koeffizienten eines Syndrompolynoms direkt eingegeben werden können, jegliche Schaltung zur Umsetzung der betreffenden Polynome in serielle Daten entbehrlich. Darüber hinaus ist die Verlängerung einer Zeitspanne vermieden, die be­ reitgestellt wird, bis ein Ergebnis durch die serielle Datenumsetzung erhalten wird (Durchsatzzeiten).

Entsprechend dem Verfahren C gibt es verschiedene Methoden zur Initialisierung der Register DR, DQ, RR_2t-1 bis RR₀, RQ_2t bis RQ₀, Rλ_2t bis Rλ₀ und Rµ_2t-1 bis Rµ₀. Falls Wähler mit den Eingangsanschlüssen der Register DR, DRQ, RR_2t-1 bis RR₀, RQ_2t bis RQ₀, Rλ_2t bis Rλ₀ und Rµ_2t-1 bis Rµ₀ verbunden sind, ist es sodann möglich, sämtliche Register gleichzeitig zu initialisieren. Alternativ dazu können die Register aufeinanderfolgend dadurch initiali­ siert werden, daß seriell Initialisierungswerte der ent­ sprechenden Polynome als Eingangssignale den Registern niederer Ordnung für die betreffenden Polynome eingangs­ seitig zugeführt werden.

Nunmehr wird die Ausführung lediglich einer Berechnung durch eine Recheneinheit in einem Schritt entsprechend dem revidierten, Euklidischen, wechselseitigen Divisions­ verfahren (2) betrachtet. Dies bedeutet, daß nachstehend die Anzahl der Recheneinheiten betrachtet wird, die notwendigerweise benötigt werden, allerdings mit der Ausnahme, daß zwei oder mehr Berechnungen durch eine Recheneinheit im Multiplexbetrieb, wie im Zeitmultiplexbetrieb, ausge­ führt werden.

Die nach den Verfahren A, B, C benötigten Zahlen von Rechen­ einheiten sind 8t, 4t bzw. 4t - 1, wobei t die Anzahl korri­ gierbarer Symbole ist. Die Anzahl der nach den Verfahren B, C benötigten Recheneinheiten ist auf die Hälfte der Anzahl der Recheneinheiten reduziert, die nach dem Verfahren A benötigt werden. Ein Grund hierfür liegt in einem für ein finites Feld vorgesehenen Teiler und in einer Multiplizier­ einrichtung anstatt in der Verwendung von zwei Multiplizier­ einrichtungen, und ferner darin, daß lediglich ein für ein finites Feld vorgesehener Teiler gemeinsam durch die Recheneinheiten benutzt wird, wodurch die Anzahl der Multi­ pliziereinrichtungen, die von den entsprechenden Rechenein­ heiten benötigt werden, auf 1 reduziert ist.

Die Anzahl der Berechnungen (Multiplikationen), die vom Logarithmus selbst nach dem revidierten, Euklidischen, wechselseitigen Divisionsverfahren (2) benötigt werden, wird nachstehend unter Heranziehung des Beispiels betrach­ tet werden, wie es im Artikel "7R-C601-020(4788) Hardware implementation of a high-speed multiple error-correcting circuit using the Reed-Solomon code (2)" veranschaulicht worden ist.

Bei diesem Beispiel werden t = 2 Symbole fehlerkorrigiert, indem ein finites Feld GF(2⁴) benutzt wird, welches defi­ niert ist als Verwendung eines nichtreduzierbaren Polynoms g(X) = X⁴ + X + 1. Das Syndrompolynom S(X) ist wie folgt definiert:

S(X) = α⁸X³ + α¹⁰X² + α⁵X + α¹² (18).

Unter Heranziehung des revidierten, Euklidischen, wechselseitigen Divisionsverfahrens (2) wird aus dem Syndrompoly­ nom S(X) ein Fehleranzeigepolynom σ(X) wie folgt abge­ leitet:

Initialisierung

R₀

(X) = S(X), Q₀

(X) = X⁴

,

dR₀ = 3, dR₀ = 4,

λ₀(X) = 1, µ₀(X) = 0 (19).

Schritt 1

dR₀

- dQ₀

= 3 - 4 = -1 0,

der Koeffizient α⁸ des Grades dR₀ von R₀(X) ist α⁸ ≠ 0 → Kreuzungsbetrieb (20).

In diesem Fall gilt daher:

R₁(X) = Q₀(X) + (1/α⁸)R₀(X)X = X⁴ + α⁷(α⁸X³ + α¹⁰X² + α⁵X + α¹²)X = α²X³ + α¹²X² + α⁴X,

λ₁(X) = µ₀(X) +(1/α⁸)λ₀(X)X = 0 + α⁷.1.X = α⁷X,

Q₁(X) = R₀(X) = α⁸X³ + α¹⁰X² + α⁵X + α¹²,

µ₁(X) = λ₀(X) = 1,

dR_i = dQ₀ - 1 = 4 - 1 = 3,

dQ₁ = dR₀ = 3 (21).

Schritt 2

dR₁

- dQ₁

= 3 - 3 = 0 ≧ 0 → Normalbetrieb (22).

In diesem Fall gilt daher:

R₂(X) = R₁(X) + (α²/α⁸)Q₁(X) = α²X³ + α¹²X² + α⁴X + α⁹(α⁸X³ + α¹⁰X² + α⁵X + α¹²) = α⁶X² + α⁹X + α⁶,

λ₂(X) = λ₁(X) + (α²/α⁸)µ₁(X) = α⁷X + α⁹.1 = α⁷X + α⁹,

Q₂(X) = Q₁(X) = α⁸X³ + α¹⁰X² + α⁵X + α¹²,

µ₂(X) = µ₁(X) = 1,

dR₂ = dR₁ - 1 = 3 - 1 = 2,

dQ₂ = dQ₁ = 3 (23).

Schritt 3

dR₂

- dQ₂

= 2 - 3 = - 1 < 0,

der Koeffizient α⁶ des Grades dR₂ von R₂(X) ist α⁶ ≠ 0 → Kreuzungsbetrieb (24).

In diesem Falle gilt:

R₃(X) = Q₂(X) + (α⁸/α⁶)R₂(X)X = α⁸X³ + α¹⁰X² + α⁵X + α¹² + α²(α⁶X² + α⁹X + α⁶)X = α¹⁴X² + α⁴X + α¹²,

λ₃(X) = µ₂(X) + (α⁸/α⁶)λ₂(X)X = 1 + α²(α⁷X + α⁹)X = α⁹X² + α¹¹X + 1,

Q₃(X) = R₂(X) = α⁶X² + α⁹X + α⁶,

µ₃(X) = λ₂(X) = α⁷X + α⁹,

dR₃ = dQ₂ - 1 = 3 - 1 = 2,

dQ₃ = dR₂ = 2 (25).

Schritt 4

dR₃

- dQ₃

= 2 - 2 = 0 ≧ 0 → Normalbetrieb (26).

In diesem Falle gilt:

R₄(X) = R₃(X) + (α¹⁴/α⁶)Q₃(X) = α¹⁴X² + α⁴X + α⁸(α⁶X² + α⁹X + α⁶) = α¹⁰X + α⁵,

λ₄(X) = λ₃(X) + (α¹⁴/α⁶)µ₃(X) = α⁹X² + α¹¹X + 1 + α⁸(α⁷X + α⁹) = α⁹X² + α¹²X + α⁸,

Q₄(X) = Q₃(X) = α⁶X² + α⁹X + α⁶,

µ₄(X) = µ₃(X) = α⁷X + α⁹,

dR₄ = dQ₃ - 1 = 2 - 1 = 1,

dQ₄ = dQ₃ = 2 (27).

Die Berechnungen in diesen Schritten werden, wie dies in Fig. 25 bis 28 veranschaulicht ist, gemäß dem Verfahren B durchgeführt, und sie werden, wie dies in Fig. 31 bis 35 veranschaulicht ist, gemäß dem Verfahren C durchgeführt.

Multiplikationen sind hinsichtlich der Bestimmung von R_i(X), λ_i(X) erforderlich. Bezogen auf die Anzahl der Multiplika­ tionen bei jedem der Schritte wird die Berechnung entspre­ chend:

R_i(X) = Q₀(X) + (1/α⁸)R₀(X).X (28)

durchgeführt, um R_i(X) beim Schritt 1 zu bestimmen. Tatsächlich werden die Koeffizienten von R₀(X) und das Ergebnis α⁷ der Division multipliziert. Das Polynom R₀(X) weist 4 Koeffizienten auf, da es ein Polynom des dritten Grades ist. Da der Koeffizient des höchsten Grades für die Division herangezogen wird, ist es nicht erforderlich, ihn zu berechnen. Infolgedessen werden die drei folgenden Rechnungen ausgeführt:

α⁷.α¹⁰, α⁷.α⁵, α⁷.α¹² (29).

In Bezug auf λ₀(X) wird die Berechnung entsprechend dem Ausdruck:

λ₁(X) = µ₀(X) + (1/α⁸)λ₀(X).X (30)

ausgeführt. Da λ₀(X) ein Polynom des Grades 0 ist, wird lediglich ein Koeffizient wie folgt berechnet:

α⁷.1 (31).

Damit dürfte ersichtlich sein, daß insgesamt 4 Berechnungen im Schritt 1 ausgeführt werden.

In Bezug auf die Anzahl der Berechnungen beim Schritt 2 werden die folgenden 3 Multiplikationen ausgeführt, um R₂(X) unter Heranziehung des Ergebnisses α⁹ der Divi­ sion auszuführen:

α⁹.α¹⁰, α⁹.α⁵, α⁹.α¹² (32).

Um λ₂(X) zu berechnen, wird die folgende eine Berechnung durchgeführt:

α⁹.1 (33).

Damit werden beim Schritt 2 insgesamt 4 Berechnungen ebenfalls ausgeführt.

Beim Schritt 3 werden 2 Multiplikationen, wie sie gegeben sind durch:

α².α⁹, α².α⁶ (34)

ausgeführt, um R₃(X) zu berechnen. In der Recheneinheit für λ₃(X) werden die folgenden 2 Berechnungen aus­ geführt:

α².α⁷, α².α⁹ (35).

Damit werden auch beim Schritt 3 insgesamt 4 Berechnungen durchgeführt.

Beim letzten Schritt 3 werden 2 Multiplikationen, wie sie gegeben sind durch:

α⁸.α⁹, α⁸.α⁶ (36)

ausgeführt, um R₄(X) zu berechnen. In der Recheneinheit für λ₄(X) werden die folgenden 2 Berechnungen durch­ geführt:

α⁸.α⁷, α⁸.α⁹ (37).

Damit werden auch beim Schritt 4 insgesamt 4 Berechnungen durchgeführt.

Demgemäß beträgt die Gesamtanzahl der Berechnungen, die tatsächlich bei jedem der Schritte benötigt werden, stets 4. Dies tritt natürlich mit Rücksicht darauf auf, daß das Euklidische, wechselseitige Divisionsverfahren weiterläuft, wobei die Grade von R_i(X), Q_i(X) abnehmen und die Grade von λ_i(X), µ_i(X) zunehmen.

Wenn R_i(X) im i-ten Schritt nach dem revidierten, Euklidi­ schen, wechselseitigen Divisionsverfahren berechnet wird, ist es generell erforderlich, die Koeffizienten mit Ausnahme des höherwertigen Koeffizienten von R_i-1(X) im Kreuzungs­ betrieb und Q_i-1(X) im Normalbetrieb zu multiplizieren.

Wenn Berechnungen durchgeführt werden, stellen dR_i-1, dQ_i-1 die Grade von R_i-1(X) bzw. von Q_i-1(X) dar. Da Berechnungen im Kreuzungsbetrieb durchgeführt werden, wenn dR_i-1 < dQ_i-1 gilt, und im Normalbetrieb erfolgen, wenn dR_i-1 ≧ dQ_i-1 gilt, ist der Grad eines Polynoms, das multipliziert werden muß, um R_i(X) zu berechnen, der kleinere von dR_i-1, dQ_i-1, das heißt min (dR_i-1, dQ_i-1). Zu diesem Zeitpunkt ist die Anzahl der Koeffizienten des Polynoms selbst um 1 größer als der Grad. Der Koeffizient hoher Ordnung muß nicht be­ rechnet werden, da er für die Division benutzt wird. Dem­ gemäß sind min (dR_i-1, dQ_i-1) Berechnungen erforderlich, um R_i(X) zu berechnen.

Die Berechnungen für λ_i(X) werden durch λ_i-1(X), µ_i-1(X) ausgeführt. Um λ_i(X) zu berechnen, müssen sämtliche Koeffizienten von λ_i-1(X) im Kreuzungsbetrieb multipliziert werden, und sämtliche Koeffizienten von µ_i-1(X) müssen im Normalbetrieb multipliziert werden.

Im Normalbetrieb und im Kreuzungsbetrieb werden Berechnungen tatsächlich anders ausgeführt, als im Verschiebebetrieb, wenn folgende Bedingungen erfüllt sind:

dλ_i + dQ_i = 2t,

dµ_i < dλ_i,

dR_i-1 < dQ_i-1 (38).

Hierin bedeutet dλ_i den Grad von λ_i(X), und dµ_i ist der Grad von µ_i(X) in den Berechnungen beim i-ten Schritt, wobei die Berechnungen stets im Kreuzungsbetrieb ausgeführt werden. Die vom Koeffizienten hoher Ordnung verschiedener Koeffizienten (des Grades dR_i-1) eines Polynoms R_i-1(X) des Grades dR_i-1 werden für die Berechnungen von R_i(X) multipliziert. Demgemäß sind dR_i-1 Berechnungen notwendig. Für die Berechnung von λ_i(X) müssen alle (dλ_i-1 + 1)- Koeffizienten von λ_i-1(X) multipliziert werden.

Demgemäß ist die Anzahl N_cross sämtlicher Mulitiplikationen im Kreuzungsbetrieb gegeben durch:

N_cross = dR_i-1 + dλ_i-1 + 1 < dQ_i-1 + dλ_i-1 + 1 = 2t + 1 (39).

Infolgedessen ist die Anzahl N_cross sämtlicher Multipli­ kationen im Kreuzungsbetrieb gegeben mit 2t oder kleiner.

Wenn im Normalbetrieb dR_i-1 ≧ dQ_i-1 gegeben ist, müssen die vom Koeffizienten hoher Ordnung verschiedenen Koeffi­ zienten (des Grades dQ_i-1) eines Polynoms Q_i-1(X) des Gra­ des dQ_i-1 für die Berechnung von R_i(X) multipliziert wer­ den, und es sind dQ_i-1 Multiplikationen erforderlich. In entsprechender Weise müssen zur Berechnung von λ_i(X) sämt­ liche (dµ_i-1 + 1)-Koeffizienten von µ_i-1(X) multipliziert werden.

Damit ist die Anzahl N_normal sämtlicher Multiplikationen im Normalbetrieb wie folgt ausgedrückt:

N_normal = dQ_i-1 + dµ_i-1 + 1 < dQ_i-1 + dλ_i-1 + 1 = 2t + 1 (40).

Infolgedessen ist die Anzahl N_cross der gesamten Multi­ plikationen im Normalbetrieb ebenfalls 2t oder kleiner.

Wie oben beschrieben, beträgt die Gesamtzahl der Multipli­ kationen in jedem Schritt, der durch den Algorithmus selbst benötigt wird, stets 2t oder weniger. Somit beträgt die Anzahl der Recheneinheiten, die notwendigerweise gefordert werden, lediglich 2t.

Beim obigen Beispiel sollte die Anzahl der Recheneinheiten daher 4 betragen. Tatsächliche Systeme, welche die Ver­ fahren A, B, C ausführen, benötigen jedoch eine Anzahl von Recheneinheiten, die mehr als das Zweifache von 2t ist, womit eine sehr verschwenderische Schaltungsdanord­ nung verbunden ist.

Die Anzahl der Koeffizienten, die für die Berechnungen bereitgehalten werden müssen, wird nachstehend betrachtet.

dR_i, dQ_i, dλ_i, dµ_i stellen die entsprechenden Grade von R_i(X), Q_i(X), λ_i(X) bzw. µ_i(X) in den tatsächlichen Rechenschritten bei den Normal- und Kreuzungsbetrieben dar. Diese Grade weisen die folgende Beziehung auf:

dR_i + dµ_i < dQ_i + dλ_i = 2t (41).

Aus Vorstehendem kann ersehen werden, daß die Summe der Grade von Q_i(X), λ_i(X) stets 2t beträgt und daß die Summe der Grade von R_i(X), µ_i(X) 2t - 1 oder weniger beträgt.

Demgemäß kann die Anzahl der Register, die erforderlich sind für die Speicherung der Koeffizienten von Q_i(X), λ_i(X), 2t + 2 betragen, und die Anzahl der Register, die erforderlich sind für die Speicherung der Koeffizienten von R_i(X), µ_i(X) kann 2t + 1 betragen. Die Gesamtzahl der benötigten Register kann somit 4t + 3 betragen.

Das System, welches das Verfahren C ausführt, verwendet indessen (8t + 1) Register und stellt damit eine in hohem Maße verschwenderische Anordnung dar.

Wie oben beschrieben, beträgt bei jenem der Verfahren A, B, C die Anzahl der Multiplikationen pro Schritt und die Anzahl der Register mehr als das Zweifache der Zahlen, die durch den Algorithmus gefordert sind. Die Systeme, die die Verfahren A, B, C ausführen, sind eine in hohem Maße verschwenderische Schaltungsanordnung.

Die Berechnungen bei dem obigen Beispiel werden einmal mehr zur Erzielung eines leichteren Verständnisses be­ schrieben. Gemäß dem Verfahren C ergeben sich die Berech­ nungen, die gemäß Fig. 31 bis 35 ausgeführt werden, aus den folgenden Tabellen:

Schritt 1

Tabelle 1-1

Kreuzungsbetrieb dR = 3, dQ = 4

Schritt 2

Tabelle 1-2

Normalbetrieb dR = 3, dQ = 3

Schritt 3

Tabelle 1-3

Kreuzungsbetrieb dR = 2, dQ = 3

Schritt 4

Tabelle 1-4

Normalbetrieb dR = 2, dQ = 2

Wie aus den obigen Tabellen hervorgeht, werden in Überein­ stimmung mit dem Verfahren C lediglich 4 Multiplikationen je Schritt ausgeführt, und die übrigen Recheneinheiten sind nicht in Betrieb. Die Stellen, an denen λ_i(X), µ_i(X) gespeichert sind, sind offensichtlich zu Stellen höherer Ordnung hin verschoben, wenn die Berechnungen fortschreiten, und damit ändern sich die Stellen, an denen die Rechenein­ heiten verwendet werden, bei jedem Schritt. Damit kann die Anzahl der Recheneinheiten entsprechend dem Verfahren C nicht reduziert werden.

Die Berechnung von einem multiplikativen, invertierenden Element von einem Eingangsvektor in einem endlichen Haupt- Galoisfeld ist beschrieben in US 4 989 171 A. Aus der US 4 574 361 A und der US 4 975 867 A sind Vorrichtungen zur Teilung der Elemente eines Galoisfeldes bekannt, die effektiv zum Decodieren von CD-Fehlerkorrekturcodes benutzt werden können.

Der Erfindung liegt die Aufgabe zugrunde, eine Euklidische, wechselseitige Divisionsschaltung bereitzustellen mit 2t + 1 Recheneinheiten, deren Anzahl um 1 höher ist, als die minimale Anzahl 2t von Rechnungen pro Schritt des Euklidischen, wechselseitigen Divisionsverfahrens, wobei eine minimale Anzahl von 4t + 3 Registern vorgesehen sein soll für die Durchführung eines Algorithmus, derart, daß ein Schaltungsaufwand stark vermindert ist und daß mit hoher Geschwindigkeit für einen erhöhten Durchsatz gearbeitet wird bzw. werden kann.

Insbesondere soll eine Euklidische, wechselseitige Divi­ sionsschaltung mit weniger Recheneinheiten als (2t + 1) bereitgestellt werden, die in einem Zeitmultiplexbetrieb genutzt werden, um (2t + 1) Berechnungen pro Schritt aus­ zuführen, welche entsprechend dem Euklidischen, wechselseitigen Divisionsverfahren gefordert werden.

Diese Aufgabe wird gemäß den Merkmalen des Patentanspruchs 1 bzw. 2 gelöst. Die Erfindung wird durch die Merkmale der abhängigen Ansprüche weitergebildet.

Anhand von Zeichnungen wird die Erfindung nachstehend an Ausführungsbeispielen näher erläutert, in denen entsprechende Bezugszeichen gleiche oder ähnliche Elemente bezeichnen.

Fig. 1 zeigt in einem Blockdiagramm eine Euklidische, wechselseitige Divisionsschaltung gemäß einer ersten Ausführungsform der vorliegenden Erfindung.

Fig. 2 zeigt ein detailliertes Schaltungsdiagramm der jeweiligen Recheneinheit in der Euklidischen, wechselseitig arbeitenden Divisionsschaltung gemäß Fig. 1.

Fig. 3 veranschaulicht in einem Blockdiagramm die Art und Weise, in der die in Fig. 1 dargestellte Euklidische, wechselseitig arbeitende Divisionsschaltung arbeitet.

Fig. 4 veranschaulicht in einem Blockdiagramm die Art und Weise, in der die in Fig. 1 dargestellte Euklidische, wechselseitig arbeitende Divisionsschaltung arbeitet.

Fig. 5 zeigt in einem Blockdiagramm die Art und Weise, in der die in Fig. 1 dargestellte Euklidische, wechselseitig arbeitende Divisionsschaltung arbeitet.

Fig. 6 veranschaulicht in einem Blockdiagramm die Art und Weise, in der die in Fig. 1 dargestellte Eukli­ dische, wechselseitig arbeitende Divisionsschaltung arbeitet.

Fig. 7 veranschaulicht in einem Blockdiagramm die Art und Weise, in der die in Fig. 1 dargestellte Eukli­ dische, wechselseitig arbeitende Divisionsschaltung arbeitet.

Fig. 8 zeigt ein Blockdiagramm einer Euklidischen, wechsel­ seitig arbeitenden Divisionsschaltung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.

Fig. 9 zeigt ein detailliertes Schaltungsdiagramm der je­ weiligen Recheneinheit in der Euklidischen, wechsel­ seitig arbeitenden Divisionsschaltung gemäß Fig. 8.

Fig. 10 veranschaulicht in einem Blockdiagramm die Art und Weise, in der die in Fig. 8 dargestellte Eukli­ dische, wechselseitig arbeitende Divisionsschaltung arbeitet.

Fig. 11 veranschaulicht in einem Blockdiagramm die Art und Weise, in der die in Fig. 8 dargestellte Eukli­ dische, wechselseitig arbeitende Divisionsschaltung arbeitet.

Fig. 12 veranschaulicht in einem Blockdiagramm die Art und Weise, in der die in Fig. 8 dargestellte Eukli­ dische, wechselseitig arbeitende Divisionsschaltung arbeitet.

Fig. 13 veranschaulicht in einem Blockdiagramm die Art und Weise, in der die in Fig. 8 dargestellte Eukli­ dische, wechselseitig arbeitende Divisionsschaltung arbeitet.

Fig. 14 veranschaulicht in einem Blockdiagramm die Art und Weise, in der die in Fig. 8 dargestellte Eukli­ dische, wechselseitig arbeitende Divisionsschaltung arbeitet.

Fig. 15 veranschaulicht in einem Blockdiagramm die Art und Weise, in der die in Fig. 8 dargestellte Eukli­ dische, wechselseitig arbeitende Divisionsschaltung arbeitet.

Fig. 16 veranschaulicht in einem Blockdiagramm die Art und Weise, in der die in Fig. 8 dargestellte Eukli­ dische, wechselseitig arbeitende Divisionsschaltung arbeitet.

Fig. 17 veranschaulicht in einem Blockdiagramm die Art und Weise, in der die in Fig. 8 dargestellte Eukli­ dische, wechselseitig arbeitende Divisionsschaltung arbeitet.

Fig. 18 veranschaulicht in einem Blockdiagramm die Art und Weise, in der die in Fig. 8 dargestellte Eukli­ dische, wechselseitig arbeitende Divisionsschaltung arbeitet.

Fig. 19 veranschaulicht in einem Blockdiagramm die Art und Weise, in der die in Fig. 8 dargestellte Eukli­ dische, wechselseitig arbeitende Divisionsschaltung arbeitet.

Fig. 20 veranschaulicht in einem Blockdiagramm die Art und Weise, in der die in Fig. 8 dargestellte Eukli­ dische, wechselseitig arbeitende Divisionsschaltung arbeitet.

Fig. 21 veranschaulicht in einem Blockdiagramm die Art und Weise, in der die in Fig. 8 dargestellte Eukli­ dische, wechselseitig arbeitende Divisionsschaltung arbeitet.

Fig. 22 veranschaulicht in einem Blockdiagramm die Art und Weise, in der die in Fig. 8 dargestellte Eukli­ dische, wechselseitig arbeitende Divisionsschaltung arbeitet.

Fig. 23 veranschaulicht in einem Blockdiagramm eine wechselseitig arbeitende Divisionseinheit für die Verwendung in einer konventionellen, Euklidi­ schen, wechselseitigen Divisionsschaltung.

Fig. 24 zeigt in einem Blockdiagramm eine konventionelle, Euklidische, wechselseitig arbeitende Divisions­ schaltung.

Fig. 25 veranschaulicht in einem Blockdiagramm die Art und Weise, in der die in Fig. 24 gezeigte Eukli­ dische, wechselseitig arbeitende Divisions­ schaltung arbeitet.

Fig. 26 veranschaulicht in einem Blockdiagramm die Art und Weise, in der die in Fig. 24 gezeigte Eukli­ dische, wechselseitig arbeitende Divisionsschal­ tung arbeitet.

Fig. 27 veranschaulicht in einem Blockdiagramm die Art und Weise, in der die in Fig. 24 gezeigte Eukli­ dische, wechselseitig arbeitende Divisionsschaltung arbeitet.

Fig. 28 veranschaulicht in einem Blockdiagramm die Art und Weise, in der die in Fig. 24 gezeigte Eukli­ dische, wechselseitig arbeitende Divisionsschal­ tung arbeitet.

Fig. 29 zeigt in einem Blockdiagramm eine weitere kon­ ventionelle, Euklidische, wechselseitig arbeitende Divisionsschaltung.

Fig. 30 veranschaulicht in einem Blockdiagramm eine noch weitere konventionelle, Euklidische, wechselseitig arbeitende Divisionsschaltung.

Fig. 31 veranschaulicht in einem Blockdiagramm die Art und Weise, in der die in Fig. 30 dargestellte Euklidische, wechselseitig arbeitende Divisions­ schaltung arbeitet.

Fig. 32 veranschaulicht in einem Blockdiagramm die Art und Weise, in der die in Fig. 30 dargestellte Euklidische, wechselseitig arbeitende Divisions­ schaltung arbeitet.

Fig. 33 veranschaulicht in einem Blockdiagramm die Art und Weise, in der die in Fig. 30 dargestellte Euklidische, wechselseitig arbeitende Divisions­ schaltung arbeitet.

Fig. 34 veranschaulicht in einem Blockdiagramm die Art und Weise, in der die in Fig. 30 dargestellte Euklidische, wechselseitig arbeitende Divisions­ schaltung arbeitet.

Fig. 35 veranschaulicht in einem Blockdiagramm die Art und Weise, in der die in Fig. 30 dargestellte Euklidische, wechselseitig arbeitende Divisions­ schaltung arbeitet.

Im folgenden werden die bevorzugten Ausführungsformen detailliert beschrieben.

Ein nachstehend als "Verfahren D" bezeichnetes Verfahren gemäß einer ersten Ausführungsform der vorliegenden Erfin­ dung wird vorgeschlagen, welches einen Algorithmus mit (2t + 1) Recheneinheiten ausführen kann, wobei die Anzahl der betreffenden Recheneinheiten um 1 größer ist, als die minimale Anzahl von 2t der Berechnungen pro Schritt nach dem Euklidischen, wechselseitigen Divisionsverfahren. Ferner ist eine minimale Anzahl (4t + 3) Registern vorgesehen.

Das Verfahren D ist von großem Vorteil, da es den Euklidi­ schen, wechselseitigen Divisionsalgorithmus mit wesentlich weniger Recheneinheiten ausführen kann, als nach den kon­ ventionell vorgeschlagenen Verfahren A, B, C benötigt werden.

Eine Euklidische, wechselseitig arbeitende Divisionsschal­ tung zur Ausführung des Verfahrens D ist schematisch in Fig. 1 dargestellt. Wie in Fig. 1 gezeigt, umfaßt die Eukli­ dische, wechselseitig arbeitende Divisionsschaltung grund­ sätzlich einen DIV-Block 131 und einen MLT-Block 132.

Der DIV-Block 131 umfaßt eine einzelne Divisionseinheit 133 für einen Koeffizienten hoher Ordnung; die Divisionsein­ heit 133 weist einen für ein endliches Feld vorgesehenen Teiler 146 und eine Steuereinheit 134 für die Ermittlung der Größen von dR_i, dQ_i und außerdem für die Feststellung auf, ob der Koeffizient des Grades dR_i von R_i(X) vorliegt, um ein Signal zur Steuerung von Datenwegschaltern im DIV- Block 131 und im MLT-Block 132 zu erzeugen.

Falls die Recheneinheiten nicht in einer Multiplexweise verwendet werden, um Berechnungen hinsichtlich einer Viel­ zahl von Koeffizienten vorzunehmen, benötigt der MLT-Block 132 sodann (2t + 1) Recheneinheiten 135 ₁ bis 135 _2t+1, wenn er als ein System ausgeführt ist, welches eine Fehler­ korrektur von t Symbolen vorzunehmen imstande ist.

Wie in Fig. 2 veranschaulicht, umfaßt jede der Rechen­ einheiten 135 ₁ bis 135 _2t+1 drei Datenwegschalter 136, 137 138, eine Multipliziereinrichtung 139 und einen Addierer 140 zur Berechnung eines vorgegebenen, endlichen Feldes.

Der DIV-Block 131 und der MLT-Block 132 weisen eine linke Gruppe von Registern 141 ₀ bis 141 _2t auf, die als Register der A-Seite bezeichnet werden, und eine rechte Gruppe von Registern 142 ₀ bis 142 _2t+1 auf, die als Register der B-Seite bezeichnet werden. Die Register 141 ₀ bis 141 _2t der A-Seite im DIV-Block 131 und MLT-Block 132 sind auf (2t + 1) Register vermindert, und die Register 142 ₀ bis 142 _2t+1 der B-Seite im DIV-Block 131 und im MLT-Block 132 sind auf (2t + 2) Register reduziert, womit die Gesamtzahl der Register somit auf 4t + 3 vermindert ist. Die Anzahl der Recheneinheiten 135 ₁ bis 135 _2t+1 ist auf 2t + 1 vermindert.

Der DIV-Block 131 weist ein Register 143 für DR und ein Register 144 für DQ auf, wobei die Register 143, 144 kenn­ zeichnend sind für die Grade der Koeffizienten, die im Register 141 ₀ für A₀ und im Register 142 ₀ für B₀ gespei­ chert sind. Wenn tatsächliche Berechnungen im Kreuzungs­ betrieb und im Normalbetrieb (weiter unten beschrieben) ausgeführt werden, geben die Register 143, 144 die Grade von R_i(X), Q_i(X) an.

Die Steuereinheit 134 im DIV-Block 131 weist eine Betriebs­ artbestimmungs- und Steuerschaltung 145 auf für die Fest­ legung einer Betriebsart aus den Ergebnissen des Vergleichs von DR, DQ, die in den Registern 143, 144 gespeichert sind, und dem Ergebnis der Ermittlung, ob A₀ gegeben ist durch 0, aus dem Register 141 ₀. Auf der Grundlage des Bestimmungs- Betriebs und des Wertes von DR werden die Recheneinheiten 135 ₁ bis 135 _2t+1 im MLT-Block 132 unabhängig voneinander gesteuert. Kein Register auf der A-Seite ist auf der Ein­ gangsseite der End-Recheneinheit 135 _2t+1 erforderlich. Die in Fig. 6 dargestellte Schaltungsanordnung ist kon­ zeptionell, wobei das Register auf der A-Seite, welches auf der Eingangsseite jeder der Recheneinheiten 135 ₁ bis 135 _2t gezeigt ist, aus der End-Recheneinheit 135 _2t+1 weg­ gelassen ist. Die End-Recheneinheit 135 _2t+1 kann im Schal­ tungsaufbau einfacher ausgelegt sein, da das der A-Seite zugeführte Eingangssignal stets 0 ist.

Nachstehend wird ein Prozeß zum Speichern von Koeffizien­ ten des jeweiligen zu berechnenden Polynoms beschrieben.

Gemäß dem Verfahren D werden Speicherplätze für die Ko­ effizienten von Q_i(X), λ_i(X) und Speicherplätze für die Koeffizienten von R_i(X), µ_i(X) gemeinsam verwendet.

Bei der Berechnung im jeweiligen Schritt des Euklidischen, wechselseitigen Divisionsverfahrens ist die durch den Aus­ druck:

dR_i + dµ_i < dQ_i + dλ_i = 2t (42)

gegebene Beziehung erfüllt. Diese Beziehung zeigt an, daß die Summe der Grade von Q_i(X), λ_i(X) stets 2t ist. Damit beträgt sogar in dem Fall, daß der Grad von λ_i(X) zunimmt, wenn der Grad von Q_i(X) abnimmt, die Summe der Anzahl von Registern für die Speicherung von Koeffizien­ ten der Polynome stets 2t + 2. Da die Summe der Grade von R_i(X), µ_i(X) 2t - 1 beträgt oder kleiner ist, kann in entsprechender Weise die Summe der Anzahl von Registern zur Speicherung der Koeffizienten höchstens 2t + 1 be­ tragen.

Die Register 141 ₀ bis 141 _2t, die in Fig. 1 dargestellt sind, sind Register zur Speicherung der Koeffizienten R_i(X), µ_i(X).

Im jeweiligen Rechenschritt werden die Koeffizienten des Polynoms R_i(X) des Grades dR_i in den Registern 141 ₀ bis 141 _2t der A-Seite aufeinanderfolgend vom Koeffizienten hoher Ordnung (des Grades dR_i) ausgehend gespeichert.

Auf den Koeffizienten des Grades 0 von R_i(X) folgend wer­ den die Koeffiziennten µ_i(X) aufeinanderfolgend gespei­ chert, und zwar vom Koeffizienten niederer Ordnung (des Grades 0) ausgehend. Demgemäß werden die Koeffizienten von R_i(X) aufeinanderfolgend vom Koeffizienten hoher Ord­ nung in den Registern 141 ₀ bis 141 _2t der A-Seite aufeinan­ derfolgend vom Register 145 ₀ hoher Ordnung ausgehend ge­ speichert, und sodann werden die Koeffizienten von µ_i(X) aufeinanderfolgend von den Koeffizienten niederer Ordnung in den Registern 141 ₀ bis 141 _2t der A-Seite gespeichert.

Die Register 142 ₀ bis 142 _2t+1, die in Fig. 1 veranschau­ licht sind, sind Register für die Speicherung der Koeffi­ zienten von Q_i(X), λ_i(X).

Beim jeweiligen Rechenschritt werden die Koeffizienten des Polynoms Q_i(X) des Grades dQ_i in den Registern 142 ₀ bis 142 _2t+1 aufeinanderfolgend vom Koeffizienten hoher Ordnung (des Grades dQ_i) ausgehend gespeichert. Von den Koeffizienten des Grades 0 von Q_i(X) ausgehend werden die Koeffizienten λ_i(X) aufeinanderfolgend vom Koeffizienten niederer Ordnung (des Grades 0) gespeichert.

Insofern, als dQ_i + dλ_i = 2t und die Summe der Grade stets konstant sind, werden die Koeffizienten von Q_i(X) in den Registern 142 ₀ bis 142 _2t+1 der B-Seite aufeinanderfolgend vom Register 142 ₀ der hohen Ordnung ausgehend gespeichert, und sodann werden die Koeffizienten λ_i(X) in den Registern 142 ₀ bis 142 _2t+1 der B-Seite aufeinanderfolgend vom Register 142 _2t+1 ausgehend gespeichert.

Wie oben beschrieben, kann als Koeffizientenspeicherregister 141 ₀ bis 141 _2t, 142 ₀ bis 142 _2t gemeinsam die gesamte Schaltung aus (4t + 3) Registern aufgebaut sein.

Bezüglich der Festlegung der Ausgangswerte werden die Aus­ gangswerte für dR₀, dQ₀, dλ₀, dµ₀, die die entsprechen­ den Grade von R₀(X), Q₀(X), λ₀(X) und µ₀(X) angeben, mit 2t - 1, 2t, 0 bzw. -1 berücksichtigt. Der Ausgangswert für den Grad dµ₀ von µ₀(X) zur Erleichterung des Algo­ rithmus sei mit -1 angenommen.

Demgemäß werden 2t Koeffizienten (Syndrome) von R₀(X) = S(X) in den Registern 141 ₀ bis 141 _2t gespeichert. Da der Grad von µ₀(X) mit -1 zur Erleichterung des Algorithmus ange­ nommen ist, ist die Anzahl der Koeffizienten von µ₀(X) mit 0 gegeben, was bedeutet, daß kein entsprechendes Re­ gister vorgesehen ist, so daß das Register 141 _2t auf 0 gesetzt ist.

Im Hinblick auf Ausgangswerte für die Register 142 ₀ bis 142 _2t wird, da Q₀(X) = X_2t vorliegt, eine 1 in dem Register 142 ₀ gespeichert, und eine 0 wird in den Registern 142 ₁ bis 142 _2t gespeichert. Da λ₀(X) = 1 vorliegt, wird eine 1 im Register 141 _2t+1 gespeichert.

Die Werte 2t - 1, 2t werden in den Registern 143, 144 ge­ speichert, welche DR bzw. DQ speichern. Eine Schaltung zur Festlegung der Ausgangswerte ist zusätzlich zu der Schaltungsanordnung erforderlich, die in Fig. 1 gezeigt ist. Eine derartige Schaltung ist jedoch aus der Dar­ stellung weggelassen worden, da sie nicht wesentlich ist und da sie eine einfache Schaltung darstellt.

Nachstehend wird die Arbeitsweise der in Fig. 1 darge­ stellten Schaltungsanordnung beschrieben.

Nachdem die Register auf die Ausgangswerte eingestellt worden sind, wird das Euklidische, wechselseitige Divi­ sionsverfahren mit einem Schritt pro Taktimpuls ausgeführt.

Die Register 141 ₀, 141 ₁, 141 ₂, . . . . 142 ₀, . . . . . 142 _2t+1 hal­ ten die Rechenergebnisse in jeder Taktperiode fest.

Die Berechnungen in einem i-ten Schritt werden unten be­ trachtet. Die Werte von DR_i-1, DQ_1-1, die in den Registern 143, 144 gespeichert sind, werden durch die Operationsbe­ triebs-Bestimmungs- und Steuerschaltung 145 verglichen. Falls DR_i-1 < DQ_1-1 erfüllt ist und durch eine 0-Detektor­ schaltung 147 angezeigt wird, daß das Register 141 ₀, welches den Koeffizienten hoher Ordnung von R_i-1(X) speichert, eine 0 festhält, dann erkennt die Operationsbetriebsbe­ stimmungs- und Steuerschaltung 145 den Kreuzungsbetrieb. Ansonsten erkennt die betreffende Operationsbetriebsbe­ stimmungs-Steuerschaltung 145 den Normalbetrieb.

Wenn die Arbeitsweise bestimmt ist, schalten die Datenweg­ schalter 148, 149 im DIV-Block 131 so durch, daß gekreuzte Daten oder normale Daten ausgewählt werden, und zwar in Abhängigkeit von dem bestimmten Operationsbetrieb. Der Wert des Registers 141 ₀, das heißt der Koeffizient hoher Ordnung (des Grades dR_i-1) von R_i-1(X) und der Wert des Registers 142 ₀, das heißt der Koeffizient hoher Ordnung (des Grades dQ_i-1) von Q_i-1(X) gelangen über den Datenweg­ schalter 148 zu dem für ein finites Feld vorgesehenen Tei­ ler 146 hin. Dieser Teiler 146 bewirkt eine Division F/G auf seine Eingangssignale F, G hin und gibt ein Ergebnis­ signal S ab.

Jede der Recheneinheiten 135 ₁ bis 135 _2t+1 im MLT-Block 132 führt Berechnungen aus, und zwar in Abhängigkeit von der Betriebsart, die durch den DIV-Block 131 bestimmt ist. Eine Recheneinheit mit einer Anzahl j bewirkt Berechnungen entsprechend der folgenden Tabellen in bezug auf ein Re­ gister mit einer Registerzahl (Suffix) j unter den Re­ gistern 141 ₁ bis 141 _2t, 142 ₁ bis 142 _2t+1, welche zu berech­ nende Koeffizienten speichern.

Tabelle 2-1

Berechnungstabelle im Kreuzungsbetrieb

Tabelle 2-2

Berechnungstabelle im Normalbetrieb

Tabelle 2-3

Berechnungstabelle im Verschiebebetrieb

Die berechneten Werte A', B' werden in den nächsten Registern gespeichert, wobei die Berechnungen in einem Schritt des revidierten, Euklidischen, wechselseitigen Divi­ sionsverfahrens abgeschlossen werden. Der obige Rechenprozeß wird 2t-mal wiederholt, um ein Fehleranzeigepolynom σ(X) und ein Fehlerbewertungspolynom ω(X) zu bestimmen.

Üblicherweise werden entsprechend dem Algorithmus des revi­ dierten, Euklidischen, wechselseitigen Divisionsverfahrens dieselben Berechnungen wie jene, die auf den Satz der Poly­ nome R_i-1(X), Q_i-1(X) hin ausgeführt worden sind, auf den Satz der Polynome λ_i-1(X), µ_i-1(X) hin bewirkt. Gemäß dem Verfahren D werden die Polynome R_i-1(X), Q_i-1(X) in den Registern 141 ₀ bis 141 _2t auf der A-Seite und in den Registern 142 ₀ bis 142 _2t+1 auf der B-Seite gespeichert, und die Polynome λ_i-1(X), µ_i-1(X) werden umgekehrt darin gespeichert.

Um dieselben Berechnungen bezüglich R_i-1(X), λ_i-1(X) auszuführen, können die umgekehrt gespeicherten Koeffizien­ ten von λ_i-1(X) invertiert und berechnet werden, und das Ergebnis kann wieder umgekehrt gespeichert werden.

Demgemäß können die Polynome R_i-1(X), Q_i-1(X) in einer Häufigkeit berechnet werden, die der Anzahl der Koeffizien­ ten des Polynoms entspricht, dessen Grad kleiner ist, und zwar entweder im Kreuzungsbetrieb oder im Normalbetrieb. Dabei sind keinerlei Berechnungen für jene Register erfor­ derlich, welche Koeffizienten speichern, die nicht neben­ einander liegen von R_i-1(X), Q_i-1(X). Dies trifft auch zu für λ_i-1(X), µ_i-1(X).

Da im Kreuzungsbetrieb beispielsweise dR_i-1 < dQ_i-1 vor­ liegt, werden die Polynome R_i-1(X), Q_i-1(X) lediglich dann berechnet, wenn die Registerzahl j im Bereich von 0 < j ≦ dR_i-1 liegt.

Wenn die Registerzahl j im Bereich von dR_i-1 < j ≦ dQ_i-1 liegt, werden die Koeffizienten von R_i-1(X) in den Re­ gistern 141 ₀ bis 141 _2t auf der A-Seite gespeichert, und die Koeffizienten von λ_i-1(X) werden in den Registern 142 ₀ bis 142 _2t+1 auf der B-Seite gespeichert. In diesem Falle sind keinerlei Berechnungen bezüglich der Koeffi­ zienten notwendig, die in den Registern gespeichert sind, sondern die gespeicherten Koeffizienten können lediglich umgeschaltet werden.

Von den Registern 141 ₀ bis 141 _2t, 142 ₀ bis 142 _2t+1 speichern jene Register der A-Seite, deren Registerzahl im Bereich von dQ_i-1 < j liegt, µ_i-1(X), und jene Register der B-Seite, deren Registerzahl im selben Bereich liegt, speichern λ_i-1(X). Die Werte in den Registern der A-Seite und der B-Seite können vertauscht sein, und es können dieselben Berechnungen wie jene bezüglich dR_i-1(X), dQ_i-1(X) dies­ bezüglich ausgeführt werden, und die Ergebnisse können wieder umgekehrt gespeichert werden.

Demgemäß beträgt die Anzahl der Berechnungen pro Schritt stets 2t, und die Berechnungen können durch (2t + 1) Rechen­ einheiten gemäß dem Verfahren D ausgeführt werden.

Während keinerlei Berechnungen im Verschiebebetrieb ausge­ führt zu werden brauchen, kann der Verschiebebetrieb in derselben Weise bewirkt werden wie der Normalbetrieb, bei dem das Ausgangssignal S von dem für ein finites Feld vor­ gesehenen Teiler 146 mit 0 gegeben ist.

So ist es beispielsweise möglich, Berechnungen entsprechend den folgenden Tabellen vorzunehmen:

Tabelle 3-1

Rechentabelle im Kreuzungsbetrieb

Tabelle 3-2

Rechentabelle Normalbetrieb und im Schiebebetrieb

Die Recheneinheiten 135 ₁ bis 135 _2t+1 können irgendeine spezifische Anordnung insofern aufweisen, als diese zu­ mindest 6 Berechnungen ausführen kann, die in den Ta­ bellen 3-1, 3-2 oben bezeichnet sind.

So kann beispielsweise jede der Recheneinheiten 135 ₁ bis 135 _2t+1 eine Schaltungsanordnung sein, wie sie in Fig. 2 veranschaulicht ist. Die in Fig. 2 dargestellte Schaltungs­ anordnung umfaßt 3 Datenwegschalter 136, 137, 138, eine Multipliziereinrichtung 139 und einen Addierer 140. Die notwendigen Berechnungen können dadurch ausgeführt werden, daß die Datenwegschalter 136, 137, 138 entsprechend der nachstehend angegebenen Tabelle gesteuert werden. Dieselben Berechnungen können auch durch einen Steuerprozeß ausgeführt werden, der von dem in der Tabelle angegebenen Schal­ tersteuerprozeß verschieden ist.

Tabelle 4

Steuerung der Datenwegschalter

In der obigen Tabelle bezeichnet der Begriff "normal" für die Datenwegschalter 137, 136 die Umschaltung zu den An­ schlüssen I-I', und die Bezeichnung "gekreuzt" für die Datenwegschalter 135, 136 bezeichnet das Durchschalten zu den Anschlüssen H-H'. Mit der Bezeichnung "durchgehend" für die Datenwegschalter 138 ist die Durchschaltung zu einem Anschluß I hin bezeichnet. Mit der Bezeichnung "ge­ löscht" für den Datenwegschalter 138 ist das Durchschalten eines Anschlusses H zu dem Eingang bzw. Eingangssignal 0 bezeichnet.

Die Arbeitsweise der in Fig. 1 dargestellten Euklidischen, wechselseitigen Divisionsschaltung, die aus den in Fig. 2 dargestellten Recheneinheiten 135 ₁ bis 135 _2t+1 aufgebaut ist, ist beispielsweise in Fig. 3 bis 7 veranschaulicht. Das dargestellte Beispiel ist dasselbe Beispiel, wie es oben beschrieben worden ist, gemäß dem t = 2 Symbole fehler­ korrigiert sind bzw. werden, indem ein finites Feld GF(2⁴) benutzt wird, welches unter Verwendung eines nicht reduzierbaren Polynoms g(X) = x⁴ + X + 1 definiert ist. Es sei angenommen, daß sämtliche Register 141 ₀ bis 141 ₄, 142 ₀ bis 142 ₅, 143, 144 initialisiert worden sind.

Bei einem ersten, in Fig. 3 veranschaulichten Schritt ist mit Rücksicht darauf, daß der im Register 143 gespeicherte Wert (dR₀) von DR gegeben ist mit 3 und daß der im Register 144 gespeicherte Wert (dQ₀) von DQ gegeben ist mit 4, die Bedingung DR < DQ erfüllt, und der im Register 141 ₀ gespei­ cherte Koeffizient des Grades dR₀ von R₀(X) beträgt α⁸, was von 0 verschieden ist. Demgemäß ist der Arbeitsbetrieb als Kreuzungsbetrieb festgelegt. Der Datenwegschalter 148 auf der Eingangsseite des für ein endliches bzw. finites Feld vorgesehenen Teilers 146 ist in den Kreuzungsbetrieb geschaltet, und der für das endliche bzw. finite Feld vor­ gesehene Teiler 146 führt eine Berechnung 1/α⁸ aus. Das Ergebnis S = α⁷ der Division wird an die Recheneinheiten 135 ₁ bis 135 ₅ abgegeben.

In Fig. 3 wird daher die Kreuzungsarbeitsweise ausgeführt.

Demgemäß führen die Recheneinheiten 135 ₁ bis 135 ₅ im MLT- Block 132 Rechnungen auf der Grundlage der Rechentabelle 2-1 im Kreuzungsbetrieb aus.

Gemäß der Tabelle 2-1 werden die in den Registern 141 _j, 142 _j, deren Registerzahl j beträgt, gespeicherten Daten in einer von drei verschiedenen Berechnungsarten berechnet, und zwar in Abhängigkeit davon, ob die Registerzahl j im Bereich von 0 < j ≦ dR_i-1, dR_i-1 < j ≦ dQ_i-1 oder dQ_i-1 < j liegt.

So führen beispielsweise beim ersten in Fig. 3 veranschau­ lichten Schritt mit Rücksicht darauf, daß dR₀ = 3, dQ₀ = 4 gegeben ist, die Recheneinheiten 135 ₁ bis 135 ₃ entsprechend den Registerzahlen 1 bis 3 Berechnungen durch, die durch A' = x S + B und B' = A bezeichnet sind. Bezüglich derartiger Berechnungen befindet sich der Datenwegschalter 137 im Kreuzungszustand, und der Datenwegschalter 138 befindet sich im Durchgangszustand; der Datenwegschalter 136 befindet sich im normalen Zustand.

Die Recheneinheit 135 ₄, die einer Registerzahl 4 entspricht, führt Berechnungen aus, welche durch A' = B und B' = A bezeichnet sind. Bezüglich derartiger Berechnungen befindet sich der Datenwegschalter 137 im Kreuzungszustand, und der Datenwegschalter 138 befindet sich im gelöschten Zustand; der Datenwegschalter 136 befindet sich im normalen Zustand.

Die Recheneinheiten 135 ₅, 135 ₆ entsprechend den Registerzah­ len 5, 6 führen Berechnungen aus, die durch A' = B und B' = B × S + A bezeichnet sind. Bezüglich derartiger Be­ rechnungen befindet sich der Datenwegschalter 137 im Nor­ malzustand; der Datenwegschalter 138 befindet sich im Durch- Schaltezustand, und der Datenwegschalter 136 befindet sich im Kreuzungszustand.

Im ersten Schritt arbeiten die Datenwegschalter 136, 137, 138 in den Recheneinheiten 135 ₁ bis 135 ₅ so, wie dies in Fig. 3 veranschaulicht 72754 00070 552 001000280000000200012000285917264300040 0002004241903 00004 72635ist. Die berechneten Ergebnisse werden in den Registern 141 ₀ bis 141 ₄, 142 ₀ bis 142 ₅ im nächsten Taktzyklus gespeichert, wie dies in Fig. 4 veran­ schaulicht ist.

Ein Vergleich zwischen Fig. 32, in der die Ergebnisse ent­ sprechend dem Verfahren C veranschaulicht sind, und Fig. 4, in welchem die Ergebnisse entsprechend dem Verfahren D veranschaulicht sind, zeigt folgendes an: während die Ko­ effizienten von λ₁(X), µ₁(X) hinter R_i(X), Q_i(X) auf­ einanderfolgend vom Koeffizienten hoher Ordnung, ausgehend in Fig. 32, gespeichert sind, sind die Koeffizienten λ₁(X), µ₁(X) in umgekehrten Stellen, das heißt vom Koeffizienten niederer Ordnung ausgehend aufeinanderfolgend gemäß Fig. 4 gespeichert. Gemäß Fig. 4 werden daher mit Rücksicht darauf, daß die Koeffizienten, deren Wert 0 ist, im wesentlichen unnötig zu speichern sind, keinerlei nutzlose Berechnungen ausgeführt, und infolgedessen ist die Anzahl der Rechenein­ heiten stark vermindert.

In einem zweiten, in Fig. 4 veranschaulichten Schritt ist mit Rücksicht darauf, daß der im Register 143 gespeicherte Wert (dR_i) von DR gegeben ist mit 3 und daß der im Register 144 gespeicherte Wert (dQ_i) von DQ gegeben ist mit 3 die Bedingung DR ≧ DQ erfüllt. Demgemäß ist die Arbeitsweise als Normalbetrieb bestimmt. Der Datenwegschalter 148 auf der Eingangsseite des für ein finites Feld vorgesehenen Teilers 146 ist in den Normalzustand geschaltet, und der für ein finites Feld vorgesehene Teiler 146 führt eine Be­ rechnung α²/α⁸ aus. Das Ergebnis S = α⁹ der Division wird an die Recheneinheiten 135 ₁ bis 135 ₅ abgegeben.

Gemäß Fig. 4 wird daher die Kreuzungsbetriebsart ausgeführt. Demgemäß führen die Recheneinheiten 135 ₁ bis 135 ₅ im MLT- Block 132 Berechnungen auf der Grundlage der Rechentabel­ le 2-2 im Normalbetrieb aus.

Beim zweiten, in Fig. 4 veranschaulichten Schritt führen die Recheneinheiten 135 ₁ bis 135 ₃ entsprechend der Register­ zahlen 1 bis 3 Berechnungen durch, die durch A' = B × S und A + B' = B bezeichnet sind. Bezüglich derartiger Berech­ nungen befindet sich der Datenwegschalter 137 im Normalzu­ stand, und der Datenwegschalter 138 befindet sich im Durchgangszustand. Der Datenwegschalter 136 befindet sich im Normalzustand.

Die Recheneinheiten 135 ₄, 135 ₅, die den Registern 141 ₄, 142 ₄, 142 ₅ mit den Registerzahlen 4, 5 entsprechen, führen Rechnungen durch, die durch A' = A und B' = A × S + B be­ zeichnet sind. Bezüglich derartiger Berechnungen befindet sich der Datenwegschalter 137 im Kreuzungszustand; der Datenwegschalter 138 befindet sich im Durchgangszustand, und der Datenwegschalter 136 befindet sich im Kreuzungs­ zustand.

Beim zweiten Schritt arbeiten die Datenwegschalter 136, 137, 138 in den Recheneinheiten 135 ₁ bis 135 ₅ so, wie dies in Fig. 4 veranschaulicht ist. Die berechneten Ergebnisse werden in den Registern 141 ₀ bis 141 ₄, 142 ₀ bis 142 ₅ beim nächsten Taktzyklus gespeichert, wie dies in Fig. 5 veran­ schaulicht ist.

Die ersten und dritten Schritte werden im Kreuzungsbetrieb ausgeführt, und die zweiten und vierten Schritte werden im Normalbetrieb ausgeführt, wie dies in Fig. 3 bis 6 ver­ anschaulicht ist, bis schließlich die Polynome σ(X), ω(X) erhalten werden, wie dies in Fig. 7 veranschaulicht ist. Es sei darauf hingewiesen, daß die Stellen und die Sequenz der erhaltenen Koeffizienten von σ(X) in umge­ kehrter Beziehung zu jenen der Koeffizienten sind, die entsprechend dem Verfahren C erhalten werden, wie dies in Fig. 35 veranschaulicht ist.

Die den in Fig. 3 bis 7 veranschaulichten Operationen entsprechenden Berechnungen sind in den folgenden Tabellen zusammengefaßt.

Schritt 1

Kreuzungsbetrieb dR = 3, dQ = 4

Schritt 2

Normalbetrieb dR = 3, dQ = 3

Schritt 3

Kreuzungsbetrieb dR = 2, dQ = 3

Schritt 4

Normalbetrieb dR = 2, dQ = 2

Wie oben beschrieben, werden, obwohl das Verfahren D in den Schritten dieselben Berechnungen ausführt wie das Verfahren C, die Koeffizienten der Polynome gespeichert, und die Recheneinheiten 135 ₁ bis 135 _2t+1 sind speziell entsprechend dem Verfahren D so angeordnet, daß die Anzahl der Register zur Speicherung der Polynomkoeffizienten und die Anzahl der Berechnungen im jeweiligen Schritt auf die Hälfte jener Schritte beim Verfahren C herabgesetzt ist.

Entsprechend dem Verfahren D kann ferner der Algorithmus durch die (2t + 1) Recheneinheiten 135 ₁ bis 135 _2t+1 durch­ geführt werden, deren Anzahl um 1 größer ist,, als die mini­ male Anzahl 2t von Berechnungen (Multiplikationen), die im Prinzip im jeweiligen Schritt des Euklidischen, wechsel­ seitigen Divisionsverfahrens erforderlich sind, und zwar insofern, als die Recheneinheiten 135 ₁ bis 135 _2t+1 jeweils lediglich einmal bei den Berechnungen in einem Schritt des Euklidischen, wechselseitigen Divisionsverfahrens be­ nutzt sind.

Die Anzahl an Registern zur Speicherung der Koeffizienten von Polynomen, die während der Berechnung benötigt werden, beträgt im Prinzip minimal 4t + 3. Der Grund hierfür liegt darin, daß der Prozeß der Speicherung der Polynomkoeffi­ zienten gemäß dem Verfahren D gänzlich verschieden ist vom Prozeß der Speicherung der Polynomkoeffizienten gemäß dem oben beschriebenen Verfahren C.

Das Verfahren C erfordert im speziellen Register zur unab­ hängigen Speicherung der Koeffizienten der Polynome. Des­ halb ist es notwendig, über (8t + 1) Register zu verfügen, die genügen, um die Koeffizienten sogar in dem Fall zu speichern, daß jedes der Polynome vom höchsten Grad ist. Die hohe Zahl von Registern führt zu einer Vergrößerung der Anzahl der Recheneinheiten.

Entsprechend dem Verfahren D, wie es in Fig. 1 veran­ schaulicht ist, werden die Register 141 ₀ bis 141 _2t auf der A-Seite dazu herangezogen, die Koeffizienten von R_i(X) und µ_i(X) zu speichern. Bei jedem der Rechenschritte wird der Koeffizient hoher Ordnung (des Grades dR_i) des Polynoms R_i(X) des Grades dR_i im Register 141 ₀ gespeichert, und die aufeinanderfolgenden Koeffizienten dieser Ordnung von R_i(X) werden in aufeinanderfolgenden Registern gespeichert. Auf den Koeffizienten des Grades 0 von R_i(X) folgend wird der Koeffizient niederer Ordnung (des Grades 0) des Poly­ noms µ_i(X) in einem entsprechenden Register gespeichert, und die aufeinanderfolgenden Koeffizienten hoher Ordnung von µ_i(X) werden in aufeinanderfolgenden Registern ge­ speichert. Demgemäß speichern die Register 141 ₀ bis 141 _2t auf der A-Seite aufeinanderfolgend vom Register 141 ₀ die Koeffizienten von R_i(X), und zwar aufeinanderfolgend von deren Koeffizienten hoher Ordnung ausgehen und dann die Koeffizienten von µ_i(X) aufeinanderfolgend, von deren Ko­ effizienten niederer Ordnung ausgehend.

Die Register 142 ₀ bis 142 _2t+1 auf der B-Seite werden dazu herangezogen, die Koeffizienten von Q_i(X), λ_i(X) zu spei­ chern. Bei jedem der Rechenschritte wird der Koeffizient hoher Ordnung (des Grades dQ_i) des Polynoms Q_i(X) des Grades dQ_i im Register 142 ₀ gespeichert, und die aufeinanderfolgen­ den Koeffizienten niederer Ordnung von Q_i(X) werden in aufeinanderfolgenden Registern gespeichert. Auf den Koeffi­ zienten des Grades 0 von Q_i(X) folgend wird der Koeffizient niederer Ordnung (des Grades 0) des Polynoms λ_i(X) in einem entsprechenden Register gespeichert, und die auf­ einanderfolgenden Koeffizienten hoher Ordnung von λ_i(X) werden entsprechend den aufeinanderfolgenden Registern gespeichert.

Zu diesem Zeitpunkt erfüllen die Grade der Polynome die folgende Beziehung:

dR_i + dµ_i < dQ_i + dλ_i = 2t (43).

Da die Summe von dQ_i, dλ_i stets 2t beträgt, kann somit die Anzahl der Register 142 ₀ bis 142 _2t+1 auf der B-Seite 2t + 2 betragen, und die Anzahl der Register 141 ₀ bis 141 _2t auf der A-Seite kann 2t + 1 betragen, was um 1 kleiner ist, als die Anzahl der Register auf der B-Seite.

Gemäß dem in Fig. 1 veranschaulichten Verfahren wird das Polynom R_i(X) zur Position hoher Ordnung hin verschoben (das heißt mit X multipliziert), und zwar jedesmal dann, wenn Rechnungen in einem Schritt des Euklidischen, wechsel­ seitigen Divisionsverfahrens ausgeführt werden.

Wenn die Polynome λ_i(X), µ_i(X) umgekehrt entsprechend dem Verfahren D gespeichert werden, da die Koeffizienten dieser Polynome aufeinanderfolgend vom Koeffizienten nie­ derer Ordnung ausgehend gespeichert sind, wird das Poly­ nom µ_i(X) zur Stelle niederer Ordnung hin im Vergleich zu dem Polynom λ_i(X) hin verschoben, was zum selben Er­ gebnis führt wie in dem Fall, daß das Polynom λ_i(X) zur Stelle niederer Ordnung hin verschoben wird im Vergleich zu dem Polynom µ_i(X). Zu diesem Zeitpunkt sind die Recheneinheiten so angeordnet, daß notwendige Berechnungen bezüglich der Polynome R_i(X), λ_i(X) ausgeführt werden.

Jede der in Fig. 2 dargestellten Recheneinheiten 135 ₁ bis 135 _2t+1 ist etwas komplizierter im Aufbau als jene, die nach dem Verfahren C benötigt werden, da die Datenwegschal­ ter 136, 138 hinzugefügt sind. Eine derartige Hinzufügung stellt jedoch einen geringen Aufwand dar, wobei der Gesamt­ schaltungsaufwand erheblich reduziert werden kann, da die Anzahl der Recheneinheiten und die Anzahl der Koeffizienten speichernden Register auf die Hälfte reduziert ist.

Die Recheneinheiten 135 ₁ bis 135 _2t+1 können von irgendeiner speziellen Anordnung insofern sein, als sie die in den obigen Tabellen 2-1, 2-2, 2-3 bezeichneten Berechnungen ausführen.

Demgemäß können viele verschiedene, andere Anordnungen als die in Fig. 2 dargestellte Anordnung vorgesehen sein für die Durchführung derselben Berechnungen. Es ist möglich, eine Schaltungsanordnung anzuwenden, die komplizierter ist als die in Fig. 2 dargestellte Schaltungsanordnung, um bei höherer Geschwindigkeit zu arbeiten.

Gemäß dem Verfahren D gibt es verschiedene Methoden zur Initialisierung der Register 141 ₀ bis 141 _2t, 142 ₀ bis 142 _2t+1, 143, 144. Falls Wähler mit den Eingangsanschlüs­ sen der Register 141 ₀ bis 141 _2t, 142 ₀ bis 142 _2t+1, 143, 144 verbunden sind, ist es sodann möglich, sämtliche Re­ gister gleichzeitig dadurch zu initialisieren, daß die Wähler zu den Ausgangswert-Einstelleinheiten hin verscho­ ben werden und daß die Werte (Ausgangswerte), die durch die Ausgangswert-Einstelleinheiten festgelegt sind, in die Register 141 ₀ bis 141 _2t, 142 ₀ bis 142 _2t, 143, 144 ein­ gegeben werden.

Alternativ dazu können die Register aufeinanderfolgend dadurch initialisiert werden, daß in serieller Weise Ausgangswerte der betreffenden Polynome als Eingangssignale an die Wähler angelegt werden, die mit den Eingangsan­ schlüssen allein der niederwertigen Register 141 _2t, 142 _2t+1 für die betreffenden Polynome verbunden sind.

Generell ändert sich die geforderte Arbeitsgeschwindigkeit einer fehlerkorrigierenden Schaltung in Abhängigkeit von der Anwendung, in der sie benutzt wird. Bei einer Anwendung als Mikroprozessor-Peripherieeinrichtung, die eine geringe Arbeitsgeschwindigkeit fordert, ist eine fehlerkorrigieren­ de Schaltung erforderlich, die einen minimalen Schaltungs­ aufwand hat, der eine gewisse Arbeitsgeschwindigkeit auf­ recht erhält. Bei Anwendung in einer schnellen Videosignal­ verarbeitungseinrichtung ist eine fehlerkorrigierende Schal­ tung erforderlich, um Daten zu verarbeiten, die kontinuier­ lich eingegeben werden.

Der größte Schaltungsumfang sämtlicher, fehlerkorrigierender Schaltungsanordnungen ist erforderlich, um einen Prozeß auszuführen zur Bestimmung eines Fehleranzeigepolynoms aus Syndromen. Dabei verwendet eines der Verfahren A oder B oder C oder D das Euklidische, wechselseitige Divisionsver­ fahren, um einen derartigen Prozeß auszuführen. Das Verfah­ ren D entsprechend der ersten Ausführungsform, welches im Prinzip bessser ist als die Verfahren A, B, C, liefert den Algorithmus mit (2t + 1) Recheneinheiten, deren Anzahl um 1 größer ist als die minimale Anzahl 2t von Berechnungen, die im Prinzip im jeweiligen Schritt des revidierten Eukli­ dischen, wechselseitigen Divisionsverfahrens (2) benötigt werden.

Gemäß dem Verfahren D werden die Berechnungen in einem Schritt in einem Taktzyklus abgeschlossen. Somit werden die gewünschten Größen σ(X), ω(X) nach 2t Taktzyklen erhalten.

Bei der Verarbeitung von Daten, die kontinuierlich eingegeben werden, das heißt bei der schnellsten Verarbeitung, kann der Prozeß zur Bestimmung eines Fehleranzeigepolynoms aus Syndromen während einer Zeitspanne vorgenommen werden, innerhalb der Daten mit einer Codelänge eingegeben werden. Üblicherweise ist eine Codelänge hinreichend lang im Vergleich zu 2t. Falls die Schaltungsanordnung gemäß dem Verfahren D angewandt wird in bezug auf ein fehlerkorri­ gierendes System für eine hinreichend lange Codelänge, wird daher die Schaltungsanordnung zur Ausführung des Eukli­ dischen, wechselseitigen Divisionsverfahrens während (n - 2t) Taktzyklen leerlaufen, und damit ist die Schaltungsanord­ nung von redundantem Aufbau.

Bei der Verarbeitung von Daten, die nicht kontinuierlich eingegeben werden, ist die Schaltungsanordnung gemäß dem Verfahren D nicht erforderlich, um eine Antwort in 2t Takt­ zyklen zu erzielen, obwohl die Verarbeitung innerhalb einer bestimmten Zeitspanne abgeschlossen werden kann.

Mit Rücksicht auf die obigen Probleme ist es notwendig, den Schaltungsaufwand dadurch zu reduzieren, daß wieder­ holt eine geringe Anzahl von Recheneinheiten innerhalb einer geforderten Zeitspanne genutzt wird.

Es ist besonders erwünscht, eine derartige Anforderung dadurch zu erfüllen, daß das Verfahren D verbessert wird, welches im Prinzip den geringsten Schaltungsaufwand be­ nötigt.

Gemäß einer zweiten Ausführungsform der vorliegenden Er­ findung weist eine Euklidische, wechselseitig arbeitende Divisionsschaltung eine verminderte Anzahl von Rechenein­ heiten bei einem gesteigerten Multiplexgrad auf, was zu einer stärkeren Verminderung im Schaltungsaufwand und zu einer schnellen Betriebsweise für einen stark gesteigerten Durchsatz führt.

Bei der zweiten Ausführungsform ist das oben in Überein­ stimmung mit der ersten Ausführungsform beschriebene Ver­ fahren D verbessert hinsichtlich der effizienten, wieder­ holten Nutzung einer verminderten Anzahl von Rechenein­ heiten.

Wie oben beschrieben, werden 2t Berechnungen (Multiplika­ tionen) bezüglich der Koeffizienten der Polynome R_i-1(X), Q_i-1(X), µ_i-1(X), λ_i-1(X) in einem Schritt nach dem revi­ dierten Euklidischen, wechselseitigen Divisionsverfahren (2) ausgeführt.

Entsprechend dem Verfahren D werden 2t Berechnungen durch (2t + 1) Recheneinheiten ausgeführt, so daß die Berechnungen in einem Schritt in einem Taktzyklus beendet sind. Somit führen die (2t + 1) Recheneinheiten lediglich eine Berechnung in bezug auf die Berechnungen in einem Schritt des revidier­ ten Euklidischen, wechselseitigen Divisionsverfahrens (2) aus.

Es sei angenommen, daß t = 2 Symbole fehlerkorrigiert sind, indem ein finites Feld GF(2⁴) benutzt wird, welches fest­ gelegt ist durch Verwendung eines nicht reduzierbaren Poly­ noms g(X) = X⁴ + X + 1. Das Syndrom-Polynom S(X) ist wie folgt definiert:

S(X) = α⁸X³ + α¹⁰X² + α⁵X + α¹² (44).

Dieses Beispiel ist dasselbe, wie das oben verwendete Beispiel.

Es ist gezeigt worden, daß dann, wenn der Prozeß der Gewinnung bzw. Ableitung eines Fehleranzeigepolynoms σ(X) aus dem Syndrompolynom S(X) unter Heranziehung des revidierten und Euklidischen, wechselseitigen Divisions­ verfahrens (2) entsprechend dem in Fig. 1 veranschaulich­ ten Verfahren D ausgeführt wird, die Schaltung so arbeitet, wie dies Fig. 3 bis 7 veranschaulicht ist. Die den in Fig. 3 bis 7 veranschaulichten Schritten entsprechenden Berech­ nungen, die bezüglich der Koeffizientendaten ausgeführt werden, welche in einem Register mit einer Registerzahl i gespeichert sind, sind in den nachstehenden Tabellen 5-1 bis 5-4 zusammengefaßt.

Schritt 1

Tabelle 5-1

Kreuzungsbetrieb dR = 3, dQ = 4

Schritt 2

Tabelle 5-2

Normalbetrieb dR = 3, dQ = 3

Schritt 3

Tabelle 5-3

Kreuzungsbetrieb dR = 2, dQ = 3

Schritt 4

Tabelle 5-4

Normalbetrieb dR = 2, dQ = 2

Wie aus den Tabellen 5-1 bis 5-4 klar hervorgeht, werden entsprechend dem Verfahren D die Koeffizienten, welche in den Registern gespeichert sind, deren Registerzahl i von 1 bis 2t + 1 reicht, das heißt, daß die Koeffizienten sich von 1 bis 5 bewegen, in fünf Recheneinheiten 135 ₁ bis 135 ₅ berechnet.

Bei dem Verfahren gemäß der zweiten Ausführungsform wird eine Recheneinheit in einer Zeitmultiplexweise benutzt, um Berechnungen in einem Schritt des revidierten Euklidi­ schen, wechselseitigen Divionsverfahren (2) auszuführen, wodurch die Anzahl der benötigten Recheneinheiten reduziert ist.

Der Multiplexgrad kann frei gewählt werden, und zwar in Abhängigkeit von der Geschwindigkeit, die von einem fehler­ korrigierenden System und vom Durchsatz gefordert ist, wodurch es möglich ist, eine Schaltung bereitzustellen, welche Schaltungsanforderungen erfüllt und welche eine minimale Anzahl von Recheneinheiten aufweist.

Grundprinzipien

Das Verfahren gemäß der zweiten Ausführungsform basiert grundsätzlich auf dem oben beschriebenen Verfahren D. So werden speziell (2t + 1) Berechnungen, deren Anzahl um 1 größer ist als die minimale Anzahl von 2t der Berechnungen, bezüglich Koeffizienten pro Schritt des Euklidischen, wechselseitigen Divisionsverfahrens ausgeführt.

Während eine Berechnung pro Recheneinheit in bezug auf (2t + 1) Berechnungen pro Schritt entsprechend dem Ver­ fahren D ausgeführt wird, wird jede Recheneinheit in einer Zeitmultiplex-Art benutzt, um L_opt Berechnungen pro Rechen­ einheit in einem Zeitmultiplexbetrieb entsprechend der zweiten Ausführungsform auszuführen.

Da die Anzahl der pro Schritt benötigten Berechnungen mit 2t + 1 gegeben ist, falls der Multiplexgrad mit L_opt ge­ geben ist, wird die Anzahl k_opt der benötigten Rechenein­ heiten durch k_opt = (2t/L_opt) + 1 ausgedrückt, wobei (X) eine X nicht übersteigende, maximale, ganze Zahl ist.

Wenn der Multiplexgrad L_opt groß gewählt ist, ist die An­ zahl der durch jede Recheneinheit pro Schritt behandelten Berechnungen erhöht, und damit ist die Anzahl k_opt der benötigten Recheneinheiten vermindert.

Obwohl die Anzahl der Rechentaktzyklen erhöht ist, ist es infolgedessen möglich, die Anzahl der Recheneinheiten und den Gesamtschaltungsaufwand zu reduzieren.

Der Multiplexgrad L_opt pro Recheneinheit kann irgendeine Zahl sein, die von 1 bis 2t reicht. Falls L_opt = 1 ist, dann ist die Anzahl der benötigten Recheneinheiten die­ selbe Zahl wie die Zahl der Recheneinheiten, entsprechend dem Verfahren D. Nachstehend wird eine Schaltungsanordnung betrachtet werden, bei der der Multiplexgrad 2 oder höher ist, das heißt daß L_opt ≧ 2 erfüllt ist.

Eine Euklidische,wechselseitige Divisionsschaltung gemäß der zweiten Ausführungsform ist schematisch in Fig. 8 ver­ anschaulicht.

Im Hinblick auf das Verfahren D umfaßt die Euklidische, wechselseitige Divisionsschaltung grundsätzlich einen DIV-Block 1 und einen MLT-Block 2. Der DIV-Block 1 umfaßt eine einzelne Divisionseinheit 3 für einen höherwertigen Koeffizienten sowie eine Bestimmungs- und Steuereinheit 4 zur Bestimmung der Größen von dR_i, dQ_i und außerdem zur Bestimmung, ob der Koeffizient des Grades 0 von R_i(X) ein Signal zur Steuerung der Steuerbetriebsarten der Rechen­ einheiten 9 ₁ bis 9 _Kopt und der Datenwegschalter 17 ₁ bis 17 _Kopt zu erzeugen.

Die in einem Register 5 für DR und in einem Register 6 für DQ im DIV-Block 1 gespeicherten Werte sind kennzeich­ nend für die Grade der Koeffizienten der Polynome R_i(X), Q_i(X), die in den Registern 7 ₀, 8 ₀ auf der A- bzw. B-Seite gespeichert sind. Wenn tatsächliche Berechnungen im Kreu­ zungsbetrieb und im Normalbetrieb (weiter unten näher be­ schrieben) ausgeführt werden, zeigen die gespeicherten Werte die Grade von R_i(X), Q_i(X) an.

Die Bestimmungs- und Steuereinheit 4 im DIV-Block 1 legt eine Betriebsart aus den Ergebnissen des Vergleichs von DR, DQ fest, die in den Registern 5, 6 gespeichert sind, und aus dem Ergebnis der Ermittlung, ob der Wert vom Re­ gister 7 ₀ gegeben ist mit 0. Auf der Grundlage der bestimm­ ten Betriebsart und des Wertes von DR aus dem Register 5 werden die Recheneinheiten 9 ₁ bis 9 _Kopt im MLT-Block 2 unabhängig voneinander gesteuert.

Der MLT-Block 2 besteht aus den Recheneinheiten 9 ₁ bis 9 _Kopt, deren jede aus einer Multipliziereinrichtung, einem Addierer und Datenwegschaltern besteht, wobei eine Vielzahl von Datenwegschaltern 17 ₁ bis 17 _Kopt und eine Vielzahl von Registern 7 ₁ bis 7 _2t, 8 ₁ bis 8 _2t+1 zur Speicherung von Koeffizienten vorgesehen ist. Das Gesamtsystem benutzt K_opt Recheneinheiten.

Die Koeffizienten der zu berechnenden Polynome werden in derselben Weise gespeichert wie beim Verfahren D. Dies bedeutet, daß Speicherstellen für die Koeffizienten von Q_i(X), λ_i(X) und Speicherplätze für die Koeffizienten von R_i(X), µ_i(X) gemeinsam genutzt werden.

Um ein System auszuführen, welches imstande ist, t Symbo­ le entsprechend der zweiten Ausführungsform einer Fehler­ korrektur zu unterziehen, sind Register erforderlich für die Speicherung der Koeffizienten der Polynome R_i(X), Q_i(X), µ_i(X), λ_i(X).

Von den in Fig. 8 veranschaulichten Registern 7 ₀ bis 7 _2t, 8 ₀ bis 8 _2t werden die Register 7 ₀ bis 7 _2t der linken Gruppe als Register der A-Seite berücksichtigt, und die Register 8 ₀ bis 8 _2t+1 der rechten Gruppe werden als Register der B-Seite berücksichtigt. Im DIV-Block 1 und im MLT-Block 2 sind insgesamt (2t + 1) Register der A-Seite und insgesamt (2t + 2) Register der B-Seite, also insgesamt 4t + 3 Re­ gister vorgesehen. Demgemäß ist die Gesamtzahl der verwendeten Register die gleiche Gesamtzahl an Registern, die entsprechend dem Verfahren D verwendet wird.

Bei der Berechnung im jeweiligen Schritt nach dem revi­ dierten, Euklidischen, wechselseitigen Divisionsverfahren (2) ist die Beziehung entsprechend dem nachstehenden Aus­ druck erfüllt:

dR_i + d_ui < dQ_i + dλ_i = 2t (45).

Diese Beziehung zeigt an, daß die Summe des Grades von Q_i(X), λ_i(X) stets 2t beträgt. Somit wird sogar dann, falls der Grad von λ_i(X) zunimmt, wenn der Grad von Q_i(X) abnimmt, die Summe der Anzahl der Register für die Speiche­ rung der Koeffizienten der Polynome stets 2t + 2 betragen. Da die Summe der Grade von R_i(X), µ_i(X) hier 2t - 1 oder kleiner ist, kann die Summe der Anzahl der Register zur Speicherung der Koeffizienten höchstens 2t + 1 betragen.

Die Register 7 ₀ bis 7 _2t, die in Fig. 8 veranschaulicht sind, stellen Register dar zur Speicherung der Koeffizien­ ten von R_i(X), µ_i(X).

Bei jedem Rechenschritt nach dem revidierten Euklidischen, wechselseitigen Divisionsverfahren (2) werden die Koeffi­ zienten des Polynoms R_i(X) des Grades dR_i in den Registern 7 ₀, 7 ₁, 7 ₂, . . . . vom Koeffizienten des Grades dR_i ausgehend aufeinanderfolgend gespeichert.

Auf den Koeffizienten des Grades 0 von R_i(X) folgend wer­ den die Koeffizienten von µ_i(X) aufeinanderfolgend vom Koeffizienten niederer Ordnung (des Grades 0) gespeichert. Demgemäß werden die Koeffizienten von r_i(X) aufeinander­ folgend vom Koeffizienten hoher Ordnung ausgehend in den Registern 7 ₀ bis 7 _2t der A-Seite aufeinanderfolgend vom Register hoher Ordnung ausgehend gespeichert, und sodann werden die Koeffizienten von µ_i(X) aufeinanderfolgend vom Koeffizienten niederer Ordnung in den Registern der A-Seite gespeichert.

Die Register 8 ₀ bis 8 _2t+1, die in Fig. 8 veranschaulicht sind, sind Register zur Speicherung der Koeffizienten von Q_i(X), λ_i(X).

Bei jedem Rechenschritt werden die Koeffizienten des Poly­ noms Q_i(X) des Grades dQ_i in den Registern 8 ₀, 8 ₁, 8 ₂ auf­ einanderfolgend vom Koeffizienten hoher Ordnung (des Gra­ des dQ_i) ausgehend gespeichert. Auf den Koeffizienten des Grades 0 von Q_i(X) folgend werden die Koeffizienten von λ_i(X) aufeinanderfolgend vom Koeffizienten niederer Ordnung (des Grades 0) gespeichert. Insofern als dQ_i + dλ_i = 2t ist und die Summe der Grade stets konstant ist, werden die Koeffizienten von Q_i(X) in den Registern 8 ₀ bis 8 _2t+1 der B-Seite aufeinanderfolgend vom Register hoher Ordnung ausgehend gespeichert, und sodann werden die Koeffizienten von λ_i(X) in den Registern der B-Seite aufeinanderfolgend vom Register niederer Ordnung ausgehend gespeichert.

Eine Gesamtzahl K_opt an Recheneinheiten 9 ₁ bis 9 _Kopt ist mit einem für L_opt Sätze von Registern vorgesehen. Jede der Recheneinheiten 9 ₁ bis 9 _Kopt führt (2t + 1) Berech­ nungen L_opt-mal aus, wie sie bei jedem der in den obigen Tabellen 5-1 bis 5-4 veranschaulichten Schritte benötigt werden.

Die Recheneinheit 9 ₁ mit der Recheneinheitszahl 1 berechnet insbesondere den Satz der Koeffizienten, die in den Regi­ stern 7 ₁ bis 7 _Lopt, 8 ₁ bis 8 _Lopt mit den Registerzahlen 1 bis L_opt gespeichert sind, und zwar in L_opt-Taktzyklen pro Schritt des Euklidischen, wechselseitigen Divisionsverfahrens (2). Dies bedeutet, daß Berechnungen bezüglich des Satzes von Koeffizienten, die in den Registern 7 ₁ bis 7 _Lopt, 8 ₁ bis 8 _Lopt mit den Registerzahlen 1, 2, . . . L_opt gespeichert sind, in 1, 2, . . . L_opt Taktzyklen pro Schritt ausgeführt werden.

In entsprechender Weise bewirkt die Recheneinheit 9 ₁ mit der Recheneinheitszahl 1 Berechnungen auf die Reihe der Koeffizienten hin, die in den Registern 7 _Lopt+1, 7 _2.Lopt, 8 _Lopt+1 bis 8 _2.Lopt mit den Registerzahlen L_opt+1, L_opt+2, 2.L_opt gespeichert sind, in 1, 2 . . . . L_opt Taktzyklen.

Die Recheneinheiten 9 ₁ bis 9 _Kopt sind in Kombination mit den Registern 7 ₀ bis 7 _2t, 8 ₀ bis 8 _2t+1 in Kaskade geschal­ tet, wodurch dem Gesamtsystem ermöglicht ist, (2t + 1) Rech­ nungen pro Schritt in L_opt-Taktzyklen auszuführen.

Das Gesamtsystem weist (2 - L_opt.K_opt + 1) Register 7 ₀ bis 7 _2t, 8 ₀ bis 8 _2t für die Speicherung von Koeffizienten auf.

In Abhängigkeit vom ausgewählten Multiplexgrad L_opt kann die Anzahl der Register geringfügig größer sein, als die Anzahl 4t + 3 an Registern, die im wesentlichen notwendig sind. In diesem Falle ist der Wert, der im Register 8 _2t+1 gespeichert ist, welches von der letzten Recheneinheit 9 _Kopt verarbeitet wird, stets 0, und damit ist keinerlei Berech­ nung notwendig. Durch geringfügiges Modifizieren des Ver­ fahrens zur Korrektur des Registers bezüglich der letzten Recheneinheit 9 _Kopt ist es damit möglich, die Anzahl der Register auf die minimale Registeranzahl 4t + 3 zu redu­ zieren.

Initialisierung

Nachstehend wird die Einstellung der Register auf Ausgangs- bzw. Initialisierungswerte beschrieben. Die Initialisie­ rungs- bzw. Ausgangswerte für dR₀, dQ₀, dλ₀, dµ₀, die die entsprechenden Grade von R₀(X), Q₀(X), λ₀(X), µ₀(X) anzeigen, werden mit 2t - 1, 2t, 0 bzw. -1 berücksichtigt. Der Ausgangswert für den Grad dµ₀ von µ₀(X) ist mit -1 zur Erleichterung des Algorithmus gewählt.

Demgemäß werden 2t Koeffizienten (Syndrome) von R₀(X) = S(X) in den Registern 7 ₀ bis 7 _2t+1 gespeichert. Da der Grad von µ₀(X) gegeben ist mit -1 zur Vereinfachung des Algo­ rithmus, ist die Anzahl der Koeffizienten von µ₀(X) gege­ ben mit 0, was bedeutet, daß kein entsprechendes Register vorhanden ist, so daß das Register 7 _2t auf 0 gesetzt ist.

Im Hinblick auf Ausgangswerte für die Register 8 ₀ bis 8 _2t wird mit Rücksicht darauf, daß Q₀(X) = X_2t gegeben ist, eine 1 in dem Register 8 ₀ und 0 in den Registern 8 ₁ bis 8 _2t gespeichert. Da λ₀(X) = 1 gegeben ist, wird eine 1 in dem Register 8 _2t+1 gespeichert.

Die Größen 2t - 1, 2t, welche die Grade von R_i(X), Q_i(X) darstellen, sind in den Registern 5, 6 gespeichert, die dR_i bzw. dQ_i speichern. Eine Schaltung zur Festlegung der Ausgangswerte ist zusätzlich zu der in Fig. 8 dargestell­ ten Schaltungsanordnung erforderlich. Eine derartige Schal­ tungsanordnung ist jedoch aus der Darstellung weggelassen worden, da sie nicht wesentlich ist und da sie von ein­ fachem Aufbau ist.

Arbeitsweise

Nachstehend wird die Arbeitsweise der Euklidischen, wechsel­ seitigen Divisionsschaltung gemäß der zweiten Ausführungs­ form beschrieben.

Nachdem die Ausgangswerte gesetzt worden sind, werden Be­ rechnungen in Taktzyklen entsprechend dem Multiplexgrad L_opt in einem Schritt des revidierten Euklidischen, wechsel­ seitigen Divisionsverfahrens (2) durchgeführt. Da Berech­ nungen in insgesamt 2t Schritten ausgeführt werden, werden sie in insgesamt 2t.K_opt Taktzyklen ausgeführt.

Der in den Registern 7 ₁ bis 7 _Lopt, 8 ₁ bis 8 _Lopt mit den Registerzahlen 1 bis L_opt gespeicherte Satz von Koeffizien­ ten wird in L_opt Taktzyklen durch die Recheneinheit 9 ₁ berechnet, deren Recheneinheitszahl gegeben ist mit 1. In entsprechender Weise wird der Satz der Koeffizienten, die in den Registern 7 _Lopt+1 bis 7 _2.Lopt, 8 _Lopt+1 bis 8 _2.Lopt mit den Registerzahlen L_opt+1 bis 2.L_opt gespeichert sind, durch die Recheneinheit 9 ₂ berechnet, deren Recheneinheitszahl 2 ist. Generell wird der Satz an Koeffizienten, die in den Registern 7 _(K-1).Lopt+1 bis 7 _K.Lopt, 8 _(K-1).Lopt+1 bis 8 _K.Lopt, mit den Registerzahlen 8 _(K-1).Lopt+1 bis 8 _K.Lopt gespeichert sind, durch die Recheneinheit 9 _K berechnet, deren Recheneinheitszahl K ist. Die Reihenfolge der Berechnungen im jeweiligen Schritt ist so, daß die Koeffizienten aufeinanderfolgend von jenen berechnet werden, die in Registern mit jüngeren Register­ zahlen gespeichert sind.

Bei einem i-ten Schritt werden Berechnungen ausgeführt, um die Koeffizienten von R_i(X), Q_i(X), µ_i(X), λ_i(X) aus den Koeffizienten von R_i-1(X), Q_i-1(X), µ_i-1(X), λ_i-1(X) zu bestimmen, die in den Registern 7 ₀ bis 7 _2t, 8 ₀ bis 8 _2t+1 gespeichert sind, wobei die bestimmten Koeffizienten erneut in den Registern 7 ₀ bis 7 _2t, 8 ₀ bis 8 _2t+1 gespeichert wer­ den.

Zu diesem Zeitpunkt werden die Werte der Register 5, 6 durch eine Betriebsartbestimmungs- und Steuerschaltung 10 verglichen. Eine 0-Detektorschaltung 11 ermittelt, ob das Register 7 ₀, welches den Koeffizienten (A₀) des Grades DR von R_i-1(X) speichert, 0 ist.

Die Betriebsartbestimmungs- und Steuerschaltung 10 erkennt einen Kreuzungsbetrieb dann, wenn DR < DQ und A₀ ≠ 0 ge­ geben sind, und sie erkennt einen Normalbetrieb dann, wenn DR ≧ DQ ist. Wenn DR < DQ und A₀ ≠ 0 sind, zeigt das Register 5 nicht den Grad von R_i-1(X) an, und es werden keinerlei Berechnungen im Kreuzngsbetrieb ausgeführt, so daß ein Verschiebebetrieb ausgewählt wird. Die bestimmte Betriebsart wird in den L_opt-Taktzyklen aufrecht erhalten.

Wenn die Betriebsart bestimmt ist, schalten die Datenweg­ schalter 12, 13 in dem DIV-Block 1 so durch, daß in Ab­ hängigkeit von der bestimmten Betriebsart gekreuzte Daten oder normale Daten ausgewählt sind. Der Wert des Registers 7 ₀, das heißt der höherwertige Koeffizient (des Grades dR_i-1) von R_i-1(X) und der Wert des Register 8 ₀, das heißt der höherwertige Koeffizient (des Grades dQ_i-1) von A_i-1(X) gelangt über den Datenwegschalter 13 zu einem Teiler 14 hin. Der Teiler 14 bewirkt eine Division F/G bezüglich seiner Eingangssignale F, G und gibt ein Ergebnis S ab.

Ein Register 15 hält den Wert S in den L_opt-Taktzyklen fest, was eine Rechenzeit in einem Schritt darstellt.

Jede der Recheneinheiten 9 ₁ bis 9 _Kopt in dem MLT-Block 2 führt Berechnungen in Abhängigkeit von der Betriebsart durch, die durch den DIV-Block 1 bestimmt sind. Die Be­ rechnungen ihrerseits sind dieselben wie jene entsprechend dem Verfahren D. Entsprechend dem Verfahren der zweiten Ausführungsform wird der Satz an Koeffizienten, die in sämtlichen Registern 7 ₀ bis 7 _2t, 8 ₀ bis 8 _2t+1 gespeichert sind, nicht in einer Taktperiode bzw. in einem Taktzyklus berechnet, sondern in L_opt Taktzyklen innerhalb eines Schrittes. Demgemäß werden dieselben Werte wie jene, die auf die Beendigung eines Taktzyklus hin (das heißt in einem Schritt) entsprechend dem Verfahren D erzeugt worden sind, in den Registern 7 ₀ bis 7 _2t, 8 ₀ bis 8 _2t+1 für die erste Zeit nach Verstreichen der L_opt Taktzyklen gespeichert.

Jede der Recheneinheiten 9 ₁ bis 9 _Kopt weist Eingangsan­ schlüsse A, B und Ausgangsanschlüsse A', B' auf. Bei jedem i-ten Schritt werden die in den Registern 7 _j, 8 _j mit einer Registerzahl j gespeicherten Koeffizienten berechnet, wie dies in den nachstehenden Tabellen 6-1 bis 6-3 veranschau­ licht ist. Diese Berechnungen sind identisch mit jenen entsprechend dem Verfahren D.

Tabelle 6-1

Berechnungstabelle im Kreuzungsbetrieb

Tabelle 6-2

Berechnungstabelle im Normalbetrieb

Tabelle 6-3

Berechnungstabelle im Verschiebebetrieb

In einem Schritt werden die in den obigen Tabellen 6-1 bis 6-3 bezeichneten Berechnungen in L_opt Taktzyklen unter Heranziehung der K_opt Recheneinheiten 9 ₁ bis 9 _Kopt ausge­ führt. Die Recheneinheit K mit einer Recheneinheitszahl K bewirkt Berechnungen bezüglich der Koeffizienten, die in den Registern 7 _(K-1).Lopt+1 bis 7 _K.Lopt, 8 _(K-1).Lopt+1 bis 8 _K.Lopt mit den Registerzahlen (K - 1)L_opt+1 bis K.L_opt gespeichert sind.

Die Koeffizienten werden aufeinanderfolgend aus jenen An­ gaben berechnet, die in Registern mit jüngeren Register­ zahlen gespeichert sind, und zwar in L_opt Taktzyklen. So berechnet beispielsweise die Recheneinheit 9 ₁ die in den Registern 7 ₁, 8 ₁ gespeicherten Koeffizienten mit einer Registerzahl 1 in dem ersten Taktzyklus im jeweiligen Schritt, und außerdem erfolgt die Berechnung der in den Registern 7 ₂, 7 ₃, . . . 7 _Lopt, 8 ₂, 8 ₃, . . . 8 _Lopt mit den Re­ gisterzahlen 2, 3 . . . L_opt gespeicherten Koeffizienten, und zwar in zweiten, dritten, . . . . L_opt Taktzyklen.

Die in den Registern 7 ₀ bis 7 _2t, 8 ₀ bis 8 _2t+1 gespeicher­ ten Koeffizienten werden aufeinanderfolgend zu den Re­ gistern mit jüngeren Registerzahlen in aufeinanderfol­ genden Taktzyklen verschoben. Berechnungen innerhalb jedes Taktzyklus werden auf die Koeffizienten hin ausgeführt, die in den höherwertigen Registern 7 ₁, . . . 7 _(K-1).Lopt+1, 8 ₁ . . . 8 _(K-1).Lopt+1 gespeichert sind, welche durch die Recheneinheiten 9 ₁ bis 9 _Kopt be- bzw. verarbeitet werden.

Die von den Recheneinheiten 9 ₁ bis 9 _Kopt auf der A-Seite abgegebenen, berechneten Ergebnisse werden in den Registern 7 ₀ . . . 7 _(K-2).Lopt auf der A-Seite lediglich im ersten Taktzyklus und in den Registern 7 _Lopt-1, . . . . 7 _(k-1).Lopt-1 in den zweiten bis L_opt-ten Taktzyklen gespeichert. Die berechneten Ergebnisse werden aufeinanderfolgend zu dem höherwertigen Register im jeweiligen Taktzyklus hin ver­ schoben. Die Register 7 _Lopt-1, . . . . 7 _(K-1).Lopt-1 speichern Daten aus den Registern 7 _Lopt . . . . 7 _(K-1).Lopt lediglich im ersten Taktzyklus, und sie speichern die Ausgangssignale von der A-Seite der Recheneinheiten 9 ₁ bis 9 _Kopt in den zweiten bis L_opt-ten Taktzyklen. Die Datenwegschalter 17 ₁ bis 17 _Kopt dienen der Steuerung der Speicherung der Daten.

Die berechneten Ergebnisse, die von den Recheneinheiten 9 ₁ bis 9 _Kopt auf der B-Seite abgegeben werden, werden in den Registern 8 _Lopt, 8 _2.Lopt . . . . 8 _(K-2).Lopt gespeichert und sukzessive verschoben.

Die Register 7 ₀, 8 ₀ speichern die Ergebnisse der Berech­ nungen im ersten Taktzyklus und halten die gespeicherten Ergebnisse während der zweiten bis L_opt-ten Taktzyklen fest.

Die Register 7 _Lopt, 7 _2.Lopt, 7 _3.Lopt, die in die Verbin­ dung zwischen die Recheneinheiten 9 ₁ bis 9 _Kopt eingefügt sind, speichern die Ergebnisse der Berechnungen, die von den Recheneinheiten 9 ₂ bis 9 _Kopt abgegeben worden sind, und zwar lediglich im ersten Taktzyklus, und sie halten das gespeicherte Ergebnis während der zweiten bis L_opt-ten Taktzklen fest.

Die Recheneinheiten 9 ₂ bis 9 _Kopt arbeiten in derselben Weise. In jedem Taktzyklus bestimmen die Recheneinheiten 9 ₂ bis 9 _Kopt die auszuführenden Berechnungen unter Heranziehung der Tabellen 6-1 bis 6-3 aus Parametern, umfassend eine Recheneinheitszahl K, eine Registerzahl L, zu berechnende Speicherdaten, den Wert im Register DR und eine Betriebs­ art.

Unter Heranziehung des obigen Rechenverfahrens und des Prozesses zur Speicherung von Daten in den Registern 7 ₀ bis 7 _2t, 8 ₀ bis 8 _2t+1 sind die Werte, die nach den L_opt Taktzyklen erhalten werden, wenn die Berechnungen in einem Schritt abgeschlossen sind, dieselben Werte wie jene Werte, die in den Registern gespeichert sind, wenn die Berechnungen in einem Schritt entsprechend dem Verfahren D abgeschlossen werden.

Durch 2t-maliges Wiederholen in den L_opt Taktzyklen der Prozedur zur Beendigung der Berechnungen innerhalb eines Schrittes können die gewünschten Größen σ(X), ω(X) erhalten werden.

Die Recheneinheiten 9 ₁ bis 9 _Kopt können von derselben An­ ordnung sein, wie die Recheneinheiten, entsprechend dem Ver­ fahren D. Dies bedeutet, daß jede der Recheneinheiten 9 ₁ bis 9 _Kopt aus drei Datenwegschaltern 20 bis 22, einer Multi­ pliziereinrichtung 25 und einem Addierer 26 bestehen kann, wie dies in Fig. 9 veranschaulicht ist.

Die detaillierte Anordnung der Recheneinheiten 9 ₁ bis 9 _Kopt, die Berechnungen im Verschiebebetrieb und der Prozeß zur Speicherung von Daten in den Registern können identisch sein mit jenen, die in Verbindung mit dem Verfahren D be­ schrieben worden sind.

Die Arbeitsweise der in Fig. 8 dargestellten Euklidischen, wechselseitigen Divisionsschaltung, die aus Recheneinhei­ ten 9 ₁ bis 9 _Kopt besteht, wie sie in Fig. 9 veranschaulicht sind, ist beispielsweise in Fig. 10 bis 22 veranschaulicht. Das dargestellte Beispiel ist dasselbe, wie das oben be­ schriebene Beispiel, bei dem t = 2 Symbole einer Fehlerkorrek­ tur unterzogen sind, indem ein finites Feld GF(2⁴) verwendet wird, welches unter Verwendung eines nichtreduzierbaren Polynoms g(X) = X⁴ + X + 1 festgelegt ist.

Bei diesem Beispiel ist der Multiplexgrad L_opt auf 3 fest­ gesetzt. Demgemäß werden bei in einem Schritt in 3 Takt­ zyklen ausgeführten Berechnungen die Rechnungen in 2t = 4 Schritten innerhalb von 2t - L_opt = 12 Taktzyklen beendet.

Die Anzahl K_opt an Recheneinheiten ist wie folgt gegeben:

K_opt = [2t/K_opt] + 1 = [2.2/3] + 1 = 2 (46).

Es sei angenommen, daß sämtliche Register 7 ₀ bis 7 ₅, 8 ₀ bis 8 ₆, wie in Fig. 10 veranschaulicht, initialisiert worden sind.

Bei einem ersten Schritt, wie er in Fig. 10 bis 12 veran­ schaulicht ist, ist die Bedingung DR < DQ erfüllt, und der im Register 5 gespeicherte Wert (dR₀) von DR ist gegeben mit 3 und der im Register 6 gespeicherte Wert (dQ₀) von DQ ist mit 4 gegeben; der im Register 141 ₀ gespeicherte Koeffizient des Grades dR₀ von R₀(X) beträgt 8, was von 0 verschieden ist. Demgemäß ist die Arbeitsweise als Kreuzungsbetrieb bestimmt. Der Datenwegschalter 13 auf der Eingangsseite des Teilers 14 wird in den Kreuzungs­ zustand geschaltet, und der Datenwegschalter 12 auf der Eingangsseite der Register 5, 6 ist in den Kreuzungsbetrieb geschaltet. Der Teiler 14 führt eine Berechnung 1/α⁸ aus. Das Ergebnis S = α⁷ der Division wird abgegeben und im Register 15 gespeichert.

Wenn die Betriebsart im ersten Schritt als Kreuzungsbetrieb bestimmt ist, werden die Arbeitsweise und das im Register 15 gespeicherte Ergebnis S der Division während L_opt = 3 Takt­ zyklen beibehalten, in denen die Berechnungen im ersten Schritt ausgeführt werden.

Gemäß der Tabelle 6-1 werden die in den Registern, deren Registerzahl j beträgt, gespeicherten Daten in einer von drei verschiedenen Rechenbetriebsarten berechnet, und zwar in Abhängigkeit davon, ob die Registerzahl j im Bereich 0 < j ≦ dR_i-1, dR_i-1 < j ≦ dQ_i-1 oder dQ_i-1 < j liegt.

Bei dem in Fig. 10 bis 12 veranschaulichten, ersten Schritt werden mit Rücksicht darauf, daß dR₀ = 3, dQ₀ = 4 ist, die in den Registern 7 ₁ bis 7 ₃, 8 ₁ bis 8 ₃, deren Register­ zahlen 1 bis 3 sind, gespeicherten Daten Berechnungen unter­ zogen, die durch A' = A × S + B bzw. B' = A bezeichnet sind. Für derartige Berechnungen befindet sich in der Recheneinheit 9 ₁ der Datenwegschalter 20 im Kreuzungs­ zustand, während sich der Datenwegschalter 21 im Normal­ zustand befindet. Der Datenwegschalter 22 befindet sich im Durchschaltezustand.

Die in den Registern 7 ₄, 8 ₄, deren Registerzahl 4 beträgt, gespeicherten Daten werden Berechnungen unterzogen, die durch A' = B und B' = A bezeichnet sind. Für derartige Berechnungen befinden sich in der Recheneinheit 9 ₂ der Datenwegschalter 20 im Kreuzungszustand; der Datenwegschal­ ter 21 befindet sich im Normalzustand, und der Datenweg­ schalter 22 befindet sich im Löschzustand.

Die in den übrigen Registern 7 ₅, 8 ₅, 8 ₆, deren Register­ zahlen 5 bzw. 6 sind, gespeicherten Daten werden Berech­ nungen unterzogen, die durch A' = B und B' = B × S + A bezeichnet sind. Bezüglich derartiger Berechnungen in der Recheneinheit 9 ₂ befindet sich der Datenwegschalter 20 im Normalzustand; der Datenwegschalter 21 befindet sich im Kreuzungszustand, und der Datenwegschalter 22 befindet sich im Durchgangszustand.

Beim ersten Schritt, dem in Fig. 10 veranschaulichten Takt­ zyklus führen die Recheneinheiten 9 ₁, 9 ₂ Berechnungen be­ züglich Koeffizienten durch, die in den Registern 7 ₁, 7 ₄, 8 ₁, 8 ₄ gespeichert sind, deren Registerzahlen 1 bzw. 4 sind. Da die Recheneinheiten 9 ₁ Berechnungen bewirken, die durch A' = A × S + B, B' = A bezeichnet sind, befindet sich der Datenwegschalter 20 im Kreuzungszustand, während sich der Datenwegschalter 21 im Normalzustand befindet; der Datenwegschalter 22 befindet sich im Durchgangszustand. Da die Recheneinheit 9 ₂ Berechnungen durchführt, die durch A' = B, B' = A bezeichnet sind, befindet sich der Datenweg­ schalter 20 im Kreuzungszustand, während sich der Datenweg­ schalter 21 im Normalzustand befindet; der Datenwegschalter 22 befindet sich im Löschzustand.

Die Datenwegschalter 17 ₁, 17 ₂ für die Recheneinheiten 9 ₁, 9 ₂ arbeiten so, wie dies in Fig. 10 veranschaulicht ist.

Da Fig. 10 den ersten Taktzyklus veranschaulicht, werden die Datenwegschalter 17 ₁, 17 ₂ in den Schiebezustand ge­ schaltet. Die Rechenergebnisse, die von den Ausgangsan­ schlüssen A' der Recheneinheiten 9 ₁, 9 ₂ abgegeben werden, werden in den Registern 7 ₀, 7 ₃ gespeichert und dadurch für drei aufeinanderfolgende Taktzyklen festgehalten. In entsprechender Weise speichert das Register 8 ₀ den Wert des Registers 7 ₀ und hält den gespeicherten Wert über drei aufeinanderfolgende Taktzyklen fest.

Die von den Ausgangsanschlüssen B' der Recheneinheiten 9 ₁, 9 ₂ abgegebenen Rechenergebnisse werden in den Registern 8 ₃, 8 ₆ gespeichert und in jedem Taktzyklus verschoben.

Die in den Registern 7 ₀ bis 7 ₅, 8 ₀ bis 8 ₆ gespeicherten Rechenergebnisse sind in Fig. 11 veranschaulicht.

Die Zustände der in Fig. 11 dargestellten Register, welche die in Fig. 10 veranschaulichten Rechenergebnisse reprä­ sentieren, sind kennzeichnend lediglich für die abgeschlos­ senen Berechnungen bezüglich der Daten, die in den Re­ gistern 7 ₁, 8 ₁ mit der Registerzahl 1 und in den Registern 7 ₄, 8 ₄ mit der Registerzahl 4 im Zuge der Berechnungen im ersten Schritt gespeichert sind.

Bei den Berechnungen, die jenen folgen, welche in Fig. 11 veranschaulicht sind, das heißt beim ersten Schritt, dem zweiten Taktzyklus, bewirken die Recheneinheiten 9 ₁, 9 ₂ Berechnungen bezüglich der Koeffizienten, die in den Re­ gistern 7 ₂, 8 ₂ mit der Registerzahl 2 und in den Registern 7 ₅, 8 ₅ mit der Registerzahl 5 gespeichert sind.

Damit die Recheneinheit 9 ₁ Berechnungen durchführt, die durch A' = A × S + B, B' = A gegeben sind, und zwar wie im ersten Taktzyklus, wird der Datenwegschalter 20 in den Kreuzungszustand geschaltet, der Datenwegschalter 21 wird in den Normalzustand geschaltet, und der Datenwegschal­ ter 22 wird in den Durchschaltezustand geschaltet. Damit die Recheneinheit 9 ₂ Berechnungen durchführt, wie sie durch A' = B, B' = B × S + A bezeichnet sind, wird der Datenweg­ schalter 20 in den Normalzustand geschaltet, der Datenweg­ schalter 21 wird in den Kreuzungszustand geschaltet, und der Datenwegschalter 22 wird in den Durchschaltezustand geschaltet.

Da der in Fig. 11 veranschaulichte Taktzyklus nicht der erste Taktzyklus ist, sind die Datenwegschalter 17 ₁, 17 ₂ in einen Schleifenzustand geschaltet. Die von den Ausgangs­ anschlüssen A' der Recheneinheiten 9 ₁, 9 ₂ abgegebenen Re­ chenergebnisse werden in den Registern 7 ₂, 7 ₅ gespeichert und in jedem Taktzyklus verschoben.

Die von den Ausgangsanschlüssen B' der Recheneinheiten 9 ₁, 9 ₂ abgegebenen Rechenergebnisse werden in den Registern 8 ₃, 8 ₆ wie im ersten Taktzyklus gespeichert und in jedem Taktzyklus verschoben.

Die in den Registern 7 ₀ bis 7 ₅, 8 ₀ bis 8 ₆ gespeicherten Rechenergebnisse sind in Fig. 12 veranschaulicht.

Die in Fig. 12 veranschaulichten Zustände der Register repräsentieren die Rechenergebnisse, die in Fig. 11 ver­ anschaulicht sind; sie sind kennzeichnend für die abge­ schlossenen Berechnungen bezüglich der Daten, die in den Registern 7 ₁, 7 ₂, 7 ₄, 7 ₅, 8 ₁, 8 ₂, 8 ₄, 8 ₅ mit den Register­ zahlen 1, 2, 4, 5 gespeichert sind, und zwar unter den Berechnungen im ersten Schritt.

Die in Fig. 12 veranschaulichten Berechnungen sind jene im ersten Schritt, dem dritten Taktzyklus.

Der dritte Taktzyklus ist der letzte Taktzyklus im ersten Schritt. Die Recheneinheit 9 ₁ führt Berechnungen bezüglich der Koeffizienten aus, die in den Registern 7 ₃, 8 ₃ ge­ speichert sind, deren Registerzahl bzw. -nummer 3 beträgt. Da die Recheneinheit 9 ₁ Berechnungen ausführt, die durch A' = A × S + B, B' = A bezeichnet sind, wie in den ersten und zweiten Taktzyklen, befindet sich der Datenwegschal­ ter 20 im Kreuzungszustand, während sich der Datenwegschal­ ter 21 im Normalzustand befindet, und der Datenwegschal­ ter 22 befindet sich im Durchschaltezustand.

Da der in Fig. 12 veranschaulichte Taktzyklus nicht der erste Taktzyklus ist, sind die Datenwegschalter 17 ₁, 17 ₂ in den Schleifenzustand geschaltet. Die Rechenergebnisse sind in den Registern 7 ₂, 7 ₅ gespeichert.

Das Register 8 ₆, dessen Registerzahl 6 ist, speichert 0, was bedeutet, daß keine Berechnung erforderlich ist. Dem­ gemäß können die im Register 8 ₆ gespeicherten Daten nicht berechnet werden. Die Recheneinheit 9 ₁ bewirkt einfach Berechnungen, wie sie durch A' = A, B' = B bezeichnet sind, und der Datenwegschalter 20 kann sich im Normalzustand befinden; der Datenwegschalter 21 kann sich im Normalzu­ stand befinden, und der Datenwegschalter 22 kann sich im Löschzustand befinden. Die Daten 0, die im Register 8 ₆ gespeichert sind, welches der Bequemlichkeit halber ein­ geführt ist, werden im Register 7 ₅ gespeichert.

Wenn die in Fig. 13 veranschaulichten Zustände der Register 7 ₀ bis 7 ₅, 8 ₀ bis 8 ₆, welche die in Fig. 12 veranschaulich­ ten Rechenergebnisse anzeigen, erreicht sind, sind die Berechnungen im ersten Schritt beendet. Ein Vergleich zwischen Fig. 13 und Fig. 4, welche die Zustände nach Be­ endigung des ersten Schritts entsprechend dem Verfahren D veranschaulicht, zeigt an, daß die Werte der Register ge­ mäß Fig. 13 und 4 dieselben sind.

Entsprechend dem Verfahren D werden die Werte in den Re­ gistern 141 ₀ bis 141 ₄ auf der A-Seite zu der höherwertigen Stelle hin einmal in jedem Taktzyklus verschoben. Ent­ sprechend dem Verfahren gemäß der zweiten Ausführungsform werden jedoch die Werte in den Registern 7 ₀ bis 7 ₅ auf der A-Seite ein einziges Mal in L_opt = 3 Taktzyklen ver­ schoben.

Die Berechnungen in den zweiten Schritten werden so durch­ geführt, wie dies in Fig. 13 bis 15 veranschaulicht ist. Beim zweiten Schritt wird mit Rücksicht darauf, daß der Wert (dR_i) in dem Register 5 gegeben ist mit 3 und daß der Wert (dQ₁) im Register 6 gegeben ist mit 6, wobei DR ≧ DQ gilt, die Betriebsweise als Normalbetrieb erkannt. Der Datenwegschalter 13 auf der Eingangsseite des Teilers 14 wird in den Normalzustand geschaltet, und der Teiler 14 führt eine Berechnung α²/α⁸ aus. Das Ergebnis S = α⁹ der Division wird an die Recheneinheiten 9 ₁, 9 ₂ abgegeben.

Gemäß Fig. 13 bis 15 werden die Berechnungen im Normalbe­ trieb durchgeführt. Demgemäß werden die Berechnungen in Übereinstimmung mit der Rechentabelle 6-2 im Normalbetrieb ausgeführt.

Bei den in Fig. 13 bis 15 veranschaulichten Berechnungen im zweiten Schritt werden die in den Registern 7 ₁ bis 7 ₃, 8 ₁ bis 8 ₃, deren Registerzahlen 1 bis 3 sind, gespeicherten Daten Berechnungen unterzogen, die durch A' = B × S + A und B' = B bezeichnet sind. Bezüglich derartiger Berech­ nungen in der Recheneinheit 9 ₁ befinden sich die Datenweg­ schalter 20, 21 jeweils im Normalzustand, und der Datenweg­ schalter 22 befindet sich im Durchschaltezustand.

Die in den übrigen Registern 7 ₄, 7 ₅, 8 ₄, 8 ₅, 8 ₆, deren Registerzahlen bzw. -nummern 4, 5 bzw. 6 sind, gespeicher­ ten Daten werden Berechnungen unterzogen, die durch A' = A und B' = A × S + B bezeichnet sind. Bezüglich derartiger Berechnungen befindet sich der Datenwegschalter 20 im Kreuzungszustand, der Datenwegschalter 21 befindet sich im Kreuzungszustand, und der Datenwegschalter 22 befindet sich im Durchschaltezustand.

Die Berechnungen bezüglich der Daten in den Registern 7 ₀ bis 7 ₅, 8 ₀ bis 8 ₆ im zweiten Schritt werden separat in drei Taktzyklen ausgeführt. Dabei werden insbesondere die in den Registern 7 ₁ bis 7 ₃, 8 ₁ bis 8 ₃, deren Registerzahlen 1, 2 bzw. 3 sind, gespeicherten Koeffizienten aufeinander­ folgend in jedem Taktzyklus durch die Recheneinheit 9 ₁ berechnet, und die in den Registern 7 ₄ bis 7 ₆, 8 ₄ bis 8 ₆, deren Registerzahlen 4, 5 bzw. 6 sind, gespeicherten Ko­ effizienten werden aufeinanderfolgend in jedem Taktzyklus durch die Recheneinheit 9 ₂ berechnet.

Fig. 16 veranschaulicht die Werte, die in den Registern 7 ₀ bis 7 ₅, 8 ₀ bis 8 ₆ nach Beendigung der Berechnungen im zweiten Schritt gespeichert sind. Dabei ist ersichtlich, daß die gespeicherten Werte dieselben sind wie jene Werte, die in den Registern nach Beendigung des zweiten Schrittes entsprechend dem in Fig. 5 veranschaulichten Verfahren D gespeichert sind.

Der in Fig. 16 bis 18 veranschaulichte, dritte Schritt wird dann im Kreuzungsbetrieb ausgeführt, und der vierte, in Fig. 19 bis 21 dargestellte Schritt wird im Normalbetrieb durchgeführt, bis schließlich Polynome σ(X), ω(X) er­ halten werden, wie dies in Fig. 22 veranschaulicht ist. Es sei darauf hingewiesen, daß die Koeffizienten der so erhaltenen Polynome σ(X), ω(X) identisch sind mit den Koeffizienten, die entsprechend den Verfahren D er­ halten werden, wie dies in Fig. 7 veranschaulicht ist.

Das Verfahren entsprechend der zweiten Ausführungsform führt exakt dieselben Berechnungen aus wie jene ent­ sprechend dem Verfahren D. Durch wiederholte Anwendung der Recheneinheiten 9 ₁ bis 9 _Kopt in einer Zeitmultiplex­ weise, und zwar mit einem Multiplexgrad L_opt bezüglich der Berechnungen in einem Schritt, werden die Berechnungen mit der Anzahl K_opt = (2t/K_opt) + 1 Recheneinheiten ausge­ führt; diese Zahl ist geringer als die Anzahl der Rechen­ einheiten entsprechend dem Verfahren D. Stattdessen nimmt die Anzahl der Taktzyklen, die für die Berechnungen in einem Schritt benötigt werden, auf L_opt zu.

Das Verfahren entsprechend der zweiten Ausführungsform ist dasselbe wie das Verfahren D, und zwar insofern, als der Algorithmus durch (2t + 1) Berechnungen erzielt wird, deren Anzahl um 1 größer ist als die minimale Anzahl 2t von Berechnungen (Multiplikationen), die im Prinzip pro Schritt beim Euklidischen, wechselseitigen Divisionsverfahren erforderlich sind. Die Berechnungen werden jedoch mit der Anzahl K_opt = (2t/K_opt) + 1 Recheneinheiten durchgeführt, deren Anzahl geringer ist als die Anzahl der Rechenein­ heiten entsprechend dem Verfahren D, indem die Rechenein­ heiten in einer Zeitmultiplexweise wiederholt genutzt werden, wobei der Zeitmultiplexgrad L_opt in bezug auf die Berechnungen in einem Schritt gegeben ist.

Bei der oben beschriebenen, zweiten Ausführungsform beträgt der Multiplexgrad L_opt = 3. Falls der Multiplexgrad L_opt zunimmt, sinkt die Anzahl K_opt an Recheneinheiten. Wenn sich der Multiplexgrad L_opt ändert, ändert sich die Anzahl L_opt der Recheneinheiten, wie dies in der folgenden Tabel­ le 7 veranschaulicht ist.

Tabelle 7

Multiplexgrad und Anzahl an Recheneinheiten

Wie aus der Tabelle 7 ersehen werden kann, nimmt die Anzahl L_opt an Recheneinheiten ab, wenn der Multiplexgrad L_opt zunimmt. Da die Anzahl der Register stets 4t + 3 ist, ist der Schaltungsaufwand der Euklidischen, wechselseitigen Divisionsschaltung umso geringer, je höher der Multiplex­ grad L_opt ist. Entsprechend dem Verfahren gemäß der zwei­ ten Ausführungsform kann der Schaltungsaufwand dadurch erheblich herabgesetzt werden, daß ein optimaler Multi­ plexgrad L_opt entsprechend Spezifikationsanforderungen an ein Fehlerkorrektursystem gewählt wird.

Die Anzahl K_opt an Recheneinheiten bleibt dieselbe, ob der Multiplexgrad 3 oder 4 ist. Insofern, als bei geringerer Anzahl von Berechnungstaktzyklen ein größerer Vorteil er­ zielt wird, falls der Multiplexgrad L_opt kleiner ist, können Berechnungen mit derselben Anzahl K_opt an Recheneinheiten in einer geringeren Anzahl von Taktzyklen ausgeführt werden, wenn der Multiplexgrad L_opt auf 3 festgelegt ist.

Gemäß der zweiten Ausführungsform ist die Anzahl der Re­ gister 7 ₀ bis 7 ₅, 8 ₀ bis 8 ₆ um 2 größer als die Anzahl (4t + 3) = 11, die notwendigerweise benötigt wird. Dies ist indessen lediglich der Einfachheit halber so für ein leichteres Verständnis der Berechnungen. Tatsächlich speichert das Register 8 ₆, dessen Registernummer 6 ist, eine 0, und damit ist es nicht erforderlich, die im Re­ gister 8 ₆ gespeicherten Daten zu berechnen. Durch gering­ fügiges Modifizieren des die Recheneinheit 9 ₂ steuernden Prozesses ist es somit möglich, die Euklidische, wechsel­ seitige Divisionsschaltung aus (4t + 3) Registern einfach aufzubauen, deren Anzahl eine Minimalzahl ist, die auf den Arbeitsprinzipien beruht.

Bei dem Verfahren entsprechend der zweiten Ausführungs­ form gibt es verschiedene Wege der Initialisierung der Register 7 ₀ bis 7 _2t, 8 ₀ bis 8 _2t+1. Im Hinblick darauf trifft dieselbe Beschreibung zu wie zum Verfahren D. Falls Wähler mit den Eingangsanschlüssen der Register 7 ₀ bis 7 _2t, 8 ₀ bis 8 _2t+1 verbunden sind, dann ist es insbesondere mög­ lich, sämtliche Register gleichzeitig zu initialisieren. Alternativ dazu können die Register aufeinanderfolgend dadurch initialisiert werden, daß Initialisierungswerte der betreffenden Polynome als Eingangssignale den nieder­ wertigeren Registern eingangsseitig zugeführt werden, das heißt lediglich den Registern 7 _2t, 8 _2t+1 für die ent­ sprechenden Polynome.

Darüber hinaus speichert das Register 15 für die Speicherung des Divisionsergebnisses vom Teiler 14 den Wert einmal in L_opt Taktzyklen. Die durch den Teiler 14 geteilten, zu aktualisierenden Eingangsgrößen F, G sind konstante Werte in L_opt-1 Taktzyklen, bevor das Divisionsergebnis im Re­ gister 15 gespeichert wird. So wird beispielsweise gemäß Fig. 13 das Divisionsergebnis α⁹ im Normalbetrieb im Register 15 gespeichert, und α² und α⁸, was den Ein­ gangsgrößen F, G entspricht, werden in den Registern 7 ₀, 8 ₀ zum Zeitpunkt gemäß Fig. 11 gespeichert, was L_opt-1 = 2 Taktzyklen zuvor ist. Deshalb kann die Betriebsart im zwei­ ten Schritt bestimmt werden, und die Division kann im zweiten Taktzyklus im ersten Schritt begonnen werden.

Generell können für den Multiplexgrad L_opt Taktzyklen L_opt - 1 angenommen werden für die Bestimmung der Betriebs­ art und für die Durchführung der Division.

Üblicherweise ist die Divisionsgeschwindigkeit wesentlich geringer als die Multiplikations- und Additionsgeschwindig­ keit. Entsprechend dem Verfahren D wird die Betriebsge­ schwindigkeit durch die Divisionsgeschwindigkeit bestimmt, und die Schaltung kann nicht bei hoher Geschwindigkeit arbeiten.

Entsprechend dem Verfahren gemäß der zweiten Ausführungsform können jedoch dadurch, daß der Multiplexgrad L_opt auf einen an die Betriebsgeschwindigkeit des Teilers 14 angepaßten geeigneten Wert festgelegt ist, die Recheneinheiten 9 ₁ bis 9 _Kopt sodann effizient benutzt werden, und zwar sogar dann, falls der Teiler 14 langsam ist. Deshalb kann sogar in dem Fall, daß ein langsamer Teiler 14 benutzt wird, das Gesamtsystem bei hoher Geschwindigkeit arbeiten.

Wie oben beschrieben, kann der Multiplexgrad gesteigert werden, um die Anzahl der Recheneinheiten zu reduzieren, und zwar im Hinblick auf eine starke Herabsetzung des Schal­ tungsaufwands und eine schnelle Betriebsweise für einen gesteigerten Durchsatz.

Claims (6)

1. Euklidische, wechselseitig arbeitende Divisionsschaltung, dadurch gekennzeichnet,
daß eine Vielzahl von Recheneinrichtungen (135 ₁ . . 135 _2t+1) vorgesehen ist, deren jede aus zwei Registern (141, 142) für die Speicherung von Koeffizienten-Daten von entsprechenden Polynomen (R_i(X)), (Q_i(X)), (λ_i(X)), (µ_i(X)) nach dem Euklidischen Divisionsalgorithmus und einer Recheneinheit besteht,
daß die Recheneinrichtungen (135 ₁ . . 135 _2t+1) in einer solchen Anzahl in Kaskade geschaltet sind, welche der Anzahl von Korrekturen zur Erzielung eines Divisionsergebnisses und eines Wertes entspricht, der von einer vorhergehenden Stufe geliefert wird,
daß die betreffenden Recheneinheiten (135 ₁ . . 135 _2t+1) auf ein Schaltkommando (136, 137) hin entweder eine Normalverbindungs-Berechnung oder eine Kreuzverbindungs- Berechnung durchführen,
daß eine Divisionseinheit (133) vorgesehen ist, die zwei Register (141, 142) für die Speicherung von (R_i(X)), (Q_i(X)), (λ_i(X)), (µ_i(X)) und einen Teiler (148) aufweist und die zur Aufnahme eines Wertes dient, der von einer Endstufe (135 ₁) der betreffenden Recheneinheiten (135 ₁ . . 135 _2t+1) abgegeben worden ist, entweder eine Normalverbindungs-Division oder eine Kreuzverbindungs-Division in Abhängigkeit von dem Schaltkommando bewirkt und das Divisionsergebnis an jede der betreffenden Recheneinrichtungen abgibt, und
daß eine Steuereinheit (134) vorgesehen ist für die Erzeu­ gung eines Schaltkommandos, welches kennzeichnend ist entweder für eine Normalverbindung oder für eine Kreuzverbindung auf der Grundlage eines bestimmten Ausgangswertes und eines Wertes, der in einem Register (141, 142) in der Divisionseinheit (133) gespeichert ist, wobei das erzeugte Schaltkommando an die Recheneinrichtungen und die Divisionseinheit (133) abgegeben wird.

2. Euklidische, wechselseitig arbeitende Divisionsschaltung, dadurch gekennzeichnet,
daß ein Block (132, MLT) mit einer Gruppe von Registern (141 ₁ . . 141 _2t) einer A-Seite vorgesehen ist, die in Abhängigkeit von einem Multiplexgrad unterteilt sind für die Speicherung von Koeffizienten von Polynomen (R_i(X)), (Q_i(X)) nach dem Euklidischen Divisionsalgorithmus,
daß der betreffende Block (132, MLT) eine Gruppe von Registern (142 ₁ . . 142 _2t+1) einer B-Seite umfaßt, die in Abhängigkeit vom Multiplexgrad unterteilt sind für die Speicherung von Koeffizienten von (λ_i(X)), (µ_i(X)),
daß so viele Recheneinheiten (135 ₁ . . 135 _2t+1) vorgesehen sind, wie durch die vom Multiplexgrad abhängige Zahl gegeben ist,
daß der betreffende Block (132, MLT) ein Divisionsergebnis und Werte aufzunehmen imstande ist, die von den Registern (141 ₁ . . 141 _2t, 142 ₁ . . 142 _2t+1) der A-Seite und der B-Seite abgegeben werden, und auf ein Schaltkommando hin entweder eine Normalverbindungs-Berechnung oder eine Kreuzverbindungs- Berechnung oder eine Verschiebeverbindungs-Berechnung in jedem Taktzyklus innerhalb jedes Schrittes ausführt,
daß eine Divisionseinheit (133) mit einem Register (141) für die Speicherung von (R_i(X)), (Q_i(X)), einem Register (142) für die Speicherung von (λ_i(X)), (µ_i(X)) und einem Teiler (148) vorgesehen ist für die Division von Koeffizienten, die in den Registern (141, 142) gespeichert sind,
wobei ein Wert aufgenommen wird, der von einer Endstufe (135 ₁) des Blocks (132, MLT) abgegeben wird,
wobei entweder eine Normalverbindungs-Division oder eine Kreuzverbindungs-Division in Abhängigkeit von dem betreffenden Schaltkommando ausgeführt wird und
wobei das Divisionsergebnis an jede der Recheneinheiten (135 ₁ . . 135 _2t+1) bis zur Beendigung des jeweiligen Schritts abgegeben wird, und
daß eine Bestimmungs- und Steuereinheit (134) vorgesehen ist für die Erzeugung eines Schaltkommandos, welches kenn­ zeichnend ist entweder für eine Normalverbindung oder für eine Kreuzverbindung oder für eine Verschiebeverbindung, und zwar auf der Grundlage eines bestimmten Wertes und eines Wertes, der in einem Register in der betreffenden Divisionseinheit gespeichert ist, wobei das erzeugte Schaltkommando an den Block (132, MLT) und die Divisionseinheit (133) abgegeben wird.

3. Divisionsschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß die Divisionseinheit (133) zumindest ein Paar von Registern (141, 142) der A- und B-Seite aufweist und
daß die Anordnung so ausgelegt ist, daß die Werte, welche durch Division der in den Registern (141, 142) gespeicherten Werte erzeugt werden, zu jeder der Recheneinheiten (135 ₁ . . 135 _2t+1) zurückgeführt werden.

4. Divisionsschaltung nach Anspruch 3, dadurch gekennzeichnet, daß jede Divisionseinheit (133) und die Steuereinheit (134) zumindest einen Schalter aufweisen für das Schalten von Verbindungen in der betreffenden Divisionseinheit (133) und in der Steuereinheit (134) auf das betreffende Schaltkommando hin.

5. Divisionsschaltung nach Anspruch 4, dadurch gekennzeichnet, daß das Divisionsergebnis Werte zumindest eines Fehleranzeigepolynoms oder eines Fehlerbewertungspolynoms repräsentiert.

6. Divisionsschaltung nach Anspruch 5, dadurch gekennzeichnet,
daß sie zur Fehlerkorrektur eines digitalen Signals benutzt ist,
daß die Register der A-Seite (141) zumindest 2t + 1 Register und die Register (142) der B-Seite zumindest 2t + 2 Register aufweisen und
daß insgesamt zumindest 4t + 3 Register (141, 142) vorgesehen sind, wobei (t) die Anzahl der Symbole ist, die fehlerkorrigierbar sind.