DE60123062T2

DE60123062T2 - Vorspannungsschaltung zum erzeugung von mehreren vorspannungen

Info

Publication number: DE60123062T2
Application number: DE60123062T
Authority: DE
Inventors: Lawrence Laguna Hills BURNS
Original assignee: Broadcom Corp
Current assignee: Broadcom Corp
Priority date: 2000-07-03
Filing date: 2001-07-03
Publication date: 2007-04-19
Anticipated expiration: 2021-07-04
Also published as: US6531923B2; US6714080B2; US20030067353A1; EP1301841A2; US20040066235A1; WO2002003161A8; US6982602B2; DE60123062D1; US20020014921A1; WO2002003161A2; EP1301841B1; WO2002003161A3; AU2001270290A1; ATE339719T1

Description

HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
Die vorliegende Erfindung betrifft allgemein Vorspannungsschaltungen und insbesondere eine solche Vorspannungsschaltung, die Vorspannungen erzeugen kann, die dafür geeignet sind, Stromquellen vorzuspannen.
Stand der Technik
7A ist ein Schaltbild eines bekannten einfachen Stromspiegels, der eine Eingangsdiode M31 und einen Stromquellen-Feldeffekttransistor (FET) M32 umfasst. Der einfache Stromspiegel repliziert einfach (eventuell proportional) den Eingangsdiodenstrom I_IN2 als einen Ausgangsstrom I_OUT2. Obwohl diese Schaltung einfach ist, kann ein Problem auftreten, weil die Drain-Source-Spannung des FET M31 nicht notwendigerweise gleich der Drain-Source-Spannung des FET M32 ist. Dies bewirkt, dass der Strom I_OUT2, der durch den FET M32 fließt, von dem Strom I_IN2 verschieden sein kann, der durch die Diode M31 fließt. Dies ist vor allem der Fall bei Vorrichtungen, die relativ kurze Kanäle aufweisen (die auch als Kurzkanalvorrichtungen bezeichnet werden), wie etwa Submikron-Vorrichtungen.
7B ist ein Schaltbild eines bekannten Kaskoden-Stromspiegels, der dazu verwendet wird, das oben genannte Problem zu lösen. Der Kaskoden-Stromspiegel hält die Drain-Source-Spannungen sowohl des FET M33 als auch des FET M34 auf dem gleichen Wert. Aber die Spannung an der Spitze des FET M35 (das heißt, auf dem Drain des FET M35) kann relativ hoch sein, eventuell mehr als die Hälfe der Netzspannung VDD. Deshalb bewirken Änderungen in der Spannung VDD beträchtlich größere entsprechende Änderungen in dem Eingangsstrom. All dies führt zu einer Schaltung, die den Nachteil einer sehr hohen Stromversorgungsempfindlichkeit aufweist (das heißt, eine unerwünschte Empfindlichkeit gegenüber Netzspannungsveränderungen).
7C ist ein Schaltbild eines Stromspiegels mit automatischer Vorspannungserzeugung, der verwendet wird, um die oben erwähnte Stromversorgungsempfindlichkeit zu überwinden. Der Strom durch M42 ist grundsätzlich die Spannung über die Diode M41 geteilt durch den Widerstand von R10. Dieser Strom kann dann durch die p-type Metal Oxide Semiconductor (PMOS)-Vorrichtungen (p-dotierte Metalloxidhalbleiter-Vorrichtungen) M44–M46 zu dem Ausgang gespiegelt werden. Derartige Referenzschaltungen mit automatischer Vorspannungserzeugung benötigen auch eine Anlaufschaltung, um zu gewährleisten, dass sie einen korrekten Betriebszustand erreichen. Die Schaltung von 7C neigt dazu, den Nachteil aufzuweisen, dass Ströme in der Schaltung dazu tendieren, über Veränderungen in Prozess und Temperatur in unerwünschten oder falschen Richtungen zu schwanken. Auch kann der Eingangsstrom nicht auf bequeme Weise eingestellt werden.
7D ist eine Bandlückenschaltung, die parasitäre bipolare Transistoren in einem Complementary Metal Oxide Semiconductor (CMOS)-Substrat (Komplementär-Metalloxid-Halbleiter-Substrat) verwendet, um gesteuerte Referenzspannungen zu schaffen. Eine Spannung geht als Delta-VBE und die andere geht als KT/q hochmultipliziert. Da die Temperaturkoeffizienten jeder dieser Spannungen in entgegengesetzte Richtungen gehen, kann eine temperaturunabhängige Spannung erzielt werden. Aber Bandlückenreferenzen neigen dazu, eine Anlaufschaltung zu benötigen, um einen korrekten Betrieb davon zu gewährleisten. Auch ist die Bandlückenschaltung aufgrund der großen Fläche, die von den PNP-Transistoren benötigt wird, die in der Schaltung verwendet werden, nicht Platz sparend. PNP-Transistoren sind laterale (nicht vertikale) Vorrichtungen mit einem schlechten Beta und einem sehr niedrigen Maximalstrom.
Die US-A-6 025 792 offenbart eine analoge Kompensationsschaltung zum Bereitstellen von Prozess-/Spannungs-/Temperatur-(PVT)-Vorspannungskompensationssignalen für Ein-/Ausgabe-(I/O)-Schaltungen in einer integrierten Schaltung, die eine erste Spannungsquelle umfasst, die mit einem ersten Knoten gekoppelt ist. Eine erste Last, die mit der ersten Stromquelle gekoppelt ist, und ein zweiter Knoten stellen eine erste Referenzspannung bereit. Ein Spannungsteiler, der zwischen die ersten und zweiten Knoten geschaltet ist, stellt eine Stromquellen-Vorspannung für die erste Stromquelle bereit. Ein Differentialverstärker erzeugt ein erstes Vorspannungskompensationssignal als Rückkopplung für die erste Stromquelle in Übereinstimmung mit dem Unterschied zwischen der ersten Referenzspannung und einer zweiten Referenzspannung. Durch das Hinzufügen von Logikstufen-Vorspannungskonvertern ist die Kompensationsschaltung in der Lage, Vorspannungskompensationssignale für mehrere Logikfamilien bereitzustellen. Die Vorspannungskompensationssignale können an Stromquellen angelegt werden, die zur Steuerung der Arbeitsweise der Integated Circuit I/O-Schaltung verwendet werden, so dass die I/O-Schaltung im Wesentlichen unabhängig von PVT-Veränderungen arbeitet.
Die US-A-5 739 719 offenbart eine Vorspannungsschaltung mit niedriger Empfindlichkeit gegenüber Schwellenwertschwankungen, die eine Vorspannung unabhängig von Transistorschwellenwertschwankungen und auch eine Vorspannung bereitstellt, die unabhängig von Quellenpotentialschwankungen ist. Eine Gegenkopplung steuert die Vorspannung an einem Ausgang.
Es besteht deshalb ein Bedürfnis nach einer verbesserten Vorspannungsschaltung, die alle die oben genannten Unzulänglichkeiten und Nachteile bekannter Schaltungen überwindet.
ZUSAMMENFASSUNG DER ERFINDUNG
Zusammenfassung
Die vorliegende Erfindung überwindet die oben genannten Unzulänglichkeiten und Nachteile bekannter Schaltungen. Die vorliegende Erfindung ist auf eine Niederspannungs-Eingangsstromspiegel-Schaltung (die auch als eine Vorspannungsschaltung bezeichnet wird) zum Erzeugen einer Vielzahl von Vorspannungen aus einem Eingangsstrom gerichtet, der einem Eingabeterminal der Vorspannungsschaltung zugeführt wird. In einem Ausführungsbeispielumfasst die Schaltung eine Eingangsstufe, die eine erste Vorspannung an dem Eingabeterminal im Ansprechen auf den Eingangsstrom erzeugen kann. Die Schaltung umfasst des Weiteren eine Stromstufe, die einen Ruhestrom und einen Haupt-Spiegelstrom erzeugen kann, die jeweils proportional zu dem Eingangsstrom sind, im Ansprechen auf die erste Vorspannung und eine zweite Vorspannung. Die Schaltung umfasst des Weiteren eine Rückkopplungsstufe, die einen Rückkopplungsstrom erzeugen kann, der proportional zu dem Eingangsstrom ist, im Ansprechen auf den Ruhestrom und den Haupt-Spiegelstrom. Die Schaltung umfasst des Weiteren eine Referenz-Vorspannungsstufe, die die zweite Vorspannung im Ansprechen auf den Rückkopplungsstrom aus der Rückkopplungsstufe erzeugen kann, wobei die ersten und zweiten Vorspannungen den Eingangsstrom über Veränderungen in wenigstens einem von Prozess, Temperatur und Netzspannung verfolgen.
Eine andere Ausführungsform der vorliegenden Erfindung ist ein Verfahren zum Erzeugen einer Vielzahl von Vorspannungen, die geeignet sind, um Stromquellen von einem Eingangsstrom, der einer Vorspannungs-Schaltung zugeführt wird, vorzuspannen. Das Verfahren umfasst die Schritte von (a) Zuführen eines Eingangsstroms, (b) Erzeugen einer ersten Vorspannung im Ansprechen auf den Eingangsstrom, (c) Erzeugen eines Ruhestroms proportional zu dem Eingangsstrom im Ansprechen auf die erste Vorspannung und eine zweite Vorspannung, (d) Erzeugen eines Haupt-Spiegelstroms proportional zu dem Eingangsstrom im Ansprechen auf die erste Vorspannung und die zweite Vorspannung, (e) Erzeugen eines Rückkopplungsstroms proportional zu dem Eingangsstrom im Ansprechen auf den Ruhestrom und den Haupt-Spiegelstrom, und (f) Erzeugen der zweiten Vorspannung im Ansprechen auf den Rückkopplungsstrom, wobei die ersten und zweiten Vorspannungen den Eingangsstrom über Veränderungen in wenigstens einem von einer Temperatur und einer Netzspannung der Vorspannungsschaltung verfolgen.
Merkmale und Vorteile

A. Die Vorspannungsschaltung der vorliegenden Erfindung ist Platz sparender, physisch kleiner und weniger komplex als bekannten Bandlückenreferenzschaltungen.
B. Die Vorspannungsschaltung der vorliegenden Erfindung zeigt viel weniger thermisches Rauschen als die Bandlückenreferenzschaltung, zum Beispiel wenn ein an Masse gelegter externer Kondensator über eine Eingangsstufe der Vorspannungsschaltung verwendet wird.
C. Die Vorspannungsschaltung der vorliegenden Erfindung verwendet einen externen Widerstand, um einen Eingangsstrom auf die Vorspannungsschaltung einzustellen, was einen Kompromiss zwischen Leistung und Energie erlaubt.
D. Die Vorspannungsschaltung der vorliegenden Erfindung umfasst eine Abschaltstufe oder einen Abschaltmechanismus, um einen Eingangsstrom zu der Vorspannungsschaltung selektiv abzuschalten.
E. Die Vorspannungsschaltung der vorliegenden Erfindung erzeugt Referenzspannungen, die mit komplementären Arten von Logik kompatibel sind, wie etwa NMOS- und PMOS-Referenzschaltungen.
F. Die Vorspannungsschaltung der vorliegenden Erfindung weist eine niedrige Stromversorgungsempfindlichkeit auf.
G. Die Vorspannungsschaltung der vorliegenden Erfindung erzeugt Referenzströme und Vorspannungen, die sich nur geringfügig mit Prozess, Temperatur und Netzspannung verändern. Diese Schwankungen neigen dazu, teilweise Verstärkungsschwankungen zu kompensieren, ohne die Verzerrung zu steigern.

KURZE BESCHREIBUNG DER FIGUREN
Die Merkmale, Ziele und Vorteile der vorliegenden Erfindung werden aus der unten dargelegten ausführlichen Beschreibung deutlicher, wenn diese in Zusammenhang mit den Zeichnungen betrachtet wird, in denen gleiche Bezugszeichen die gleichen oder ähnliche Elemente durch die gesamten Zeichnungen kennzeichnen, und in denen:
1 ein grobes Blockdiagramm einer beispielhaften Niederspannungs-Eingangsstromspiegelschaltung (Vorspannungsschaltung) gemäß der vorliegenden Erfindung ist.
2 ein Schaltbild ist, das eine Erweiterung der Schaltung von 1 darstellt.
3 ein Schaltbild eines beispielhaften Eingangsschaltungsabschnitts ist, der mit der Schaltung von 2 verbunden ist.
4A ein Schaltbild einer Anlaufstufe oder -schaltung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist.
4B ein Schaltbild einer Anlaufschaltung gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung ist.
4C ein Schaltbild einer Anlaufschaltung gemäß noch einem anderen Ausführungsbeispiel der vorliegenden Erfindung ist.
5A ein Schaltbild einer Abschaltstufe gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist.
5B ein Schaltbild einer Abschaltstufe gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung ist.
5C ein Schaltbild einer Abschaltstufe gemäß noch einem anderen Ausführungsbeispiel der vorliegenden Erfindung ist.
6A ein Flussdiagramm eines beispielhaften Verfahrens zum Erzeugen von ersten und zweiten Vorspannungen aus einem Eingangsstrom ist, das unter Verwendung der Schaltung von 2 implementiert ist.
6B ein Flussdiagramm ist, das eine Erweiterung des Verfahrens von 6A darstellt.
6C ein Flussdiagramm eines beispielhaften Verfahrens ist, das eine weitere Erweiterung des Verfahrens von 6A ist.
6D ein Flussdiagramm eines beispielhaften Verfahrens einer anfänglichen Erzeugung eines korrekten Betriebs der Schaltung von 2 ist.
6E ein Flussdiagramm eines beispielhaften Verfahrens zum selektiven Aktivieren und Deaktivieren der Schaltung von 2 ist.
7A ein Schaltbild eines herkömmlichen einfachen Stromspiegels ist.
7B ein Schaltbild eines herkömmlichen Kaskoden-Stromspiegels ist.
7C ein Schaltbild eines herkömmlichen Stromspiegels mit automatischer Vorspannungserzeugung ist.
7D ein Schaltbild einer herkömmlichen Bandlückenreferenzschaltung ist, die verwendet wird, um gesteuerte Referenzspannungen zu schaffen.
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
Überblick
1 ist ein grobes Blockdiagramm einer beispielhaften Niederspannungs-Eingangsstromspiegelschaltung 100 (die auch als Vorspannungsschaltung 100 bezeichnet wird) gemäß der vorliegenden Erfindung. Die Vorspannungsschaltung 100 umfasst eine Eingangsstromquelle 102 für das Zuführen eines Eingangsstroms 104 (I_IN) zu einem Hauptschaltungsabschnitt 106 (der auch als Schaltung 106 bezeichnet wird), was unten noch ausführlicher beschrieben werden wird. Im Ansprechen auf einen Eingangsstrom 104 erzeugt eine Schaltung 106 einen ersten Satz von Vorspannungen VBN1 und VBN2 sowie einen zweiten Satz von Vorspannungen VBP1 und VBP2. Die Schaltung 106 legt die Vorspannungen VBN1/VBN2 an eine Stromquelle 110 einer ersten Art an, die mit dem ersten Satz von Spannungen kompatibel ist. Die Stromquelle 110 erzeugt einen Strom 122 im Ansprechen auf die Vorspannungen VBN1/VBN2. In ähnlicher Weise legt die Schaltung 106 die Vorspannung VBP1/VBP2 an eine Stromquelle 120 einer zweiten Art an, die zu der ersten Art komplementär ist und mit dem zweiten Satz von Vorspannungen kompatibel ist. Die Stromquelle 120 erzeugt einen Strom 122 im Ansprechen auf die Vorspannungen VBP1/VBP2. In einer Anordnung der vorliegenden Erfindung sind die Stromquellen 110 und 120 jeweils NMOS- und PMOS-Kaskoden-Stromquellen. In diesem Fachgebiet werden NMOS-Stromquellen allgemein als Stromsenken bezeichnet, während PMOS-Stromquellen allgemein als Stromquellen bezeichnet werden.
2 ist ein Schaltbild, das eine Erweiterung der Vorspannungsschaltung 100 von 1 ist. Dargestellt in 2 sind eine Eingangsstromquelle 102, ein Hauptschaltungsabschnitt 106 (der in 2 zentral zwischen den vertikalen Linien 202a und 202b dargestellt ist) und Stromquellen 110 und 120 (auf der rechten Seite von 2). In einem Ausführungsbeispiel der vorliegenden Erfindung mit einer integrierten Schaltung ist der Hauptschaltungsabschnitt 106 auf einem Integrated Circuit (IC)-Chip konstruiert, und eine Eingangsstromquelle 102 liegt außerhalb des IC-Chips. In dem Ausführungsbeispiel mit der integrierten Schaltung können eine oder mehrere Stromquellen, wie etwa die Stromquellen 110 und 122, außerhalb von dem IC-Chip liegen, innerhalb des IC-Chips liegen, oder sowohl außerhalb als auch innerhalb von dem IC-Chip liegen.
Eine erste Stromversorgungsschiene 204 und eine zweite Stromversorgungsschiene 206 liefern Strom an die Vorspannungsschaltung 100. In einer beispielhaften Anordnung legt die erste Stromversorgungsschiene 204 eine Spannung VDD (zum Beispiel 3,3 Volt) an die Vorspannungsschaltung 100 an, während die zweite Stromversorgungsschiene 206 eine Spannung VSS (die dem Massepotential (GND) entspricht) an die Vorspannungsschaltung 100 anlegt.
Die Stromquelle 102, die zwischen die erste Stromversorgungsschiene 204 und ein Eingabeterminal 208 der Schaltung 106 geschaltet ist, führt dem Eingabeterminal einen Eingangsstrom I_IN (der dem Strom 104 in 1 entspricht) zu. Die Schaltung 106 umfasst eine Eingangsstufe 210, die mit dem Eingabeterminal 208 verbunden ist, und eine Stromstufe 212, die mit der Eingangsstufe 210 verbunden ist. Die Schaltung 106 umfasst auch eine Rückkopplungsstufe 214, die mit der Stromstufe 212 verbunden ist, und eine Referenz-Vorspannungsstufe 216, die sowohl mit der Stromstufe 212 als auch mit der Rückkopplungsstufe 214 verbunden ist. Die Schaltung 106 umfasst des Weiteren eine Anlaufstufe oder -schaltung 218, die zwischen die Stromversorgungsschiene 204 und ein Terminal 220 geschaltet ist, das sowohl die Rückkopplungsstufe 214 als auch die Referenz-Vorspannungsstufe 216 gemeinsam haben.
Nun wird ein kurzer Überblick über den Betrieb der Vorspannungsschaltung 100 bereitgestellt. Die Eingangsstufe 210 erzeugt eine Vorspannung VBN1 an einem Eingabeterminal 208 im Ansprechen auf den Eingangsstrom I_IN, der der Eingangsstufe zugeführt wird. Die Stromstufe 212, die ebenfalls mit dem Eingabeterminal 208 verbunden ist, erzeugt einen Ruhestrom 222 und einen Haupt-Spiegelstrom 224 im Ansprechen auf sowohl die Vorspannung VBN1 als auch auf die Vorspannung VBN2 derart, dass die beiden Ströme proportional zu dem Eingangsstrom I_IN sind. Im Ansprechen auf den Ruhestrom und den Haupt-Spiegelstrom 222 und 224 erzeugt die Rückkopplungsstufe 214 einen Rückkopplungsstrom 226, der proportional zu dem Eingangsstrom I_IN ist. Die Referenz-Vorspannungsstufe 216 erzeugt eine Vorspannung VBN2 im Ansprechen auf den Rückkopplungsstrom 226. Die oben beschriebene Rückkopplungsanordnung zusammen mit anderen Schaltungscharakteristiken, die später noch beschrieben werden, bewirken, dass die Vorspannungen VBN1/VBN2 den Eingangsstrom I_IN über Veränderungen in Prozess, Temperatur und Netzspannung (zum Beispiel Veränderungen in VDD und VSS) verfolgen.
Ausführliche Schaltungsbeschreibung
Eine ausführliche Schaltungsbeschreibung der Vorspannungsschaltung 100 wird nun bereitgestellt. Die beispielhafte Vorspannungsschaltung 100, die in 2 dargestellt ist, ist unter Verwendung von n-type Metal Oxide Semiconductor Field Effect-Transistoren (MOSFETs)(n-dotierte Metalloxid-Halbleiter-Feldeffekttransistoren) und p-type MOSFETs (p-dotierte Metalloxid-Halbleiter-Feldeffekttransistoren) (das heißt NMOS- und PMOS-FETs) aufgebaut. Jeder FET umfasst auch ein Massenanschlussterminal (oder Substratanschlussterminal), das nicht gezeigt ist. Es sei angenommen, dass die NMOS-FET-Substrate an VSS (GND) angeschlossen sind und die PMOS-FET-Substrate an VDD angeschlossen sind. Jeder FET umfasst einen Drain, eine Source und ein Gate bzw. Steuerelektroden. Jeder FET, der in 2 dargestellt ist, umfasst einen Richtungspfeil, der die Quelle des FET identifiziert. Ein Pfeil, der von dem Gate weg zeigt, kennzeichnet einen NMOS-FET, während ein Pfeil, der in Richtung auf ein Gate zeigt, einen PMOS-FET kennzeichnet.
Jeder der FETs, die in 2 dargestellt sind, stellt ein Aggregat aus vielen kleineren FETs dar, die miteinander verbunden sind (das heißt, miteinander parallel geschaltet sind), um einen einzigen größeren Aggregat-FET zu bilden (wie etwa die FETs M1, M2 und so weiter, die in 2 dargestellt sind). Ein Vorteil des Kon struierens eines solchen Aggregat-FET ist, dass die Größe und somit die stromführende Fähigkeit (und assoziierte Spannungsabfälle, die dadurch erzeugt werden) des Aggregat-FET sorgfältig gesteuert werden können. Die meisten der FETs der Vorspannungsschaltung 100 sind Submikron-Vorrichtungen. Das bedeutet, dass jeder der kleineren einzelnen FETs, die verwendet wurden, um einen Aggregat-FET zu konstruieren, eine minimale Kanalbreite unterhalb eines Mikrons aufweist (zum Beispiel eine Kanalbreite von 0,35 Mikron). Zum Beispiel umfasst der FET M2 zweiunddreißig (32) einzelne FETs, von denen jeder eine Kanalgröße, die hier in Form der Kanalbreite (W) und der Kanallänge (L) dargestellt ist, von etwa 10 Mikron (W) mal 0,35 Mikron (L) aufweist.
Es ist selbstverständlich, dass die vorliegende Erfindung unter Verwendung von anderen Vorrichtungen als FETs aufgebaut werden kann. So können zum Beispiel bipolare NPN- und PNP-Transistoren oder eine Mischung aus solchen bipolaren Transistoren und Feldeffekttransistoren verwendet werden, was den Fachleuten auf dem relevanten Fachgebiet offensichtlich sein sollte, nachdem sie die Beschreibung der vorliegenden Erfindung gelesen haben.
Eingangsstufe (210)
Die Eingangsstufe 210 umfasst einen Eingangs-NMOS-FET M1, der so konfiguriert ist, dass er als eine Diode arbeitet und zwischen das Eingabeterminal 208 und die zweite Stromversorgungsschiene 206 geschaltet ist. Die Eingangskonfiguration, die die Stromversorgungsschiene 204, die Stromquelle 102, die FET-Diode M1 und die Stromversorgungsschiene 206 umfasst, erzeugt eine Gate-Source-Spannung und eine Drain-Source-Spannung des FET M1, die dem Eingangsstrom I_IN entsprechen. Die Drain-Source-Spannung über den FET M1 erscheint auch über das Eingabeterminal 208 und die Stromversorgungsschiene 206 und erzeugt die Vorspannung VBN1 an dem Eingabeterminal 208. Die Eingangsdiode M1 ist eine relativ große Vorrichtung und erzeugt somit eine relativ niedrige Spannung von zum Beispiel zwischen 500 und 600 Millivolt (mV) an dem Eingabeterminal 208. Diese relativ niedrige Spannung weist den Vorteil auf, dass sie die Schaltung 106 gegenüber Schwankungen in der Spannung VDD unempfindlich macht.
Stromstufe (212)
Die Stromstufe 212, die mit der Eingangsdiode M1 verbunden ist, umfasst eine Haupt-Spiegelstromstufe 232 zum Erzeugen des Haupt-Spiegelstroms 224, und eine Ruhestromstufe 230 zum Erzeugen des Ruhestroms 222.
Die Haupt-Spiegelstromstufe 232 umfasst einen ersten NMOS-FET M4 für das Einstellen eines Wertes des Haupt-Spiegelstroms 224 und einen zweiten FET M5, der mit dem FET M4 in einer Kaskoden-Konfiguration verbunden ist. Der FET M4 weist ein Gate, das mit dem Eingabeterminal 208 verbunden ist, und eine Source auf, die mit der Stromversorgungsschiene 206 verbunden ist. Dies erzeugt eine Gate-Source-Spannung des FET M4, die gleich der Gate-Source-Spannung des FET M1 ist. Der Kaskoden-FET M5 umfasst einen Source-Drain-Pfad, der zwischen den Drain des FET M4 und ein Terminal 234 derart geschaltet ist, dass die entsprechenden Source-Drain-Strompfade der FETs M4 und M5 miteinander in Reihe geschaltet sind und zusammen zwischen die zweite Stromversorgungsschiene 206 und das Terminal 234 geschaltet sind. Das Gate des FET M5 ist mit einem Ausgang (Terminal 220) der Referenz-Vorspannungsstufe 216 verbunden, wobei die Referenz-Vorspannungsstufe eine Spannung VBN2 an das Gate des FET M5 anlegt. Der FET M5 arbeitet als eine Kaskoden- oder Puffervorrichtung in Verbindung mit dem FET M4, um eine bevorzugte Source-Drain-Spannung über dem FET M4 zu halten, wie später noch beschrieben werden wird. Der FET M4 wird in seinem Sättigungsbereich betrieben.
Die Ruhestromstufe 230 umfasst einen ersten NMOS-FET M2 zum Einstellen eines Wertes des Ruhestroms 222 und einen zweiten FET M3, der mit dem FET M2 in einer Kaskoden-Konfiguration verbunden ist. Der FET M2 weist ein Gate, das mit dem Eingabeterminal 208 verbunden ist, und eine Source auf, die mit der Stromversorgungsschiene 206 verbunden ist. Dies erzeugt eine Gate-Source-Spannung des FET M2, die gleich der Gate-Source-Spannung des FET M1 (und des FET M4) ist. Bei den FETs M2 und M3 sind ihre entsprechenden Source-Drain-Strompfade miteinander in Reihe geschaltet und sind zusammen zwischen die zweite Stromversorgungsschiene 206 und ein Terminal 236 geschaltet. Das Gate des FET M3 ist mit dem Ausgang (Terminal 220) der Referenz-Vorspannungsstufe 216 verbunden, wobei die Referenz-Vorspannungsstufe eine Spannung VBN2 an das Gate des FET M3 anlegt. Der FET M3 arbeitet als eine Kaskoden- oder Puffervorrichtung in Verbindung mit dem FET M2, um eine bevorzugte Source-Drain-Spannung über dem FET M2 zu halten, was weiter unten noch beschrieben werden wird. Der FET M2 wird in seinem Sättigungsbereich betrieben.
Ein Ziel der Schaltung 106 ist es, dass die FETs M2 und M4 präzise den Eingangsstrom I_IN replizieren. Mit anderen Worten, das Ziel ist, FETs M2 und M4 zu haben, die den Ruhestrom und den Haupt-Spiegelstrom 222 und 224 jeweils proportional zu dem Eingangsstrom I_IN, der durch die Diode M1 fließt, über Veränderungen in Prozess, Temperatur und Netzspannung einstellen. Der Grund dafür liegt darin, dass die Schaltung 106 die Ströme 222 und 224 als Referenzströme zum Ableiten weiterer Ströme und Vorspannungen verwendet (zum Beispiel der Vorspannungen VBN2, VBP1 und VBP2), und es ist erwünscht, dass solche weiteren Ströme und Vorspannungen ebenfalls den Eingangsstrom I_IN über Veränderungen in Prozess, Temperatur und Netzspannung verfolgen.
Wenn zwei oder mehrere FETs (zum Beispiel die FETs M1, M2 und M4 in 2) (a) gleiche Gate-Source-Spannungen und (b) gleiche Drain-Source-Spannungen aufweisen, dann erzeugen die FETs Ströme durch ihre jeweiligen Source-Drain-Strompfade proportional zu ihren jeweiligen Größen. Wenn zum Beispiel die FETs von der gleichen Größe sind, sind ihre jeweiligen Source-Drain-Ströme (die auch als Drain-Ströme bezeichnet werden) gleich. Mit anderen Worten, ihre jeweiligen Drain-Ströme weisen eine Proportion oder ein Verhältnis von 1:1 zueinander auf. Wenn ein FET zweimal so groß wie die anderen FETs ist, dann stellt der größere FET einen Drain-Strom ein, der zweimal so groß wie der der kleineren FETs ist, und so weiter, wobei gleich große Gate-Source- und Drain-Source-Spannungen über die beiden FETs vorausgesetzt werden.
Deshalb wird zur Replizierung des Eingangsstroms I_IN, der durch den FET M1 fließt, in den beiden FETs M2 und M4 (das heißt, in dem Ruhestrom und dem Haupt-Spiegelstrom 222 und 224) die Schaltung 106

(a) die Gate-Source-Spannung über jeden der FETs M2 und M4 gleich groß wie die Gate-Source-Spannung über M1 durch eine Schaltungsverbindung einstellen (wie in 2 dargestellt und oben beschrieben ist), und
(b) die Drain-Source-Spannung über jeden der FETs M2 und M4 gleich groß wie die Drain-Source-Spannung über den FET M1 halten, wobei sie die oben erwähnte Rückkopplungskonfiguration verwendet, die die in Kaskoden-Konfiguration aufgebauten FETs M3 und M5 umfasst, was unten noch weiter beschrieben werden wird.

Deshalb erreicht die Schaltung 106 das Ziel, den Ruhestrom und den Haupt-Spiegelstrom 222 und 224 mit dem Eingangsstrom I_IN über Veränderungen in Prozess, Temperatur und Netzspannung abzugleichen (das heißt, den Eingangsstrom zu replizieren).
Rückkopplungsstufe (214)
Die Stromstufe 212 führt den Ruhestrom 222 und den Haupt-Spiegelstrom 224 zu der Rückkopplungsstufe 214. Die Rückkopplungsstufe 214 umfasst eine Niederspannungs-Referenzspannungsstufe 238 zum Erzeugen von Vorspannungen VBP1 und VBP2 im Ansprechen auf den Ruhestrom 222 und den Haupt-Spiegelstrom 224. Die Referenzspannungsstufe 238 umfasst eine Vorspannungsstufe 240 zum Erzeugen einer Vorspannung VBP2 im Ansprechen auf den Ruhestrom 222, und eine Referenzstufe 242 zum Erzeugen einer Vorspannung VBP1 im Ansprechen auf den Haupt-Spiegelstrom 224 und die Vorspannung VBP2. Die Rückkopplungsstufe 214 umfasst auch eine Stromquelle 244, die mit beiden Stufen 240 und 242 verbunden ist, um einen Rückkopplungsstrom 226 im Ansprechen auf die Vorspannungen VBP1/VBP2 zu erzeugen, die von der Referenzspannungsstufe 238 erzeugt worden sind.
Niederspannungs-Referenzspannungsstufe (238)
Die Vorspannungsstufe 240 umfasst erste und zweite PMOS-FETs M8 und M9, deren jeweilige Source-Drain-Strompfade miteinander in Reihe geschaltet sind und zusammen zwischen die erste Stromversorgungsschiene 204 und das Terminal 236 geschaltet sind. Die Gates beider FETs M8 und M9 sind mit dem Terminal 236 verbunden (dem Drain des FET M9). Der Ruhestrom 222 fließt durch den FET M8 und erzeugt die Gate-Source-Spannung von FET M8 und somit die Spannung VBP2 an dem Gate des FET M8. Das Gate von FET M8 legt die Spannung VBP2 an den Drain des FET M9 durch eine direkte Verbindung an, wodurch der Gesamtspannungsabfall quer durch die kombinierten Source-Drain-Pfade der FETs M8 und M9 minimiert wird. Diese Anordnung erzeugt eine minimale Source-Drain-Spannung über die FETs M8 und M9, die benötigt wird, um zu bewirken, dass die FETs im Sättigungsbereich (im Gegensatz zu dem Triodenbereich) arbeiten. Die FETs M8 und M9 arbeiten als eine Aggregat-Diode. Die Vorspannung VBP2 weist einen exemplarischen Wert von etwa 1,63 V auf (das heißt, 1,67 V unter VDD).
Die Referenzstufe 242 umfasst erste und zweite PMOS-FETs M10 und M11, deren Source-Drain-Pfade miteinander in Reihe und zwischen die erste Stromversorgungsschiene 204 und das Terminal 234 geschaltet sind. Das Gate des FET M10 ist mit dem Terminal 234 verbunden (dem Drain des FET 11), um den Spannungsabfall über die in Reihe geschalteten Source-Drain-Pfade der FETs M10 und M11 zu minimieren. Das Gate des FET M11 ist mit dem Terminal 236 verbunden (dem Drain des FET M9), wobei der Drain des FET M9 eine Spannung VBP2 an das Gate von M11 anlegt. Der Haupt-Spiegelstrom 224 fließt durch den FET M10 und erzeugt die Gate-Source-Spannung des FET M10 und somit die Spannung VBP1 an dem Gate des FET M10. Die Anordnung minimiert den gesamten Spannungsabfall über die kombinierten Source-Drain-Pfade der FETs M10 und M11, während sie die FETs M10 und M11 in Sättigung hält (ähnlich wie bei der Anordnung der FETs M8 und M9). Die Vorspannung VBP1 weist einen exemplarischen Wert von etwa 2,2 V auf (das heißt, 1,1 V unter VDD).
Somit kann die Referenzspannungsstufe 238 als eine Niederspannungsreferenzstufe zum Erzeugen der Vorspannungen VBP1/VBP2 im Ansprechen auf die Ströme 222/224 betrachtet werden. Da die Niederspannungsreferenzstufe 238 die Vorspannungen VBP1/VBP2 im Ansprechen auf den Ruhestrom und den Haupt-Spiegelstrom 222/224 erzeugt, verfolgen die Vorspannungen VBP1/VBP2 außerdem den Eingangsstrom I_IN präzise über wenigstens Veränderungen in Prozess, Temperatur und Netzspannung.
PMOS-Stromquelle (244)
Die Kaskoden-Stromquelle 244 umfasst erste und zweite in Reihe geschaltete PMOS-FETs M12 und M13, die zwischen die Stromversorgungsschiene 204 und das Terminal 220 geschaltet sind. Die Referenzspannungsstufe 238 legt die Vorspannungen VBP1 und VBP2 an die jeweiligen Gates der FETs M12 und M13 an, wobei die Stromquelle 244 einen Rückkopplungsstrom 226 im Ansprechen auf die Vorspannungen VBP1/VBP2 erzeugt. Da die Vorspannungen VBP1/VBP2 den Eingangsstrom I_IN präzise verfolgen, und da die Stromquelle 244 einen Rückkopplungsstrom 226 im Ansprechen auf die Vorspannungen erzeugt, verfolgt auch der Rückkopplungsstrom 226 präzise den Strom I_IN.
Referenz-Vorspannungsstufe (216)
Die Referenz-Vorspannungsstufe 216 umfasst einen NMOS-FET M6, der als eine Diode konfiguriert ist und mit einem NMOS-FET M7 in Reihe geschaltet ist, der ebenfalls als eine Diode konfiguriert ist. Die Dioden M6 und M7 sind miteinander in Reihe geschaltet und sind zusammen zwischen die zweite Stromversorgungsschiene 206 und das Terminal 220 geschaltet, um so einen Spannungsabfall zwischen dem Terminal 220 und der Stromversorgungsschiene 206 zu erzeugen, der gleich etwa zwei Diodenspannungspotentialabfällen ist. Der Rückkopplungsstrom 226, der von der Stromquelle 244 zugeführt wird, fließt durch die Dioden M6 und M7. Im Ansprechen auf den Rückkopplungsstrom 226 erzeugen die Dioden M6 und M7 die Spannung VBN2 an dem Ausgang der Vorspannungsstufe 216 (Terminal 220). Deshalb kann die Spannung VBN2 in der Schaltung 106 als eine Rückkopplungsspannung betrachtet werden. Da der Rückkopplungsstrom 226 den Eingangsstrom I_IN aus allen oben genannten Gründen repliziert, und da die Dioden M6 und M7 die Spannung VBN2 im Ansprechen auf den Rückkopplungsstrom I_IN erzeugen ableiten, verfolgt die Spannung VBN2 ebenfalls den Strom I_IN. Die Vorspannung VBN2 weist einen exemplarischen Wert von etwa 1,33 V auf.
Die Referenz-Vorspannungsstufe 216 legt die Spannung VBN2 an die jeweiligen Gates der Kaskoden-FETs M3 und M5 an. Auch der Ruhestrom und der Spiegelstrom 222 und 224, die durch die jeweiligen FETs M3 und M5 fließen, bewirken jeweilige, entsprechende Source-Gate-Spannungsabfälle VGS3 und VGS5 in den FETs M3 und M5. Da die FETs M3 und M5 jeweils eine Gate-Spannung aufweisen, die gleich der VBN2 ist, weisen die FETs M3 und M5 jeweilige Drain-Spannungen VBN2-VGS3 und VBN2-VGS5 auf. Die Spannungen VBN2-VGS3 und VBN2-VGS5 werden an die jeweiligen Drains der FETs M2 und M4 durch eine direkte Verbindung angelegt. Deshalb erzeugen die Kaskoden-FETs M3 und M5 jeweils die Source-Drain-Spannungen der FETs M2 und M4.
Da die Spannung VBN2 den Eingangsstrom I_IN über den Rückkopplungsmechanismus verfolgt, der oben beschrieben ist, und da die Spannungen VGS3 und VGS5 den jeweiligen Strömen 222 und 224 entsprechen, steuert die vorliegende Er findung die Source-Drain-Spannungen der FETs M2 und M4 in einer dynamischen, adaptiven Art und Weise, so dass die Drain-Source-Spannungen der FETs M2 und M4 gleich der Source-Drain-Spannung des FET M1 über Veränderungen in Prozess, Temperatur und Netzspannung gehalten werden.
Nun wird ein zusammenfassendes beispielhaftes Rückkopplungsszenario bereitgestellt. Angenommen, der Eingangsstrom I_IN wird von einem anfänglichen Stromwert auf einen reduzierten Stromwert reduziert. Im Ansprechen darauf wird die Spannung an dem Eingabeterminal 208 (Vorspannung VBN1) entsprechend reduziert, und somit werden die Gate-Source-Spannungen der FETs M2 und M4 entsprechend reduziert. Im Ansprechen darauf werden die Ströme 222 und 224 reduziert, und die Gate-Spannungen von M8 und M10 werden auf VDD gerichtet. Im Ansprechen darauf wird der Rückkopplungsstrom 226 reduziert. Im Ansprechen darauf wird der Spannungsabfall, der sich über die FETs M6 und M7 entwickelt hat, reduziert, und somit werden die Gate-Spannungen der FETs M3 und M5 reduziert. Im Ansprechen darauf werden die Drain-Spannungen der FETs M2 und M4 reduziert, so dass sie zu der reduzierten Drain-Source-Spannung des FET M1 passen. Deshalb führen alle Spannungen und Ströme in der Vorspannungsschaltung 100 eine Verfolgung durch.
NMOS- und PMOS-Stromquellen
Wie in Verbindung mit 1 diskutiert worden ist, können die Vorspannungen VBN1/VBN2 dazu verwendet werden, eine oder mehrere Stromquellen einer ersten Art, wie etwa die NMOS-Stromquelle 110, zu steuern. Die Kaskoden-Stromquelle 110 umfasst erste und zweite in Reihe geschaltete NMOS-FETs M16 und M17, die jeweils Gates aufweisen, die von den Vorspannungen VBN2 und VBN1 angesteuert werden. Die Stromquelle 110 erzeugt einen Strom 112 (I_{OUT_N}) im Ansprechen auf die Vorspannungen VBN1/VBN2. Da die Vorspannungen VBN1/VBN2 den Eingangsstrom I_IN verfolgen, repliziert der Strom 112 (I_{OUT_N}) den Eingangsstrom I_IN über Veränderungen in Prozess, Temperatur und Netzspannung.
In ähnlicher Weise können die Vorspannungen VBP1/VBP2 dazu verwendet werden, eine oder mehrere Stromquellen einer zweiten Art zu steuern, die zu der ersten Art komplementär ist, wie etwa die PMOS-Stromquellen 244 und/oder 120. Der Betrieb der PMOS-Kaskoden-Stromquelle 244 wurde oben beschrieben und muss nicht weiter beschrieben werden.
Beispielhafte Implementierung
Die unten aufgeführte Tabelle 1 listet die Größen der FETs M1–M17 gemäß einer beispielhaften Implementierung der vorliegenden Erfindung auf.
Tabelle 1
Die unten aufgeführte Tabelle 2 listet die verschiedenen Stromwerte auf, die in der Schaltung 106 in der beispielhaften Implementierung der vorliegenden Erfindung fließen.
Tabelle 2
Die in 2 dargestellten FETs sind in einer reihenweisen oder schichtweisen Anordnung verbunden, nämlich:
eine erste Reihe umfasst die FETs M1, M2, M4, M6 und M17;
eine zweite Reihe umfasst die FETs M3, M5, M7 und M16;
eine dritte Reihe umfasst die FETs M9, M11, M13 und M15; und
eine vierte Reihe umfasst die FETs M8, M10, M12 und M14.
Unter Bezugnahme auf die 2 und die obige Tabelle 1 ist zu sehen, dass in jeder Reihe (zum Beispiel der ersten Reihe) die kleinen FETs, die dazu verwendet werden, alle Aggregat-FETs für die Reihe zu bilden (zum Beispiel M1, M2, M4 und M6 in der ersten Reihe), die gleiche Kanalgröße aufweisen (zum Beispiel W/L = 10/0,35 Mikron). Andererseits müssen die kleinen FETs, die zur Konstruktion von Aggregat-FETs in unterschiedlichen Reihen verwendet haben, nicht notwendigerweise Größen aufweisen, die gleich den Größen sind, die die kleinen FETs aufweisen, die in der ersten Reihe verwendet werden.
Unter Bezugnahme auf die 2 und die obigen Tabellen 1 und 2 ist zu sehen, dass die Aggregat-FETs derartige physikalische Transistorabmessungen aufweisen (wie etwa die Gate-Länge, -Breite und Gesamtzahl der Gates), dass die Stromdichten in den Kaskoden-FETs in der zweiten und dritten Reihe (zum Beispiel die FETs M3 und M5 sowie M9 und M11) gleich groß wie die Stromdichten in den ent sprechenden Stromquellen-FETs in der ersten und der vierten Reihe sind (zum Beispiel die FETs M2 und M4 sowie M8 und M10). Dies hilft den Strömen und Spannungen in der Schaltung 106 zusätzlich dabei, einander über Temperatur und Prozess zu verfolgen.
Stromquelle (102)
3 ist ein Schaltbild eines beispielhaften Eingangsschaltungsabschnitts 302, der mit dem Haupt-Schaltungsabschnitt 106 verbunden ist. Der Eingangsschaltungsabschnitt 302 umfasst einen Eingangswiderstand R1, der zwischen die erste Stromversorgungsschiene 204 und das Eingabeterminal 208 geschaltet ist, um den Wert des Eingangsstroms I_IN einzustellen. Der Eingangswiderstand R1 wird anstelle der Eingangsstromquelle 102 verwendet, die oben in Verbindung mit den 1 und 2 diskutiert worden ist. Der Eingangsschaltungsabschnitt 302 umfasst auch einen Ableitkondensator C1, der zwischen das Eingabeterminal 208 und die zweite Stromversorgungsschiene 206 geschaltet ist. Der Kondensator C1 verringert die Rauschaufnahme und auch das thermische Rauschen, das von den NMOS-FETs der Schaltung 106 erzeugt wird (siehe 2). In dem Ausführungsbeispiel der vorliegenden Erfindung mit der integrierten Schaltung, das oben in Verbindung mit 2 erwähnt worden ist, ist die Schaltung 106 auf einem IC-Chip aufgebaut. In einer Anordnung des Ausführungsbeispiels mit einer integrierten Schaltung liegen der Eingangswiderstand R1 und der Ableitkondensator C1 außerhalb des IC-Chips.
Schaltungsanlaufmerkmal
Die 4A, 4B und 4C sind Schaltbilder einer Anlaufstufe oder einer Anlaufschaltung 218 gemäß drei unterschiedlichen Ausführungsbeispielen der vorliegenden Erfindung.
Unter Bezugnahme auf 4A liefert eine Anlaufstromquelle 218a, die zwischen die erste Stromversorgungsschiene 204 und das Eingabeterminal 220 geschaltet ist, einen anfänglichen Ladungserhaltungsstrom oder Verluststrom (leakage current) I_START an das Terminal 220 und somit zu den Dioden M6 und M7, um die Dioden mit einer Vorspannung zu versehen. Dadurch zwingt die Stromquelle 218 die Schaltung 106 in einen korrekten und stabilen Betriebszustand, das heißt, so zu arbeiten, wie dies oben beschrieben worden ist. Die Stromquelle 218a liefert den an fänglichen Ladungserhaltungsstrom (I_START) an die Dioden M6 und M7, wenn die Vorspannungsschaltung 100 zu anfangs eingeschaltet wird. Wenn die Vorspannungsschaltung 100 beginnt, zu arbeiten, wie dies oben beschrieben worden ist, beginnt die Vorspannung VBN2 an dem Terminal 220 anzusteigen. Im Ansprechen auf den Anstieg der Spannung VBN2 liefert die Anlauf-Stromquelle 218a progressiv weniger Strom (I_START) an das Terminal 220. Schließlich liefert die Anlauf-Stromquelle 218a keinen Strom an das Terminal 220 (und an die Dioden M6 und M7), wenn die Vorspannungsschaltung 100 einen stabilen, normalen Betriebszustand erreicht, und wenn die Spannung an dem Terminal 220 über die Masse (VSS) ansteigt.
4B ist ein Schaltbild einer anderen beispielhaften Anlaufstufe 218b. Die Anlaufstufe 218b umfasst einen Anlaufwiderstand R2, der zwischen die Stromversorgungsschiene 204 und das Terminal 220 geschaltet ist. Der Widerstand R2 stellt einen Ladungserhaltungsstrom I_START für die Dioden M6 und M7 bereit, um so die Dioden mit einer Vorspannung zu versehen. Der Widerstand R2 liefert Strom (I_START) an die Dioden M6 und M7 in der im Wesentlichen gleichen Art und Weise, wie dies die Anlaufstromquelle 218a durchführt, was oben in Verbindung mit 4A diskutiert worden ist. Aber der Widerstand R2 führt dem Terminal 220 weiterhin einen sehr kleinen Ladungserhaltungsstrom zu, selbst nachdem die Vorspannungsschaltung 100 den oben erwähnten stabilen Betriebszustand erreicht hat. Aber der sehr kleine Ladungserhaltungsstrom ist ausreichend klein, so dass er den korrekten Betrieb der Vorspannungsschaltung 100 nicht verschlechtert. Der Widerstand R2 ist groß genug, dass der Strom I_START, der durch ihn fließt, klein ist im Vergleich zu dem Strom 226 von dem PMOS-Stromspiegel 244. Dies gewährleistet eine gute Genauigkeit in der Vorspannungsschaltung 100.
4C ist ein Schaltbild noch einer anderen beispielhaften Anlaufstufe 218c. Die Anlaufstufe 218c umfasst eine Vielzahl von – in diesem Fall drei – in Reihe geschalteten PMOS-FETs M18, M19 und M20, deren jeweilige Source-Drain-Strompfade in Reihe miteinander geschaltet sind und die zwischen die erste Stromversorgungsschiene 204 und das Eingabeterminal 220 geschaltet sind. Alle Gates der FETs M18–M20 sind mit der zweiten Stromversorgungsschiene 206 (GND) verbunden. In der dargestellten Konfiguration arbeitet jeder der FETs M18–M20 in seinem Triodenbereich, das heißt, als ein Widerstand. Die FETs M18–M20 weisen relativ lange Kanäle auf (zum Beispiel L/W = 0,4um/10um), das heißt, die FETs sind Vorrichtungen mit relativ langen Kanälen, die in vielen Fällen Platz sparender sind als Widerstände. Die Anlaufstufe 218c liefert einen Anlaufstrom I_START an das Terminal 220 auf die so ziemlich gleiche Art und Weise, wie dies der Anlaufwiderstand R2 durchführt, wie dies oben in Verbindung mit 4B beschrieben ist. Ein zusätzlicher Nutzen liegt darin, dass die PMOS-FETs M18–M20 dazu neigen, abzuschalten, wenn die Vorspannung VBN2 am Terminal 220 ansteigt, was, wie oben beschrieben ist, ein erwünschter Effekt ist. Das Abschalten des Anlaufstroms I_START hilft dabei, die Genauigkeit der Ströme und Spannungen in der Schaltung 106 zu halten.
Schaltungsabschaltmerkmal
Die 5A–5C sind Schaltbilder von drei unterschiedlichen Abschaltstufen für die Vorspannungsschaltung 100. Jede Abschaltstufe unterbricht den Fluss des Stroms I_IN in die Schaltung 106 hinein, um die Schaltung 106 auszuschalten (das heißt "abzuschalten"). Unter Bezugnahme auf die 5A umfasst eine Abschaltstufe 502 einen Schalter, der mit dem Eingangswiderstand R1, der ersten Stromversorgungsschiene 204 und der zweiten Stromversorgungsschiene 206 verbunden ist. Der Schalter 502 empfängt ein Chip-Aktivierungs-/Deaktivierungs-Steuersignal 504 von einer externen Steuerquelle, die nicht gezeigt ist. Im Ansprechen auf die Aktivierungs-/Deaktivierungszustände des Steuersignals 504 verbindet der Schalter 502 selektiv den Eingangswiderstand R1 mit der ersten Stromversorgungsschiene 204, um den Eingangsstrom I_IN zu aktivieren, und mit der zweiten Stromversorgungsschiene 206, um den Eingangsstrom I_IN zu deaktivieren. In einer alternativen Anordnung des Schalters 502 ist der Schalter von der ersten Stromversorgungsschiene 204 getrennt und wird in einer "offenen" Position im Ansprechen auf den Deaktivierungszustand des Steuersignals 504 gehalten, wodurch kein Strom durch den Widerstand R1 fließen kann.
Unter Bezugnahme auf 5B umfasst eine Abschaltstufe 506 eine Eingangsstromquelle (die der Eingangsstromquelle 102 entspricht), die unter Verwendung des Aktivierungs-/Deaktivierungs-Steuersignals 504 eingeschaltet und ausgeschaltet werden kann.
Unter Bezugnahme auf 5C umfasst eine Abschaltstufe 508 einen Schalt-FET M20, der einen Source-Drain-Strompfad, der zwischen das Eingabeterminal 208 und die zweite Stromversorgungsschiene 206 geschaltet ist, und ein Gate zum Emp fangen des Aktivierungs-/Deaktivierungs-Steuersignals 504 aufweist. Wenn das Steuersignal 504 einer logischen "1" entspricht, wird der FET M20 eingeschaltet und leitet somit den Eingangsstrom I_IN von dem Eingabeterminal 208 weg und in Richtung auf die zweite Stromversorgungsschiene 206. Dies schaltet die Schaltung 106 ab. Wenn das Steuersignal 504 andererseits einer logischen "0" entspricht, wird der FET M20 ausgeschaltet, das heißt, er wird nichtleitend, und der Eingangsstrom I_IN fließt in die Schaltung 106. Dies schaltet die Schaltung 106 ein.
Eine andere Abschaltstufe kann einen nicht invertierenden Puffer oder alternativ einen invertierenden Puffer umfassen, der einen von einem Steuersignal angesteuerten Eingang, das eine geeignete Polarität aufweist, und einen Ausgang aufweist, der mit dem Ende des Widerstands R1 verbunden ist, der mit der ersten Stromversorgungsschiene 204 verbunden ist.
Verfahren
6A ist ein Flussdiagramm eines beispielhaften Verfahrens 600 zum Erzeugen von ersten und zweiten Vorspannungen (und entsprechenden gespiegelten Strömen) aus einem Eingangsstrom, das unter Verwendung der Vorspannungsschaltung 100 implementiert ist. Das Verfahren 600 umfasst einen Anfangsschritt 605, in dem der Schaltung 106 ein Eingangsstrom (zum Beispiel der Strom I_IN) zugeführt wird.
Das Verfahren 600 umfasst einen nächsten Schritt 610 des Erzeugens einer ersten Vorspannung (zum Beispiel der Vorspannung VBN1) im Ansprechen auf den Eingangsstrom.
Das Verfahren 600 umfasst einen nächsten Schritt 615 des Erzeugens eines Ruhestroms (zum Beispiel der Strom 222) proportional zu dem Eingangsstrom im Ansprechen auf die erste Vorspannung (zum Beispiel Vorspannung VBN1) und eine zweite Vorspannung (zum Beispiel die Vorspannung VBN2).
Das Verfahren 600 umfasst einen nächsten Schritt 620 des Erzeugens eines Haupt-Spiegelstroms (zum Beispiel der Strom 224) proportional zu dem Eingangsstrom im Ansprechen auf die erste Vorspannung und die zweite Vorspannung.
Das Verfahren 600 umfasst einen nächsten Schritt 625 des Erzeugens eines Rückkopplungsstroms (zum Beispiel der Strom 226) proportional zu dem Eingangsstrom im Ansprechen auf den Ruhestrom und den Haupt-Spiegelstrom.
Das Verfahren 600 umfasst einen nächsten Schritt 630 des Erzeugens der zweiten Vorspannung im Ansprechen auf den Rückkopplungsstrom, wobei die ersten und zweiten Vorspannungen den Eingangsstrom über Veränderungen in wenigstens einem von Prozess, Temperatur und Netzspannung verfolgen.
6B ist ein Flussdiagramm, das eine Erweiterung des Verfahrensschritts 625 ist, der oben in Verbindung mit 6A erwähnt worden ist. Der Schritt 625 umfasst einen ersten Schritt 640 des Erzeugens von dritten und vierten Vorspannungen (zum Beispiel die Vorspannungen VBP1, VBP2) im Ansprechen auf den Ruhestrom und den Haupt-Spiegelstrom, die in den vorhergehenden Schritten 615 und 620 erzeugt worden sind.
Der Schritt 625 umfasst einen nächsten Schritt 645 des Erzeugens des Rückkopplungsstroms im Ansprechen auf die dritten und die vierten Vorspannungen.
6C ist ein Flussdiagramm eines beispielhaften Verfahrens 650, das eine Erweiterung des Verfahrens 600 ist. Das Verfahren 650 umfasst einen ersten Verfahrensschritt 655 (der den Schritten 610 und 630 des Verfahrens 600 entspricht) des Erzeugens der jeweiligen ersten und zweiten Vorspannungen (zum Beispiel VBN1/VBN2) derart, dass die ersten und zweiten Vorspannungen dafür geeignet sind, eine oder mehrere Stromquellen einer ersten An (zum Beispiel NMOS-Stromquellen) vorzuspannen.
Das Verfahren 650 umfasst einen zweiten Verfahrensschritt 660 (der dem oben erwähnten Schritt 640 entspricht) des Erzeugens der dritten und vierten Vorspannungen (zum Beispiel der Vorspannungen VBP1/VBP2) derart, dass die dritten und die vierten Vorspannungen dazu geeignet sind, Stromquellen einer zweiten An, die zu der ersten Art komplementär sind (zum Beispiel PMOS-Stromquellen), vorzuspannen.
6D ist ein Flussdiagramm eines beispielhaften Verfahrens 670 zur anfänglichen Erzeugung bzw. zum anfänglichen Starten des korrekten Betriebs der Vorspannungsschaltung 100. Das Anlaufverfahren 670 umfasst einen ersten Verfahrensschritt 675 des Zuführens eines Ladungserhaltungsstroms/Verluststroms (zum Beispiel I_START) zum Erzeugen eines stabilen Betriebszustands der Vorspannungsschaltung 100. Das Verfahren 670 umfasst einen optionalen nächsten Schritt 680 des Reduzierens des Ladungserhaltungsstroms/Verluststroms von einem anfänglichen Stromwert auf einen endgültigen Stromwert im Ansprechen auf einen Anstieg in der zweiten Vorspannung (zum Beispiel VBN2), der einen stabilen korrekten Betriebszustand der Vorspannungsschaltung 100 anzeigt.
6E ist ein Flussdiagramm eines beispielhaften Verfahrens 685 des selektiven Aktivierens und Deaktivierens der Vorspannungsschaltung 100. Das Verfahren umfasst den Schritt des selektiven Aktivierens und Deaktivierens des Betriebs der Vorspannungsschaltung 100 durch das selektive Aktivieren und Deaktivieren des Eingangsstroms (zum Beispiel I_IN) im Ansprechen auf ein Aktivierungs-/Deaktivierungssignal.
Schlussfolgerung
Es sind zwar verschiedene Ausführungsbeispiele der vorliegenden Erfindung oben beschrieben worden, aber es sollte selbstverständlich sein, dass diese nur beispielshalber präsentiert worden sind und keine Beschränkung darstellen. Somit soll der Umfang und der Schutzbereich der vorliegenden Erfindung nicht von irgendeinem der oben beschriebenen beispielhaften Ausführungsbeispiele und Anordnungen beschränkt sein, sondern sollten nur in Übereinstimmung mit den nachfolgenden Ansprüchen und deren Äquivalente definiert werden.
Die vorliegende Erfindung ist unter Zuhilfenahme von Funktionssystembausteinen und Schaltbildern beschrieben worden, die die Performanz spezifizierter Funktionen und Beziehungen davon veranschaulichen. Die Grenzen der Funktionssystembausteine sind hier aus Gründen der Erleichterung der Beschreibung willkürlich definiert worden. Alternative Grenzen können definiert werden, solange die spezifizierten Funktionen und Beziehungen davon in angemessener Weise durchgeführt werden. Alle solchen alternativen Grenzen liegen somit innerhalb des Schutzumfangs und des Erfindungsgedankens der beanspruchten Erfindung. Ein Fachmann auf diesem Gebiet wird erkennen, dass diese Funktionssystembausteine unter Verwendung von diskreten Schaltungskomponenten, Schaltungskomponenten, die auf einem IC- Chip aufgebaut sind, oder aus irgendeiner Kombination daraus implementiert werden können. Somit sollte der Umfang und der Schutzbereich der vorliegenden Erfindung nicht durch eines der oben beschriebenen beispielhaften Ausführungsbeispiele beschränkt sein, sondern soll lediglich in Übereinstimmung mit den nachfolgenden Ansprüchen und ihren Äquivalenten definiert sein.

Claims

Vorspannungsschaltung (100) zum Erzeugen einer Vielzahl von Vorspannungen (VBN1, VBN2, VBP1, VBP2) aus einem Eingangsstrom (104, I_N), der einem Eingabeterminal (208) der Schaltung (100) zugeführt wird, mit: einer Eingangsstufe (210), die eine erste Vorspannung (VBN1) an dem Eingabeterminal (208) im Ansprechen auf den Eingangsstrom (104) erzeugen kann; einer Stromstufe (212), die einen Ruhestrom (222) und einen Haupt-Spiegelstrom (224) erzeugen kann, die jeweils proportional zu dem Eingangsstrom (104) sind, im Ansprechen auf die erste Vorspannung (VBN1) und eine zweite Vorspannung (VBN2); eine Rückkopplungsstufe (214), die einen Rückkopplungsstrom (226) erzeugen kann, der proportional zu dem Eingangsstrom (104) ist, im Ansprechen auf den Ruhestrom (222) und den Haupt-Spiegelstrom (224); und einer Referenz-Vorspannungsstufe (216), die die zweite Vorspannung (VBN2) im Ansprechen auf den Rückkopplungsstrom (226) aus der Rückkopplungsstufe (214) erzeugen kann, wobei die ersten und zweiten Vorspannungen (VBN1, VBN2) den Eingangsstrom (104) über Veränderungen in wenigstens einem von Prozess, Temperatur und Netzspannung (VDD, VSS) verfolgen, dadurch gekennzeichnet, dass sie des Weiteren eine Anlaufstufe (218) umfasst, die einen Ladungserhaltungsstrom (I_START) für die Referenz-Vorspannungsstufe (216) bereitstellen kann, um die Schaltung (100) in einen stabilen Betriebszustand zu zwingen.
Schaltung (100) nach Anspruch 1, wobei die Rückkopplungsstufe (214) umfasst: eine Referenzspannungsstufe (238), die dritte und vierte Vorspannungen (VBP1, VBP2) im Ansprechen auf den Ruhestrom (222) und den Haupt-Spiegelstrom (224) erzeugen kann; und eine Stromquelle (244), die den Rückkopplungsstrom (226) im Ansprechen auf die dritten und vierten Vorspannungen (VBP1, VBP2) erzeugen kann.
Schaltung (100) nach Anspruch 2, wobei die Referenzspannungsstufe (238) umfasst: eine Vorspannungsstufe (240), die die dritte Vorspannung (VBP2) im Ansprechen auf den Ruhestrom (222) erzeugen kann; und eine Referenzstufe (242), die die vierte Vorspannung (VBP1) im Ansprechen auf den Haupt-Spiegelstrom (224) und die dritte Vorspannung (VBP2) erzeugen kann.
Schaltung (100) nach Anspruch 2, wobei: die Eingangsstufe und die Referenz-Vorspannungsstufe jeweils unter Verwendung von Transistoren einer ersten Art so aufgebaut sind, dass die ersten und zweiten Vorspannungen (VBN1, VBN2) geeignet sind, Ruhestromquellen (110) vorzuspannen, die unter Verwendung von Transistoren der ersten Art aufgebaut sind; und wobei die Referenzspannungsstufe unter Verwendung von Transistoren einer zweiten Art, die zu der ersten Art komplementär ist, so aufgebaut ist, dass die dritten und vierten Vorspannungen (VBP1, VBP2), die dadurch erzeugt werden, geeignet sind, Ruhestromquellen (120) vorzuspannen, die unter Verwendung von Transistoren der zweiten Art aufgebaut sind.
Schaltung nach Anspruch 2, wobei die Referenzspannungsstufe unter Verwendung eines p-type Metal Oxide Semiconductor (PMOS)-Transistors so aufgebaut ist, dass die dritten und vierten Vorspannungen, die dadurch erzeugt werden, zum Vorspannen einer oder mehrerer Stromquellen, die unter Verwendung von PMOS-Transistoren aufgebaut sind, geeignet sind.
Schaltung nach Anspruch 1, wobei die Eingangsschaltung und die Referenz-Vorspannungsstufe jeweils unter Verwendung eines n-type Metal Oxide Semiconductor (NMOS)-Transistors so aufgebaut sind, dass die ersten und zweiten Vorspannungen, die dadurch erzeugt werden, zum Vorspannen einer oder mehrere Stromquellen, die unter Verwendung von NMOS-Transistoren aufgebaut sind, geeignet sind.
Schaltung nach Anspruch 1, wobei: die Eingangsstufe (210) einen Eingangstransistor (M1) aufweist, der als Diode konfiguriert ist und zwischen das Eingabeterminal (208) und eine Stromversorgungsschiene (206) der Schaltung (100) geschaltet ist, wodurch eine Gate- Source-Spannung und eine Drain-Source-Spannung des Eingangstransistors (M1) entsprechend dem Eingangsstrom (104) erzeugt werden; und wobei die Stromstufe (212) eine Ruhestromstufe (230) umfasst, die aufweist: einen ersten Transistor (M2), der den Ruhestrom erzeugen kann, wobei der erste Transistor ein Gate aufweist, das mit dem Eingabeterminal verbunden ist, um eine Gate-Source-Spannung des ersten Transistors zu erzeugen, die gleich einer Gate-Source-Spannung des Eingangstransistors ist; und einen zweiten Transistor (M3), der mit dem ersten Transistor in Kaskoden-Konfiguration geschaltet ist und eine Source-Drain-Spannung des ersten Transistors gleich der Source-Drain-Spannung des Eingangstransistors im Ansprechen auf die zweite Vorspannung so halten kann, dass der von dem ersten Transistor erzeugte Ruhestrom proportional zu dem Eingangsstrom ist.
Schaltung nach Anspruch 1, wobei: die Eingangsstufe (210) einen Eingangstransistor (M1) umfasst, der als Diode konfiguriert ist und zwischen das Eingabeterminal (208) und eine Stromversorgungsschiene der Schaltung geschaltet ist, wodurch eine Gate-Source-Spannung und eine Drain-Source-Spannung des Eingangstransistors entsprechend des Eingangsstroms erzeugt wird; und wobei die Stromstufe (212) eine Haupt-Spiegelstromstufe (232) umfasst, die aufweist: einen ersten Transistor (M4), der den Haupt-Spiegelstrom erzeugen kann, wobei der erste Transistor ein Gate aufweist, das mit dem Eingabeterminal verbunden ist, um eine Gate-Source-Spannung des ersten Transistors gleich einer Gate-Source-Spannung des Eingangstransistors zu erzeugen, und einen zweiten Transistor (M5), der mit dem ersten Transistor in einer Kaskoden-Konfiguration verbunden ist und eine Source-Drain-Spannung des ersten Transistors gleich der Source-Drain-Spannung des Eingangstransistors im Ansprechen auf die zweite Vorspannung so halten kann, dass der von dem ersten Transistor erzeugte Haupt-Spiegelstrom proportional zu dem Eingangsstrom ist.
Schaltung nach Anspruch 1, die des Weiteren aufweist: einen Eingangswiderstand (R1), der zwischen eine erste Stromversorgungsschiene (204) bei einer ersten Netzspannung (VDD) und das Eingabeterminal (208) geschaltet ist, um einen Wert des Eingangsstroms (104, I_N), der an das Eingabeterminal geliefert wird, einzustellen, wobei die Eingangsstufe zwischen das Eingabeterminal und eine zweite Stromversorgungsschiene (206) bei einer zweiten Netzspannung (VSS) geschaltet ist, wobei die Eingangsstufe einen Spannungsabfall zwischen dem Eingabeterminal und der zweiten Stromversorgungsschiene bereitstellen kann, der annähernd gleich einem Spannungsabfall über eine einzelne Diode ist, wodurch die Eingangsstufe die Empfindlichkeit der Schaltung gegenüber Schwankungen in der ersten Netzspannung minimiert.
Schaltung nach Anspruch 9, wobei die Eingangsstufe ein Transistor (M1) ist, der als Diode konfiguriert ist, die zwischen das Eingabeterminal (208) und die zweite Stromversorgungsschiene (206) geschaltet ist.
Schaltung nach Anspruch 1, wobei die Eingangsstufe, die Stromstufe, die Rückkopplungsstufe und die Referenz-Vorspannungsstufe jeweils auf einem Integrated Circuit (IC)-Chip konstruiert sind, wobei die Schaltung des Weiteren einen Eingangswiderstand (R1) aufweist, der zwischen eine Stromversorgungsschiene, die sich außerhalb des Chips befindet, und das Eingabeterminal so geschaltet ist, dass sich der Eingangswiderstand außerhalb des IC-Chips befindet.
Schaltung nach Anspruch 1, wobei die Anlaufstufe den Ladungserhaltungsstrom von einem anfänglichen Stromwert (I_START) zu einem endgültigen Stromwert im Ansprechen auf einen Anstieg in der zweiten Vorspannung, die von der Referenz-Vorspannungsstufe erzeugt wird, reduzieren kann.
Schaltung nach Anspruch 1, wobei die Anlaufstufe einen Widerstand aufweist, der zwischen ein Terminal, das sowohl die Rückkopplungsstufe als auch die Referenz-Vorspannungsstufe gemeinsam haben, und eine Stromversorgungsschiene geschaltet ist, und eine Vielzahl von Transistoren (M8, M9), deren jeweilige Source-Drain-Strompfade miteinander in Reihe geschaltet sind, wobei die in Reihe geschalteten Source-Drain-Pfade zwischen eine Stromversorgungsschiene (204) und ein Terminal (236) geschaltet sind, das sowohl die Rückkopplungsstufe als auch die Referenz-Vorspannungsstufe gemeinsam haben.
Schaltung nach Anspruch 1, die des Weiteren eine Abschaltstufe (502) aufweist, die die Lieferung des Eingangsstroms an das Eingabeterminal (208) selektiv aktivieren und deaktivieren kann, um den Betrieb der Schaltung jeweils selektiv zu aktivieren und zu deaktivieren.
Schaltung nach Anspruch 14, wobei die Abschaltstufe (502) einen Transistor (M20) umfasst, der einen Source-Drain-Pfad aufweist, der mit dem Eingabeterminal verbunden ist und den Eingangsstrom von dem Eingabeterminal ableiten kann, um den Betrieb der Schaltung im Ansprechen auf eine Steuerspannung, die an eine Steuerelektrode des Transistors angelegt wird, zu deaktivieren.
Schaltung nach Anspruch 1, wobei: die Eingangsstufe ein Transistor ist, der als Eingangsdiode konfiguriert ist, die zwischen das Eingabeterminal und eine erste Stromversorgungsschiene geschaltet ist, die mit der Schaltung verbunden ist; und wobei die Eingangsdiode, die Stromstufe, die Rückkopplungsstufe und die Referenz-Vorspannungsstufe jeweils auf einem Integrated Circuit (IC)-Chip konstruiert sind, wobei die Schaltung des Weiteren einen Ableitkondensator (C1) aufweist, der mit der Eingangsdiode (M1) parallel geschaltet ist und außerhalb des IC-Chips liegt, wodurch der Kondensator das thermische Rauschen in der Schaltung reduziert.
Schaltung nach Anspruch 1, wobei: die Stromstufe und die Referenz-Vorspannungsstufe jeweils einen oder mehrere stromeinstellende Transistoren (M1, M2, M4, M6, M17) in einer ersten Reihe aufweisen, wobei jeder der einen oder mehreren Transistoren der ersten Reihe mit einem entsprechenden von einem oder mehreren Kaskoden-Transistoren (M3, M5, M7, M16) in einer zweiten Reihe verbunden ist, wobei alle Transistoren in jeder Reihe derartige physikalische Transistorabmessungen aufweisen, dass die Stromdichte in jedem Transistor der ersten Reihe dieselbe ist wie die Stromdichte in jedem entsprechenden Transistor der zweiten Reihe; und wobei die Rückkopplungsstufe einen oder mehrere Kaskoden-Transistoren (M9, M11, M13, M15) in einer dritten Reihe aufweist, die jeweils mit einem entsprechenden von einem oder mehreren stromeinstellenden Transistoren (M8, M10, M12, M14) in einer vierten Reihe verbunden sind, wobei alle Transistoren in der dritten Reihe und alle Transistoren in der vierten Reihe derartige physikalische Transistorabmessungen aufweisen, dass die Stromdichte in jedem Transistor der dritten Reihe gleich der Stromdichte in jedem entsprechenden Transistor der vierten Reihe ist.
Verfahren (600) zum Erzeugen einer Vielzahl von Vorspannungen (VBN1, VBN2), die geeignet sind, um Stromquellen von einem Eingangsstrom (104), der einer Vorspannungs-Schaltung (100) zugeführt wird, vorzuspannen, wobei das Verfahren umfasst: (a) Zuführen (605) eines Eingangsstroms (104); (b) Erzeugen (610) einer ersten Vorspannung (VBN1) im Ansprechen auf den Eingangsstrom (104); (c) Erzeugen (615) eines Ruhestroms proportional zu dem Eingangsstrom im Ansprechen auf die erste Vorspannung (VBN1) und eine zweite Vorspannung (VBN2); (d) Erzeugen (620) eines Haupt-Spiegelstroms proportional zu dem Eingangsstrom im Ansprechen auf die erste Vorspannung (VBN1) und die zweite Vorspannung (VBN2); (e) Erzeugen (625) eines Rückkopplungsstroms (226) proportional zu dem Eingangsstrom (104) im Ansprechen auf den Ruhestrom (222) und den Haupt-Spiegelstrom (224); und (f) Erzeugen (630) der zweiten Vorspannung im Ansprechen auf den Rückkopplungsstrom (226) von Schritt (e), wobei die ersten und zweiten Vorspannungen (VBN1, VBN2) den Eingangsstrom (104) über Veränderungen in wenigstens einem der Temperatur der Vorspannungs-Schaltung (100) und der für die Vorspannungs-Schaltung (100) bereitgestellten Netzspannung verfolgen, dadurch gekennzeichnet, dass das Verfahren des Weiteren den Schritt des Lieferns (675) eines Ladungserhaltungsstroms (I_START) umfasst, um eine stabile Betriebsbedingung der Schaltung (100) herzustellen.
Verfahren nach Anspruch 18, wobei Schritt (e) umfasst: (e)(i) Erzeugen von dritten und vierten Vorspannungen (VBP1, VBP2) im Ansprechen auf den Ruhestrom (222) und den Haupt-Spiegelstrom (224); und (e)(ii) Erzeugen des Rückkopplungsstroms (226) im Ansprechen auf die dritten und vierten Vorspannungen.
Verfahren nach Anspruch 19, wobei: Schritt (b) und Schritt (f) zusammen das Erzeugen der jeweiligen ersten und zweiten Vorspannungen (VBN1, VBN2) so umfassen, dass die ersten und zweiten Vorspannungen (VBN2, VBN2) geeignet sind, eine oder mehrere Stromquellen einer ersten Art vorzuspannen; und wobei Schritt (e)(i) das Erzeugen der dritten und vierten Vorspannungen (VBP1, VBP2) so umfasst, dass die dritten und vierten Vorspannungen (VBP1, VBP2) geeignet sind, Stromquellen einer zweiten Art, die komplementär zu der ersten Art ist, vorzuspannen.
Verfahren nach Anspruch 18, das des Weiteren umfasst: Reduzieren des Ladungserhaltungsstroms (I_START) von einem anfänglichen Stromwert zu einem endgültigen Stromwert im Ansprechen auf einen Anstieg der zweiten Vorspannung, der den stabilen Betriebszustand anzeigt.
Verfahren nach Anspruch 18, das des Weiteren umfasst: selektives Aktivieren und Deaktivieren der Schaltung durch selektives Aktivieren und Deaktivieren des Eingangsstroms (104) in Schritt (a) im Ansprechen auf ein Aktivierungs-/Deaktivierungssignal.