DE60003315T2

DE60003315T2 - Chipkarten-lesegerät mit energiespareinrichtung

Info

Publication number: DE60003315T2
Application number: DE60003315T
Authority: DE
Inventors: Ludovic Ruat; Olivier Ferrand; Bruno Gailhard
Original assignee: STMicroelectronics SA
Current assignee: STMicroelectronics SA
Priority date: 1999-07-30
Filing date: 2000-07-25
Publication date: 2004-04-29
Anticipated expiration: 2020-07-26
Also published as: JP2003506766A; US6772946B2; DE60003315D1; FR2797070B1; WO2001009813A1; US20040226999A1; EP1200927A1; US20020105234A1; US6913198B2; EP1200927B1; FR2797070A1

Description

Die vorliegende Erfindung betrifft einen Leser einer Chipkarte, umfassend einen Sitz zur Aufnahme einer Chipkarte, einen Mikroprozessor, Mittel zum Anschluss des Mikroprozessors an eine Chipkarte, die in den Aufnahmesitz eingeführt wird und eine Spannungsquelle.
Die vorliegende Erfindung betrifft insbesondere aber nicht ausschließlich die Leser einer Chipkarte die Viewer genannt werden, von denen ein Beispiel auf der 1 dargestellt ist. Wie es auf dieser Figur zu sehen ist, umfasst ein Leser vom Typ Viewer im allgemeinen ein Gehäuse 2 mit kleiner Abmessung, eine Anzeige 3 und einen Schlitz 4 zur Einführung der Karte 5. Das Innere des Gehäuses 2 umfasst einen Sitz, der im allgemeinen nur ein Ende der Karte 5 wegen ihrer reduzierten Größe aufnimmt.
Dieser Typ von Lesern ist Gegenstand verschiedener Anwendungen und erlaubt es z.B. die Anzahl der Einheiten anzuzeigen, die auf einer Telefonkarte verbleiben, das Geld das auf einer Chipkarte vom Typ elektronisches Portemonnaie verbleibt, usw. Er kann in der Form eines Schlüsselbundes ausgeführt sein, wie es auf der 1 zu sehen ist.
Wie es die 2 darstellt, findet man im allgemeinen im Innern eines solchen Lesers 1 eine Plakette einer gedruckten Schaltung 10 auf der ein Mikroprozessor 11, eine Anzeige 3, ein Anschluss 12 für eine Chipkarte, ein Ablaufenddetektor 13 und eine elektrische Batterie für die Stromzufuhr des Mikroprozessors angeordnet sind.
Der Mikroprozessor 11 ist im allgemeinen vom Typ Mikrokontroller und umfasst auf dem gleichen Chip verschiedene periphere Elemente wie einen Oszillator, einen Programmspeicher vom Typ ROM, einen Datenspeicher vom Typ RAM und / oder EEPROM, Steuerschaltungen der Anzeige 3, usw. Der Anschluss 12, der im allgemeinen ein Reibungsanschluss ist, umfasst z.B. metallische Bereiche 12 – i, die so angeordnet sind, dass sie mit den Kontaktbereichen 5 – i der in den Leser eingeführten Chipkarte 5 kongruent sind.
Der Ablaufenddetektor 13 erlaubt es dem Mikroprozessor 11 zu wissen, ob eine Karte 5 in den Sitz zur Initialisierung einer Kommunikation mit der Karte eingeführt ist. Da es keinen Schutz gegen das Herausreißen der Karte in dieser Art von Lesern gibt, ist es üblich, zu programmieren, dass er auf saubere » Weise eine Kommunikation mit der Karte unterbricht, wenn diese plötzlich aus dem Leser herausgezogen wird. Der Mikroprozessor verfügt dazu über einige Millisekunden, während derer die metallischen Bereiche 12 – i des Anschlusses 12 noch in Kontakt mit den Kontaktbereichen 5 – i der Karte 5 sind (die Entnahmegeschwindigkeit einer Karte beläuft sich auf einen Wert in der Größenordnung von 2m/s). Diese « saubere » Unterbrechung einer Kommunikation besteht z.B. nach der Norm ISO 7816 darin, ein Resetsignal (RST) an die Karte zu senden.
Die Funktionsweise des Lesers 1 ist also die folgende außerhalb der Benutzungsperioden versetzt sich der Mikroprozessor selbst in einen Ruhezustand (stand-by) in dem sein Verbrauch sehr schwach ist. Dieser Verbrauch ist typischerweise in der Größenordnung von 1 bis 10 μA je nach der Struktur und der Komplexität des Mikroprozessors. Wenn eine Karte 5 in den Sitz eingeführt wird und sich am Ende ihres Weges befindet, löst das Schließen des Detektors 13 eine Unterbrechung im Mikroprozessor 11 aus, der also eine Kommunikation mit der Karte initialisiert und die Informationen, die sie enthält, anzeigt. Wenn die Karte 5 herausgezogen ist, löst die Öffnung des Detektors eine neue Unterbrechung aus und der Mikroprozessor geht in den Ruhezustand über. Wenn der Mikroprozessor sich zum Zeitpunkt des Herausziehens der Karte noch mit dieser in Kommunikation befindet, unterbricht er die Kommunikation mit der Karte bevor er sich in der Ruhezustand versetzt.
Der hauptsächliche Nachteil eines solchen Lesers ist es, dass er außerhalb der Benutzungsperioden einen nicht von Null verschiedenen Verbrauch und eine begrenzte Lebensdauer der Batterie aufweist.
Aus dem Dokument EP 0 762 307 ist bereits ein Chipkartenleser bekannt, der ein Unterbrechungssystem des Lesers umfasst, sobald eine Chipkarte aus dem Leser herausgezogen wird. Dieses System umfasst einen Unterbrechungsdetektor zur Detektion der Anwesenheit der Chipkarte, der ein aktives Signal an eine die Spannungsversorgung des Lesers sicherstellende Schaltung liefert, der die Stromzufuhr zum Leser unterbricht, sobald dieser Signal ausgesendet wird. Dieses System erfordert einen gewissen Grad an Komplexität, damit die Stromzuführungsschaltung auf das aktive vom Kartendetektor gelieferte Signal reagiert.
Aus dem Dokument US 5 428 252 ist ebenfalls ein Mikroprozessor bekannt, der mit einem Detektionssystem für die Spannungssenkung der Stromzufuhr versehen ist, wobei die Versorgungsspannung von einer Batterie geliefert wird und das Detektionssystem ein Unterbrechungssignal liefert für den Fall einer starken Senkung der Versorgungsspannung, wobei es das Unterbrechungssignal dem Mikroprozessor erlaubt, die Daten zu sichern, bevor in einen Ruhezustand übergegangen wird.
Im übrigen beschreibt das Dokument EP 0 803 831 einen Chipkartenleser umfassend zwei Unterbrechungsmittel, wobei das eine dazu dient, den Leser zu aktivieren, wenn eine Karte eingeführt ist und das andere dazu dient, ein Herausziehen der Karte zu entdecken um es dem Leser zu erlauben, eine laufende Transaktion zu beenden.
Es ist ein Ziel der vorliegenden Erfindung, ein einfaches und kostengünstiges Mittel vorzusehen um den Verbrauch eines im Chipkartenleder befindlichen Mikroprozessors zu senken, wenn keine Chipkarte im Leser anwesend ist.
Es ist ein anderes Ziel der vorliegenden Erfindung, ein solches Mittel vorzusehen wobei gleichzeitig die Möglichkeit bewahrt bleibt, eine Kommunikation mit einer Chipkarte bei einem abrupten Herausziehen der Karte korrekt zu unterbrechen.
Dieses Ziel wird erreicht indem ein Chipkatenleser vorgesehen wird, umfassend einen Sitz zur Aufnahme einer Chipkarte, einen Mikroprozessor, Mittel zum Anschluss des Mikroprozessors an eine Chipkarte, die in den Aufnahmesitz eingeführt wird, eine Spannungsquelle und Mittel, um an den Mikroprozessor keine von der Spannungsquelle bereitgestellte Spannung zu liefern, wenn sich keine Karte im Sitz befindet, bei welchem Leser die Mittel, um an den Mikroprozessor keine von der Spannungsquelle bereitgestellte Spannung zu liefern, ein erstes Unterbrechermittel vom normalerweise geöffneten Typ umfassen, welches zwischen der Spannungsquelle und einem Versorgungsanschluss angeordnet ist, wobei das genannte Unterbrechermittel betätigt wird, um sich zu schließen, wenn sich eine Karte am Ablaufende im Sitz befindet, und um sich zu öffnen, wenn die Karte am Ablaufende nicht mehr im Sitz vorliegt.
Nach einer Ausführungsform umfasst der Mikroprozessor Mittel zum Nachweis der Öffnung des Unterbrechermittels, Mittel um eine Kommunikation mit einer Chipkarte im Fall der Öffnung des Unterbrechermittels im Laufe einer solchen Kommunikation eu beenden, einen Kondensator zur Aufrechterhaltung der Versorgungsspannung des Mikroprozessors oberhalb einer bestimmten Schwelle, wenn das Unterbrechermittel vom geschlossenen zum geöffneten Zustand geht, zumindest während der Zeit, die der Mikroprozessor braucht, um einen Kommunikationsablauf zu beenden.
Nach einer Ausführungsform umfassen die Mittel zum Nachweis der Öffnung des Unterbrechermittels einen Vergleicher, der betätigt wird, um die Versorgungsspannung des Mikroprozessors mit einer Referenzspannung zu vergleichen.
Nach einer Ausführungsform wird die genannte Referenzspannung durch die von der Spannungsquelle gelieferte Spannung erzeugt, ohne das Unterbrechermittel zu durchlaufen.
Nach einer Ausführungsform wird die Referenzspannung von einem Spannungsteiler geliefert, der durch die Spannungsquelle versorgt wird.
Nach einer Ausführungsform ist der Spannungsteiler an die Masse durch einen Unterbrecher angeschlossen, der sich im geöffneten Zustand befindet, wenn der Mikroprozessor nicht versorgt wird.
Nach einer Ausführungsform umfassen die Mittel zur Beendigung einer Kommunikation Mittel, um ein Unterbrechungssignal zu erzeugen, wenn sich der Ausgang des Vergleichers im Wert verändert, der auf die Öffnung des Unterbrechermittels folgt.
Nach einer Ausführungsform umfassen die Mittel zum Nachweis einer Öffnung des ersten Unterbrechermittels ein zweites Unterbrechermittel, das betätigt wird, um sich zu schließen, wenn eine Karte am Ablaufende im Sitz vorliegt, und um sich zu öffnen, wenn die Karte am Ablaufende nicht mehr im Sitz vorliegt.
Nach einer Ausführungsform weist das zweite Unterbrechermittel einen ersten Anschluss auf, der an die Spannungsquelle angeschlossen ist, wobei der zweite Anschluss vom Mikroprozessor überwacht wird.
Nach einer Ausführungsform umfassen die Mittel zur Beendigung einer Kommunikation Mittel, um ein Unterbrechungssignal zu erzeugen, wenn das zweite Unterbrechermittel vom geschlossenen zum geöffneten Zustand geht.
Nach einer Ausführungsform umfasst der Vergleicher, der zwei Eingangszweige aufweist, von denen jeder mindestens einen Ballasttransistor und einen Befehlstransistor umfasst, um jeweils die genannte Versorgungsspannung und die genannte Referenzspannung aufzunehmen, und umfasst einen zusätzlichen Ballasttransistor, der in Parallelschaltung an einen Ballasttransistor des einen der Eingangszweige angeschlossen ist, Mittel zum Anschluss des Eingangsbefehls des zusätzlichen Ballasttransistors an die Befehlseingänge der weiteren Ballasttransistoren, wenn die Ausgangsspannung des Vergleichers in einem ersten Zustand vorliegt und Mittel zur Blockierung des zusätzlichen Ballasttransistors, wenn die Ausgangsspannung des Vergleichers in einem zweiten Zustand vorliegt, und zwar so, dass der Vergleicher eine Hysteresis der Funktionsvertauschung des Zustands seines Ausgangs aufweist.
Nach einer Ausführungsform umfasst der Vergleicher außerdem Mittel, um den zusätzlichen Ballasttransistor während einer Übergangsdauer durchgängig zu machen, wo die Ausgangsspannung des Vergleichers vom zweiten zum ersten Zustand geht.
Nach einer Ausführungsform umfasst der Vergleicher außerdem Mittel, um die Ballasttransistoren während einer Übergangsdauer zu blockieren, wo die Ausgangsspannung des Vergleichers vom ersten zum zweiten Zustand geht.
Nach einer Ausführungsform umfassen die Mittel zum Blockieren oder Durchgängigmachen des zusätzlichen Balasttransistors während einer Übergangsdauer Mittel, um während der genannten Übergangsdauer die Anwendung von Befehlssignalen, die vom neuen Zustand des Vergleichsausgangs abhängen, an den zusätzlichen Balasttransistor zu verzögern.
Diese Gegenstände, Kennzeichen und Vorteile der vorliegenden Erfindung werden ausführlicher an Hand von zwei Ausführungsbeispielen eines erfindungsgemäßen Chipkartenlesers nicht begrenzend unter Bezugnahme auf die im Anhang befindlichen Figuren dargelegt, in denen
die vorher beschriebene 1 eine Außenansicht eines Chipkartenlesers vom Typ Viewer ist,
die vorher beschriebene 2 der elektrische Schaltplan des Chipkartenlesers der 1 ist,
die 3 der elektrische Schaltplan einer ersten Ausführungsform eines Chipkartenlesers umfassend ein erfindungsgemäßes Energiesparsystem ist,
die 4A bis 4F verschiedene elektrische Signale darstellen und die Funktionsweise des Lesers der 3 darstellen,
die 5 der elektrische Schaltplan einer zweiten Ausführungsform eines Chipkartenlesers ist,
die 6 der elektrische Schaltplan eines klassischen Vergleichers ist,
die 7 der elektrische Schaltplan eines erfindungsgemäßen Hysteresevergleichers ist, und
die 8 der elektrische Schaltplan eines erfindungsgemäßen Hysteresevergleichers ist.
Die 3 stellt den elektrischen Schaltplan eines Chipkartenlesers 20 dar, umfassend ein erfindungsgemäßes Energiesparsystem. Die allgemeine Struktur des Lesers 20 ist konform mit der des klassischen auf der 1 dargestellten Lesers. So umfasst der Leser 20 im wesentlichen ein Gehäuse, das einen Sitz zur Aufnahme der Chipkarte (nicht dargestellt), eine elektrische Batterie 21, einen Mikroprozessor 30 sowie eine Anzeige und einen Kartenkonvektor, die aus Einfachheitsgründen nicht dargestellt sind. Andere periphere Elemente, insbesondere eine Tastatur können ebenfalls in Abhängigkeit von den Bedürfnissen der beabsichtigten Anwendung vorgesehen werden.
Der durch eine punktierte Linie abgegrenzte rechte Teil der 3 stellt Elemente des erfindungsgemäßen Energiesparungssystems dar, die aus praktischen Gründen in den Mikroprozessor 30 integriert sind, ebenso wie die beim Betrieb des Systems eingreifenden materiellen Hauptelemente des Mikroprozessors 30. Die anderen Elemente des Mikroprozessors 30 sind aus Einfachheitsgründen, ebenso wie die peripheren Elemente wie der Speicherplan und die Treiber der Anzeige nicht dargestellt.
Der Mikroprozessor 30 umfasst klassischerweise eine Versorgungsklemme 31 und eine Masseklemme 32, die jeweils an eine interne Versorgungsleitung 33 und eine Masseebene 34 angeschlossen sind. Außerhalb des Mikroprozessors sind die Klemmen 31 und 32 jeweils an die Anode und Kathode der elektrischen Batterie 21 angeschlossen. Die Batterie 21 wird durch ihr äquivalentes Schema dargestellt, das einen, eine Spannung V_E abgebenden, vollständigen Generator 22 und einen Serienwiderstand 23 (interner Widerstand der Batterie) umfasst.
Nach einem ersten Aspekt der Erfindung ist die Versorgungsklemme 31 des Mikroprozessors an die Anode der Batterie 21 über einen Ablaufende – Schalter 24 , vom Typ der normalerweise bei Abwesenheit der Chipkarte geöffnet bleibt, angeschlossen. Der Schalter 24 ist von beliebigem bekannten Typ , z.B. mit einem flexiblen Blatt oder vom Typ Druckknopf.
So wird der Mikroprozessor 30 nur unter der Bedingung versorgt, dass eine Karte in den Leser eingeführt ist und korrekt in ihren Sitz eingeführt ist. Unter diesen Bedingungen ist der Schalter 24 geschlossen und der Mikroprozessor empfängt eine Versorgungsspannung V_DD die im wesentlichen der Spannung V_E gleich ist außer für den Fall eines starken Stromverbrauchs. Sobald die Karte aus dem Sitz herausgezogen ist, oder beginnt herausgezogen zu werden, öffnet sich der Schalter 24 und der Mikroprozessor 30 wird nicht mehr versorgt. Der erfindungsgemäße Kartenleser weist so außerhalb der Benutzungsperioden eine Stromversorgung Null auf und bietet eine maximale Lebensdauer für die Batterie (oder eine optimale Entladungszeit für den Fall einer ausladbaren Batterie).
Der Leser 20 umfasst ebenfalls einen Kondensator 25, bevorzugt außerhalb des Mikroprozessors 30, angeschlossen an die Versorgungsklemme 31 und die Masseklemme 32. Der Kondensator 25 erlaubt es, die Spannung V_DD beim Schließen des Schalters 24 progressiv auf den Mikroprozessor 30 zu applizieren. Bei der Öffnung des Schalters 24, hält er die Spannung V_DD während einiger Millisekunden oder Zehnermillisekunden über einer Spannungsschwelle V2 unter der der Mikroprozessor aufhört zu funktionieren, wie es später beschrieben werden wird.
Erfindungsgemäß umfasst der Mikroprozessor 30 ebenfalls Detektionsmittel für die Öffnung des Schalters 24, und Mittel um eine Kommunikation mit einer Chipkarte « sauber » zu unterbrechen für den Fall, dass die Karte während einer solchen Kommunikation herausgezogen wird.
Erste Ausführungsform der Detektionsmittel Auf der 3 nehmen die Detektionsmittel die Form eines Vergleichers 35 an, dessen negativer Eingang an die Versorgungsklemme 31 angeschlossen ist und die Versorgungsspannung V_DD empfängt. Der positive Eingang des Vergleichers 35 empfängt eine Referenzspannung V_REF Vorteilhafterweise wird die Referenzspannung V_REF mit Hilfe der Spannung V_E erzeugt, ohne über den Schalter 24 zu gehen, dank einer Spezialklemme 36 des direkt an die Anode der Batterie 21 angeschlossenen Mikroprozessors. Hier wird die Referenzspannung V_REF am Medianpunkt einer zwei Widerstände 37, 38 umfassenden Spannungsteilerbrücke abgezapft. Der Widerstand 37 ist an die Klemme 36 und der Widerstand 38 ist an die Masse über einen Schalter 39 angeschlossen, z.B. einen MOS – Transistor. Der Schalter 39 wird wie weiter unten beschrieben durch ein Resetsignal RST des Mikroprozessors gesteuert.
Der Ausgang des Vergleichers 35 ist auf den Eingang D eines Synchron – Flip -Flops 40 appliziert. Der Taktgebereingang CK des Flip – Flops 40 empfängt das Taktgebersignal H des Mikroprozessors und der Eingang RESET empfängt ein Signal IRST. Der Ausgang Q des Flip – Flops 40 wird auf den Eingang des Taktgebers CK eines zweiten Synchron – Flip – Flops 41 appliziert. Der Eingang D des Flip – Flops 41 wird permanent auf 1 gehalten (Spannung V_DD) und der Eingang RESET empfängt ein Signal WRO (Schreiben einer Null). Der Ausgang Q des Flip-Flops 41 liefert ein Bit oder einen Bitschalter PDF (« Power Down Flag ») wodurch es dem Mikroprozessor ermöglicht wird, zu wissen ob die Spannung dabei ist, wegen der Öffnung des Schalters, unterbrochen zu werden. Das Flip-Flop 41 ist hier eine Zelle eines Bitschalter – Registers 42 « Flag Register ») und der Bitschalter ODF kann auf den Datenbus 43 des Mikroprozessors über einen durch ein Lesesignal RD gesteuertes Dreizustandsbuffer 44 (« Buffer Tristate ») geschickt werden. Der Bitschalter PDF wird ebenfalls auf einen Eingang des Unterbrechungsdecoders 45 über eine , an ihrem Eingang ein Unterbrechungsmaskierungs-Bit B_IM empfangene UND – Pforte 46 appliziert.
Sobald der Bitschalter PDF auf 1 ist und die UND – Pforte durchlässig ist (Bit B_IM auf 1) , liefert der Unterbrechungsdecoder 45 an die Zentraleinheit 47 (CPU) des Mikroprozessors einen Unterbrechungsvektor , der die Adresse eines an sich klassischen Unterprogramms gibt, umfassend die erforderlichen Befehle um eine auf der Chipkarte laufende Kommunikation zu unterbrechen.
Andere Elemente des beim Betrieb des Systems erfindungsgemäßen Systems mitwirkenden Mikroprozessors 30 werden auf dem unteren Teil der 3 dargestellt. Man erkennt einen klassischen Hysteresis-Niederspannungsdetektor (« Low Voltage Detector »), der am Eingang die Versorgungsspannung V_DD und zwei Referenzspannungen V1, V2 empfängt. Der Ausgang des Detektors 48 liefert das Resetsignal RST des Mikroprozessors und ist zugänglich über eine Klemme 49 für die externen Resetsignale. Der Ausgang des Detektors 48 wird appliziert auf den Eingang einer Verzögerungsschaltung 50, z.B. ein Zähler, der von dem Taktgebersignal H gesteuert wird. Sobald das Signal auf 1 übergeht, liefert die Verzögerungsschaltung 50 ein Signal RST1 mit einer Verschiebung, die einer Anzahl von bestimmten Taktgeberzyklen entspricht. Die Signale RST und RST1 werden kombiniert in einer UND – Pforte, deren Ausgang ein dem Fachmann gut bekanntes internes Resetsignal IRST des Mikroprozessors liefert.
Es wird jetzt die Funktionsweise des erfindungsgemäßen Lesers 20 in Bezug auf die 4A bis 4F beschrieben, die jeweils die Kurve der Versorgungsspannung V_DD, das Chronogramm des Signals IRST, die Kurve der Spannung V_REF die Kurve der auf den Vergleicher 35 applizierten differentiellen Spannung V_REF – V_DD und das Chronogramm des Bitschalters PDF darstellt.
Bei der Einführung einer Chipkarte, schließt sich der Schalter 24 bei einer Zeit T1. Die Spannung V_DD steigt wegen der Ladung des Kondensators 25 langsam an (4A). Gleichzeitig geht die Spannung V_REF auf 0 über und folgt der Zunahme der Spannung V_DD (4B). Zu einem Zeitpunkt T2 erreicht die Spannung V_DD die Schwelle V1 und der Detektor 48 setzt das Signal RST auf 1 (4B). Der Schalter 39 wird durchlässig (3), die Teilerbrücke 37, 38 wird leitend und die Spannung V_REF sinkt fühlbar (4D). Die differentielle Spannung V_REF – V_DD sinkt unter 0 (4E ) und der Ausgang des Vergleichers 35 wird auf 0 gehalten. Zu einem Zeitpunkt T3, der einige Takte H nach dem Übergang des Signals RST auf 1 auftritt, setzt die Schaltung 50 das RST1 – Signal auf 1 und das interne Resetsignal IRST 6 geht auf 1 über (4C). Dieser Zeitpunkt T3 entspricht der effektiven Betriebsaufnahme aller Elemente des Mikroprozessors 30, der also eine an sich klassische Abfrage – und Leseprozedur der Chipkarte ausführt.
Im Vergleich zum Stand der Technik sieht man, dass es die Unterspannungssetzung des Mikroprozessors ist, die eine Kommunikation mit einer Chipkarte auslöst, und nicht eine Unterbrechung die durch das Schließen eines Ablaufendschalters erzeugt wird.
Es sei jetzt angenommen, dass die Karte plötzlich aus ihrem Sitz zum Zeitpunkt T4 herausgenommen wird, die Kommunikation zwischen dem Mikroprozessor und der Karte ist nicht beendet. Der Schalter 24 öffnet sich und die Versorgungsspannung beginnt wegen der Entladung des Kondensators 25 langsam zu sinken (4A). Die Referenzspannung V_REF steigt ebenfalls an, da der Mikroprozessor 30 nicht mehr den von der Batterie 21 gelieferten Strom verbraucht.
Zum sich sehr dicht beim Zeitpunkt T4 befindlichen Zeitpunkt T5 sinkt die Spannung V_DD unter die Spannung V_REF und die differentielle Spannung V_REF – unn wird positiv (4E ).
Unter Bezugnahme auf die 3 geht der Ausgang des Vergleichers 35 so auf 1 über. Beim ersten Takt H geht der Ausgang Q des Flip – Flops 40 auf 1 über und aktiviert den Taktgebereingang CK des Flip – Flops 41 dessen Ausgang Q Bitschalter PDF) ebenfalls auf 1 übergeht. Unter der Annahme, dass das Bit B_IM am Anfang der Kommunikation mit der Karte auf 1 gesetzt worden ist, wird der Bitschalter PDF auf den Eingang des Unterbrechungsdecoders 45 übertragen. Dieser letztere führt also den Mikroprozessor in das weiter oben erwähnte Kommunikationsunterbrechungs-Unterprogramm.
Wenn man sich erneut auf die 4A bis 4F bezieht, sieht man, dass der Mikroprozessor zu dem Zeitpunkt T6 aufhört zu funktionieren, wenn die Spannung V_DD die Schwelle V2 erreicht. Zu diesem Zeitpunkt setzt der Detektor 48 das Signal RST auf 0 und das Signal IRST geht ebenfalls auf 0 über. Das zwischen den Zeitpunkten T5 und T6 ablaufende Zeitintervall, während der Bitschalter PDF auf 1 ist (4F), bestimmt so die Zeitdauer über die der Mikroprozessor verfügt, um die laufende Kommunikation mit der Chipkarte zu unterbrechen. Praktischerweise kann der Fachmann erreichen, daß dieses Zeitintervall mindestens gleich der Reibdauer der Kontaktbereiche der Karte auf dem Konnektor des Lesers ist.
Zweite Ausführungsform der Detektionsmittel
Der auf der 5 dargestellte Leser 60 umfasst wesentlich verschiedene Detektionsmittel zur Öffnung des Unterbrechers 24. Der die Referenzspannung V_REF empfangene Vergleicher ist weggelassen. Die Klemme 36 des Mikroprozessors 30 ist an die Anode der Batterie 21 durch einen zweiten Ablaufsende-Unterbrecher 61 angeschlossen, der sich zum gleichen Zeitpunkt wie der Unterbrecher 24 öffnet und schließt (der Unterbrecher 61 ist z.B, neben dem Unterbrecher 24 im Sitz der Aufnahme der Karte). Die Klemme 36 ist an den Eingang D des Flip – Flops 40 über eine Umkehrschaltung 62 wie z.B. eine Umkehrpforte oder ein Hysterese – Auslöser (« trigger ») angeschlossen. Sobald der Unterbrecher 61 geöffnet ist, wird der Eingang der Umkehrschaltung 62 auf dem niedrigen Zustand durch einen sehr starken, an die Masse angeschlossenen Widerstand 63 gehalten. Außer dieser Unterschiede sind die anderen Elemente des Lesers 60 mit denen des Lesers 20 der 3 identisch und werden nicht noch mal beschrieben.
So geht der Ausgang der Umkehrschaltung 62 bei der Öffnung des Unterbrechers 61 in den Zustand 1 über. Der Ausgang Q des Flip – Flops 40 geht beim ersten folgenden Takt des Taktgebers H auf 1 über, was den Übergang auf 1 der Bitschalter PDF am Ausgang des Flip – Flops 41 nach sich zieht und die Auslösung einer Unterbrechung , wodurch der Mikroprozessor in das erwähnte Unterprogramm geschickt wird.
Für den Fachmann ist es klar, dass an der vorliegenden Erfindung verschiedene andere Varianten und Ausführungsformen vorgenommen werden können. Obwohl die Erfindung konzipiert worden ist, um Energieersparungsbedürfnisse in kleinen von einer Batterie versorgten Lesern vom Typ Viewer zufrieden zu stellen, ist die Erfindung nicht weniger anwendbar auf jeden Typ von Leser. Es sei ebenfalls bemerkt, dass die vorliegende Erfindung auf kontaktfreie Chipkartenleder anwendbar ist, insbesondere die kontaktfreien Leser vom Typ Nachbarschaft. In der Praxis erfordern die kontaktfreien Nachbarschafts-Leser die Einführung einer Karte in einen Sitz und unterscheiden sich einfach von den Lesern mit Kontakt durch die Tatsache, dass die Anschlussmittel des auswählbaren Mikroprozessors die Form einer induktiven Kupplungsschnittstelle annehmen, die eine Antennenspule benutzt anstatt die Form eines Reibungskonvektors anzunehmen. In der vorliegenden Anmeldung und den Patentansprüchen wird der Ausdruck Anschlussmittel nicht auf restriktive Weise interpretiert.
Ausführungsbeispiele eine Vergleichers
Die erste oben in Beziehung mit der 3 beschriebene Ausführungsform der Erfindung lässt einen Vergleicher 35 eingreifen, um ein Abfallen der Versorgungsspannung V_DD unter die Schwelle V_REF zu vermeiden. Dieser Vergleicher 35 soll Kennzeichen aufweisen, über die die klassischen Vergleicher nicht verfügen, insbesondere eine gute Stabilität seiner Ausgangsspannung. Man müsse vermeiden, dass der Ausgang des Vergleichers zwischen 0 und 1 schwankt wenn sich die Spannung V_DD langsam der Spannung V_REF nach der Öffnung des Unterbrechers nähert.
Die 6, 7 und 8 stellen jeweils den elektrischen Schaltplan eines klassischen Vergleichers 35-1, den elektrischen Schaltplan eines Hysterese-Vergleichers 35-2 und den elektrischen Schaltplan einer bevorzugten Ausführungsform eines erfindungsgemäßen Hysterese-Vergleichers 35-3 dar.
Die folgenden Tabellen 1, 2 und 3 beschreiben die Struktur der Vergleicher 35-1, 35-2 und 35-3 wobei ihre Bestandteile und die Verbindungen dieser Bestandteile angegeben werden. Die mit NM_i referenzierten Elemente sind NMOS – Transistoren, und die mit PM_i referenzierten Elemente sind PMOS – Transistoren. Die mit n_i referenzierten Elemente sind Verbindungsknoten und die Elemente TG1, TG2 sind Stromgeneratoren, die als Stromspiegel angeordnet sind. Die mit IV_i referenzierten Elemente sind Umkehrpforten. Die Transistoren NM7 und PM8 bilden eine Umkehrpforte IV1 die die Ausgangspannung V_OUT des Vergleichers liefert.
In den drei Vergleichern ist die gleiche Grundstruktur aufzufinden, die eine Eingangsstufe und einen, den Eingang der Umkehrpforte beaufschlagenden Ausgangstransistor PM5. Die Eingangsstufe umfasst zwei Zweige, von denen jede einen Ballasttransistor PM2, PM4 und einen Steuertransistor NM1, NM3 umfasst.
In dem klassischen Vergleicher 35-1 der 6 haben die Transistoren PM2 und PM4 das gleiche Verhältnis W / L (Breite zur Länge des Gatters). Dieser Vergleicher bietet den Nachteil nicht stabil zu sein wenn die Spannung V_DD abnimmt und sich der Spannung V_REF nähert. In diesem Fall befinden sich die zwei Eingangszweige in der Tat im Gleichgewicht und die Spannung V_DOUT die den Ausgangstransistor PM5 steuert, kann schwingen. Tabelle 1 Vergleicher 35-1 (Figur 6)
Tabelle 2 Vergleicher 35-2 (Figur 7)
Tabelle 3 Vergleicher 35-3 (Figur 8)
In dem Vergleicher 35-2 der 7 ist der Ballasttransistor PM8 parallel zum Ballasttransistor PM4 des zweiten Zweiges hinzugefügt. Die Transistoren PM2, PM4 und PM8 sind so konzipiert worden, daß ihre jeweiligen Gatterbreiten W2, W4 und W8 der folgenden Beziehung genügen W2 = W4 + W8 (1)
Folglich ist die differentielle Spannung , die auf den Eingang des Vergleichers zu applizieren ist um dessen beide Eingangszweige auszugleichen, je nachdem ob der Ausgang V_OUT von V_DD auf 0 oder von 0 auf V_DD geht . Die erste differentielle Gleichgewichtsspannung liegt über 0 wenn der Transistor PM8 blockiert ist, wobei das Gatter des Transistors PM4 schmaler als das Gatter des Transistors PM2 ist. Der Transistor PM8 ist blockiert, wenn die Ausgangsspannung V_OUT gleich 0 ist, wobei der Transistor PM9 durchlässig ist und das Gatter des Transistors PM8 auf die Spannung V_DD gebracht worden ist. Wegen der obigen Beziehung ist die zweite differentielle Gleichgewichtsspannung hier gleich 0 wenn der Transistor PM8 durchlässig ist. Der Transistor PM8 ist durchlässig wenn die Ausgangsspannung V_OUT gleich V_DD ist, wobei der Transistor PM10 durchlässig ist (Knoten n7 auf 0) und der Knoten n6 ist an den Knoten n1 angeschlossen.
So bietet der Vergleicher 35-2 den Vorteil, eine Schalthysterese aufzuweisen, das heißt eine differentielle Schaltspannung V_REF – V_DD in hohem Zustand (V_OUT = V_DD), die sich von der differentiellen Schaltspannung in niedrigem Zustand (V_OUT = 0) unterscheidet. Die Ausgangspannung V_OUT wenn sie einmal auf den hohen Zustand übergegangen ist, bleibt stabil solange die Spannung VD_D fortfährt zu sinken.
In dem Vergleicher 35-3 der 8 ist die Umkehrpforte IV2 durch eine Umkehrpforte IV2' ersetzt, die eine längere Schaltzeit hat und die Transistoren NM11 und NM12 sind hinzugefügt worden.
Wenn die Ausgangsspannung V_OUT gleich V_DD ist, ist der Transistor PM9 blockiert und der Transistor PM10 ist durchlässig. Der Knoten n1 ist an den Knoten n6 angeschlossen. Die Ballasttransistoren PM2, PM4 und PM8 haben die gleiche Gatterspannung.
Wenn die Spannung V_OUT anschließend von V_DD auf 0 übergeht, wird der Transistor PM9 durchlässig und der Transistor PM10 bleibt durchlässig solange der Ausgang der Umkehrpforte IV2' sich nicht auf VD_D befindet. Die Spannung V_DD wird also während der Übergangsperiode auf den Knoten n1 des Eingangszweigs des Vergleichers gebracht. Das Ergebnis ist, daß der Ausgang V_OUT noch mehr auf 0 gedrängt wird, solange der Vergleicher nicht stabilisiert ist. Die Transistoren NM11 und NM12 bleiben während dieser Übergangsperiode blockiert.
Während die Ausgangsspannung V_OUT von 0 auf V_DD übergeht, wird die Stabilisierung des Vergleichers während der Übergangsperiode von den Transistoren NM11 und NM12 sichergestellt. Der Transistor NM12 wird durchlässig und der Transistor NM11 bleibt durchlässig, solange der Ausgang der Pforte IV2' nicht auf 0 übergeht. Da die zwei Transistoren NM11 und NM12 durchlässig sind, wird der Knoten n6 der den Transistor PM8 steuert auf 0 gedrängt und der Transistor PM8 ist durchlässig. Die Transistoren PM9 und PM10 bleiben während dieser Übergangsperiode blockiert.
Der Vergleicher 35-3 bietet den Vorteil, sehr stabil zu sein, wenn sich die differentielle Spannung sehr langsam entwickelt, wie das der Fall sein kann, wenn der Kondensator 25 der 3 eine starke elektrische Kapazität aufweist.
Da die Vergleicher 35-2, 35-3 aus praktischen Gründen eine Ausgangsspannung haben, die der des oben beschriebenen Vergleichers 35 entgegengesetzt ist, kann eine Umkehrpforte zwischen dem Ausgang dieser Vergleicher und dem Flip-Flop 40 der 3 hinzugefügt werden. Als andere Lösung kann der invertierte Ausgang /Q des Flip-Flops 40 eher als dessen Ausgang Q an das Flip-Flop 41 angeschlossen werden.
In der Praxis können die Vergleicher 35-2, 35-3 vom Fachmann verschiedenen Ausführungsvarianten unterzogen werden, indem die eben beschriebenen Prinzipien angewendet werden. Es können ebenfalls verschiedene Anwendungen, die sich von denen der auf der 3 dargestellten Ausführung des Chipkartenlesers unterscheiden, realisiert werden und stellen also eine unabhängige Erfindung dar.

Claims

Leser (20, 60) einer Chipkarte, umfassend einen Sitz zur Aufnahme einer Chipkarte, einen Mikroprozessor (30), Mittel (12) zum Anschluss des Mikroprozessors an eine Chipkarte (5), die in den Aufnahmesitz eingeführt wird, eine Spannungsquelle (21) und Mittel, um an den Mikroprozessor keine von der Spannungsquelle bereitgestellte Spannung zu liefern, wenn sich keine Karte im Sitz befindet, dadurch gekennzeichnet, dass die Mittel, um an den Mikroprozessor keine von der Spannungsquelle (21) bereitgestellte Spannung zu liefern, ein erstes Unterbrechermittel (24) vom normaler Weise geöffneten Typ umfassen, welches zwischen der Spannungsquelle (21) und einem Versorgungsanschluss (31) des Mikroprozessors angeordnet ist, wobei das genannte Unterbrechermittel betätigt wird, um sich zu schließen, wenn sich eine Karte am Ablaufende im Sitz befindet, und um sich zu öffnen, wenn die Karte am Ablaufende nicht mehr im Sitz vorliegt.
Leser (20, 60) gemäß Anspruch 1, worin der Mikroprozessor umfasst: – Mittel (35, 36, 37, 38, 39, 61, 62) zum Nachweis der Öffnung des Unterbrechermittels (24), – Mittel (40, 41, 44, 45, 46, 47), um eine Kommunikation mit einer Chipkarte im Fall der Öffnung des Unterbrechermittels (24) im Laufe einer solchen Kommunikation zu beenden, – einen Kondensator (25) zur Aufrechterhaltung der Versorgungsspannung (V_DD) des Mikroprozessors oberhalb einer bestimmten Schwelle (V2), wenn das Unterbrechermittel vom geschlossenen zum geöffneten Zustand geht, zumindest während der Zeit (T_SC), die der Mikroprozessor braucht, um einen Kommunikationsablauf zu beenden.
Leser (20) gemäß Anspruch 2, worin die Mittel zum Nachweis der Öffnung des Unterbrechermittels einen Vergleicher (35) umfassen, der betätigt wird, um die Versorgungsspannung (V_DD) des Mikroprozessors mit einer Referenzspannung (V_REF) zu vergleichen.
Leser gemäß Anspruch 3, worin die genannte Referenzspannung (V_REF) durch die von der Spannungsquelle (21) gelieferte Spannung (V_E) erzeugt wird, ohne das Unterbrechermittel (24) zu durchlaufen.
Leser gemäß Anspruch 4, worin die Referenzspannung (V_REF) von einem Spannungsteiler (37,38) geliefert wird, der durch die Spannungsquelle (21) versorgt wird.
Leser gemäß Anspruch 5, worin der Spannungsteiler (37, 38) an die Masse durch einen Unterbrecher (39) angeschlossen ist, der sich im geöffneten Zustand befindet, wenn der Mikroprozessor nicht versorgt wird.
Leser gemäß einem der Ansprüche 3 bis 6, worin die Mittel zur Beendigung einer Kommunikation Mittel (41, 45, 46) umfassen, um ein Unterbrechungssignal zu erzeugen, wenn sich der Ausgang des Vergleichers (35) im Wert verändert, der auf die Öffnung des Unterbrechermittels (24) folgt.
Leser (60) gemäß Anspruch 2, worin die Mittel zum Nachweis einer Öffnung des ersten Unterbrechermittels (24) ein zweites Unterbrechermittel (61) umfassen, das betätigt wird, um sich zu schließen, wenn eine Karte am Ablaufende im Sitz vorliegt, und um sich zu öffnen, wenn die Karte am Ablaufende nicht mehr im Sitz vorliegt.
Leser gemäß Anspruch 8, worin das zweite Unterbrechermittel (61) einen ersten Anschluss aufweist, der an die Spannungsquelle angeschlossen ist, wobei der zweite Anschluss vom Mikroprozessor überwacht wird.
Leser gemäß einem der Ansprüche 8 und 9, worin die Mittel zur Beendigung einer Kommunikation Mittel (62, 40, 41, 45, 46) umfassen, um ein Unterbrechungssignal zu erzeugen, wenn das zweite Unterbrechermittel (61) vom geschlossenen zum geöffneten Zustand geht.
Leser gemäß einem der vorhergehenden Ansprüche, worin die Spannungsquelle eine elektrische Batterie (21) ist.
Leser (20) gemäß Anspruch 3, umfassend einen Vergleicher (35-2, 35-3), der zwei Eingangszweige aufweist, von denen jeder mindestens einen Ballasttransistor (PM2, PM4) und einen Befehlstransistor (NM1, NM3) umfasst, um jeweils die genannte Versorgungsspannung (V_DD) und die genannte Referenzspannung (V_REF) aufzunehmen, dadurch gekennzeichnet, dass der Vergleicher umfasst: – einen zusätzlichen Ballasttransistor (PM8), der in Parallelschaltung an einen Ballasttransistor (PM4) des einen der Eingangszweige angeschlossen ist, – Mittel (PM10, IV2, IV2') zum Anschluss des Eingangsbefehls des zusätzlichen Ballasttransistors (PM8) an die Befehlseingänge der weiteren Ballasttransistoren, wenn die Ausgangsspannung (V_OUT) des Vergleichers in einem ersten Zustand (V_DD) vorliegt, und – Mittel (PM9) zur Blockierung des zusätzlichen Ballasttransistors (PM8), wenn die Ausgangsspannung (V_OUT) des Vergleichers in einem zweiten Zustand (GND) vorliegt, und zwar so, dass der Vergleicher eine Hysteresis der Funktionsvertauschung des Zustands seines Ausgangs aufweist.
Leser gemäß Anspruch 12, worin der Vergleicher (35-3) außerdem Mittel (IV2', NM11, NM12) umfasst, um den zusätzlichen Ballasttransistor (PM8) während einer Übergangsdauer durchgängig zu machen, wo die Ausgangsspannung (V_OUT) des Vergleichers vom zweiten (GND) zum ersten Zustand (V_DD) geht.
Leser gemäß einem der Ansprüche 12 und 13, worin der Vergleicher (35-3) außerdem Mittel (IV2', PM9, PM10) umfasst, um die Ballasttransistoren (PM2, PM4, PM8) während einer Übergangsdauer zu blockieren, wo die Ausgangsspannung (V_OUT) des Vergleichers vom ersten (V_DD) zum zweiten Zustand (GND) geht.
Leser gemäß einem der Ansprüche 13 oder 14, worin die Mittel zum Blockieren oder Durchgängigmachen des zusätzlichen Ballasttransistors während einer Übergangsdauer Mittel (IV2') umfassen, um während der genannten Übergangsdauer die Anwendung von Befehlssignalen, die vom neuen Zustand des Vergleichsausgangs abhängen, an den zusätzlichen Ballasttransistor (PM8) zu verzögern.