JP2003506766A - 省エネシステムを備えたカードリーダ - Google Patents

Abstract

(57)【要約】 カードを収納するハウジングと、マイクロプロセッサ（３０）と、マイクロプロセッサをハウジングに挿入されたスマートカードに接続する手段と、電圧電源（２１）と、から構成されるスマートカードリーダ（２０）。本発明は、カードが完全にハウジングに収納された場合に閉じるよう設定されたノーマルオープンタイプの切り替え器（２４）によりマイクロプロセッサ（３０）に電圧電源（２１）から電源投入されることを特徴とする。本発明は特に、電池により駆動されるビューアー型カードリーダに適用可能である。

Description

【発明の詳細な説明】

【０００１】 （発明の属する技術分野）

【０００２】 本発明は、カードを受けるハウジングと、マイクロプロセッサと、マイクロプ
ロセッサを、ハウジングに挿入されたスマートカードに接続する手段と、電圧源
と、から構成されるスマートカードリーダに関する。

【０００３】 （従来の技術）

【０００４】 本発明は特に、しかし限定されないが、図１に一例が示されている、「ビュー
アー（viewer）」と呼ばれるスマートカードリーダに関する。図に示されている
ように、「ビューアー」型のリーダ１は一般的に、小型のケース２と、ディスプ
レイ３と、カード５が挿入されるスロット４と、から構成される。サイズを小型
にするため、ケース２の内側は一般的に、カード５の端部だけを受けるハウジン
グを備えている。

【０００５】 このタイプのリーダは、様々な用途に利用可能で、例えば、テレフォンカード
の残りの度数を表示したり、電子財布タイプのスマートカードの場合には利用可
能な金額を表示したりすることなどができる。リーダは図１に表示されるように
、キーホルダーの形状であってもよい。

【０００６】 図２に示されるように、リーダ１の内部には一般的に、マイクロプロセッサ１
１、ディスプレイ３、スマートカードコネクタ１２、移動終端検出器１３、およ
びマイクロプロセッサ１１に電源を供給する電池１４が配置されたプリント基板
１０が備えられている。

【０００７】 マイクロプロセッサ１１は一般的にマイクロコントローラタイプで、シリコン
チップの上に、振動子、ＲＯＭ型プログラムメモリ、ＲＡＭおよび／またはＥＥ
ＰＲＯＭ型データメモリ、ディスプレイ駆動回路３、などの各種の周辺コンポー
ネントが搭載されている。コントローラ１２は一般的に、摩擦付きコネクタで、
例えば、リーダに挿入されたスマートカード５の接触パッド５−ｉと重なるよう
に調整されたメタルパッド１２−ｉを備えている。

【０００８】 マイクロプロセッサ１１は移動終端検出器１３により、カードが挿入されたか
どうかを検知して、カードとの通信を開始することができる。このタイプのリー
ダには、カードが抜き出されることを防止するための保護がないので、通常、マ
イクロプロセッサは、突然カードがリーダから外れた場合、カードとの通信を「
クリーン」に遮断するようにプログラムされている。このため、コネクタ１２の
メタルパッド１２−ｉがカード５のパッド５−ｉと接触を保っている数秒間の間
（カードを引き出す速度は２ｍ／ｓの単位）、マイクロプロセッサは駆動してい
る。この通信の「クリーン」な遮断は例えば、ＩＳＯ７８１６標準に従って、リ
セット信号（ＲＳＴ）をカードに送信することにより実行することができる。

【０００９】 このため、リーダ１の動作は以下のようになる。動作期間が終了するとマイク
ロプロセッサは自身を、消耗がとても少ないアイドル（スタンバイ）状態にする
。この消耗とは通常、マイクロプロセッサの構造と複雑さに応じて、１から１０
μＡの単位である。カード５がハウジングに挿入され、移動終端に達すると、検
出器１３は閉じ、マイクロプロセッサ１１に割り込みを引き起こし、カードとの
通信を開始し、カードに入っている情報を表示させる。カード５が引き出される
と、検出器は開き、マイクロプロセッサ１１に新しい割り込みを引き起こされ、
スタンバイ状態に切り替え戻す。カードを引き出す瞬間にまだマイクロプロセッ
サがカードと通信をしている場合、カードとの通信に割り込んでから自身をアイ
ドル状態にする。

【００１０】 リーダの主な欠点は、使用していない時間の電流の消耗はゼロにならないこと
、電池の寿命が限られていることである。実際、リーダの使用期間がアイドル期
間に比べて小さなものであり、アイドル状態のマイクロプロセッサの消耗もまた
最小であったとしても、電池の寿命には大きな影響を及ぼす。

【００１１】 本発明は、この欠点を克服することを目的としている。

【００１２】 （課題を解決するための手段）

【００１３】 より詳細には、本発明の目的は、リーダを使用していない時のカードリーダの
マイクロプロセッサの電気的な消耗を完全に相殺する手段を提供することである
。

【００１４】 この目的は、ノーマルオープンタイプの第一切り替え手段によりマイクロプロ
セッサが電源電圧から自動的に電源投入され、切り替え手段は、カードがハウジ
ングの移動終端にあると閉じ、カードがハウジングの移動終端にない場合は開く
ように環境設定されている上述のタイプのスマートカードリーダにより達成され
る。

【００１５】 一つの実施例によると、マイクロプロセッサは、切り替え手段が開いているこ
とを検出する手段と、通信時に切り替え手段が開くと、スマートカードとの通信
を終了する手段と、切り替え手段が閉じた状態から開いた状態に切り替わるとき
、少なくともプロセッサが現在の通信を終了するために必要な時間だけ、マイク
ロプロセッサの電源電圧を決められたしきい値を越えた値に保つコンデンサと、
から構成される。

【００１６】 一つの実施例によると、切り替え手段が開いていることを検出する手段は、マ
イクロプロセッサの電源電圧と基準電圧を比較するように環境設定された比較器
を備えている。

【００１７】 一つの実施例によると、基準電圧は、切り替え手段を通過することなく、電圧
電源により供給される電圧の手段により生成される。

【００１８】 一つの実施例によると、基準電圧は、電圧電源により供給され、分圧器により
配電される。

【００１９】 一つの実施例によると、分圧器は、マイクロプロセッサに電源が投入されてい
ない時は開状態の切り替え器を介してアースに接続している。

【００２０】 一つの実施例によると、通信を終了する手段は、切り替え手段が開いたために
、比較器の出力値が変化する時に、割り込み信号を生成する手段を備えている。

【００２１】 一つの実施例によると、第一切り替え手段が開いていることを検出する手段は
、カードがハウジングの移動終端にあると閉じ、カードがハウジングの移動終端
にない場合は開くように環境設定されている第二切り替え手段を備えている。

【００２２】 一つの実施例によると、第二切り替え手段は、電圧源に接続した第一端子を備
えており、第二端子はマイクロプロセッサにより監視される。

【００２３】 一つの実施例によると、通信を終了する手段は、第二切り替え手段が閉じた状
態から開いた状態に切り替わるときに割り込み信号を生成する手段を備えている
。

【００２４】 一つの実施例によると、上述の電源電圧と基準電圧を受ける、制御トランジス
タと、少なくとも一つのバラストトランジスタとをそれぞれが有した二つの入力
分岐を具備した比較器を備え、例えばその比較器が、二つの入力分岐の中の一つ
入力分岐のバラストトランジスタに並列に接続した追加のバラストトランジスタ
と、比較器の出力電圧が第一状態である時に、追加のバラストトランジスタの制
御入力側を他のバラストトランジスタの制御入力側に接続する手段と、比較器の
出力電圧が第二状態である時に、比較器がその出力状態に応じて、切り替えヒス
テリシスを有するように追加のバラストトランジスタを遮断する手段と、を備え
ている。

【００２５】 一つの実施例によると、比較器がさらに、比較器の出力電圧が第二状態から第
一状態に切り替わる移行期間に追加のバラストトランジスタを導通するように動
作させる手段を備えている。

【００２６】 一つの実施例によると、比較器がさらに、比較器の出力電圧が第一状態から第
二状態に切り替わる移行期間にバラストトランジスタを遮断する手段を備えてい
る。

【００２７】 一つの実施例によると、移行期間に追加のバラストトランジスタを遮断する、
または導通するように動作させる手段は、 移行期間に、比較器の出力の新しい状態に応じた制御信号を追加のバラストトラ
ンジスタに適用することを遅延する手段を備えている。

【００２８】 （発明の実施の形態）

【００２９】 図３に、本発明に従った省エネシステムを備えた第一実施例のスマートカード
リーダのブロック配線図が示されている。リーダ２０の一般的な構造は、図１に
示された従来のリーダ１の構造に準じている。このため、リーダ２０は基本的に
、カードを受けるハウジングを備えたケース（図示されていない）、電池２１、
マイクロプロセッサ３０、さらに簡潔にするために図示されていないがディスプ
レイとカードコネクタとから構成されている。用途に応じて、その他の周辺機器
、特にキーボードなどもまた備えることができる。

【００３０】 図３の点線で区切られた右側の部分に、実用的な理由から本システムの動作に
関係するマイクロプロセッサ３０およびマイクロプロセッサ３０の主なハードウ
ェアコンポーネントに搭載された本発明に従った省エネシステムの構成要素が示
されている。マイクロプロセッサ３０の他の構成要素および、メモリプレーン、
ディスプレイ駆動装置などの周辺コンポーネントは説明を簡単にするために図示
されていない。

【００３１】 マイクロプロセッサ３０は従来、内部電源線３３とアース面３４にそれぞれ接
続された電源端子３１とアース端子３２を備えている。端子３１、３２はマイク
ロプロセッサの外部で電池２１の陽極と陰極にそれぞれ接続している。電池２１
は、Ｖ_Eを供給する理想発電器２２と、直列に接続された抵抗２３（電池の内部
抵抗）から構成される等価回路図で図示されている。

【００３２】 本発明の第一の特徴では、マイクロプロセッサの電源端子３１は電池２１の陽
極に、スマートカードが挿入されていないときは開いているノーマルオープンタ
イプの移動終端切り替え器２４を介して接続している。切り替え器２４は例えば
、フレキシブルブレード、またはプッシュボタンなど公知のタイプである。

【００３３】 このため、カードがリーダに挿入され、ハウジングに正しく押し込まれて初め
てマイクロプロセッサ３０に電源は投入される。この状態で、高い電流消耗がな
い限り、切り替え器２４が閉じ、Ｖ_Eにほぼ等しい電源電圧Ｖ_DDが印加される。
カードがハウジングから取り出される、または取り出され始めると、切り替え器
２４は開き、マイクロプロセッサ３０には電源が投入されなくなる。このため、
本発明に従ったカードリーダは、使用していない時の電流消耗はゼロとなり、電
池の寿命を最大にする（または充電式電池の場合は放電時間を最適化する）。

【００３４】 リーダ２０はまた、好ましくはマイクロプロセッサ３０の外部で、電源端子３
１とアース端子３２の間に接続されたコンデンサ２５を備えている。コンデンサ
２５は、切り替え器２４が閉じたときに、電圧Ｖ_DDを漸進的にマイクロプロセッ
サ３０に印加することができる。切り替え器２４が開くと、後に説明するが、マ
イクロプロセッサ３０が動作を停止する数ミリ秒間または数十ミリ秒間の間、電
圧しきい値Ｖ２を上回るＶ_DDの電圧を維持し続ける。

【００３５】 本発明では、マイクロプロセッサ３０はまた、切り替え器２４が開いているこ
とを検出する手段と、カードが通信中に取り出されたときに、スマートカードと
の通信に「クリーン」に割り込む手段を備えている。第一の実施の形態の検出手段

【００３６】 図３において、検出手段は、負の入力側が電源端子３１に接続し、電源電圧Ｖ _DD が印加された比較器３５の形式とする。比較器３５の正の入力側には基準電圧
Ｖ_REFが印加されている。

【００３７】 基準電圧Ｖ_REFは、切り替え器２４を通過することなく、電池の陽極に直接接
続されたマイクロプロセッサの特別な端子３６により、電池２１により供給され
る電圧Ｖ_Eの手段により生成される。ここで、基準電圧Ｖ_REFは、二つの抵抗３７
、３８からなる分圧ブリッジの中間点で拾う。抵抗３７は端子３６に接続され、
抵抗３８は切り替え器３９、例えば、ＭＯＳトランジスタを介して、アースに接
続されている。切り替え器３９は、後述するが、マイクロプロセッサからのリセ
ット信号ＲＳＴにより駆動される。

【００３８】 比較器３５の出力は同期Ｄフリップフロップ４０のＤ入力側に印加される。フ
リップフロップ４０のクロック入力ＣＫはマイクロプロセッサからクロック信号
Ｈを受け取り、ＲＥＳＥＴ入力側はＩＲＳＴ信号を受け取る。フリップフロップ
４０のＱ出力は第二同期Ｄフリップフロップ４１のクロック入力ＣＫに印加され
る。フリップフロップ４１のＤ入力側は常時１（電圧Ｖ_DD）に保たれ、ＲＥＳＥ
Ｔ入力側はＷＲ０信号（ゼロライト：zero write）を受け取る。フリップフロッ
プ４１のＱ出力は、マイクロプロセッサが切り替え器２４を開いたことにより電
圧の遮断が発生したことを検知できるように、ＰＤＦ「パワーダウンフラグ」ビ
ットまたはフラグを伝送する。ここで、フリップフロップ４１はフラグレジスタ
４２のセルで、ＰＤＦフラグはマイクロプロセッサのデータバス４３に読み出し
信号ＲＤにより制御されるトライステートバッファ４４を介して送信することが
できる。ＰＤＦフラグはまた、割り込みデコーダ４５の入力側に、そのもう一方
の入力側で割り込みマスクビットＢ_IMを受けるＡＮＤゲート４６を介して印加さ
れる。

【００３９】 ＰＤＦフラグは１で、ＡＮＤゲートが透過性のある場合（Ｂ_IMビットが１）、
割り込みデコーダ４５はマイクロプロセッサの中央処理装置４７（ＣＰＵ）に、
従来はそれ自体に、スマートカードとの現在の通信を割り込むために必要な指示
を含んだサブプログラムのアドレスを与える、割り込みベクトルを伝送する。

【００４０】 本発明に従ったシステムの動作に関係するマイクロプロセッサ３０のその他の
構成要素は、図３の下部に示されている。入力として電源電圧Ｖ_DDと、二つの基
準電圧Ｖ１、Ｖ２を受ける、ヒステリシスを有した従来の低電圧検出器４８を見
ることができる。出力側からマイクロプロセッサをリセットするＲＳＴ信号を発
信する検出器４８を、外部から端子５９を介して操作してリセットすることがで
きる。検出器４８の出力は遅延回路５０、例えばクロック信号Ｈにより駆動され
るカウンタ、の入力側に印加される。ＲＳＴ信号が１に切り替わると、遅延回路
５０は１に設定されたＲＳＴ１信号を、決められたクロックサイクルの数に対応
するシフトで伝送する。信号ＲＳＴとＲＳＴ１はＡＮＤゲート５１で組み合わさ
れ、当業者には公知の、マイクロプロセッサの内部リセットを行うＩＲＳＴ信号
として出力側から送信される。

【００４１】 本発明に従ったリーダ２０の動作を、電源Ｖ_DDのカーブ、ＲＳＴ信号のタイミ
ング、ＩＲＳＴ信号のタイミング、基準電圧Ｖ_REFのカーブ、比較器３５に印加
される差分電圧、Ｖ_REF−Ｖ_DDのカーブ、ＰＤＦフラグのタイミングを示す図４
Ａから４Ｆを参照して説明する。

【００４２】 スマートカードが挿入されると、切り替え器２４はＴ１の瞬間（インスタント
）で閉じる。コンデンサ２５の変化により電圧Ｖ_DDは少しずつ上昇する（図４Ａ
）。同時に、電圧Ｖ_REFは０に切り替わり、電圧Ｖ_DDの上昇が続く（図４Ｂ）。
Ｔ２の瞬間、電圧Ｖ_DDはしきい値Ｖ１に達し、検出器４８はＲＳＴ信号を１に設
定する（図４Ｂ）。切り替え器３９は導通し（図３）、分圧ブリッジ３７、３８
は導通し、電圧Ｖ_REFは少し減少する（図４Ｄ）。差分電圧、Ｖ_REF−Ｖ_DDは０よ
り小さくなり（図４Ｅ）、比較器３５の出力は０を保つ。ＲＳＴ信号が１に切り
替わり、いくつかのクロックパルスＨが発生したＴ３の瞬間、回路５０はＲＳＴ
１信号を１に設定し、内部リセット信号ＩＲＳＴは１に切り替わる（図４Ｃ）。
このＴ３の瞬間に対応して、マイクロプロセッサ３０のすべての構成要素は効果
的にサービス状態になり、従来通りに、スマートカードの照会、読み出しのプロ
シージャを実行する。

【００４３】 従来技術と比較すると、移動終端で切り替え器が閉じて生成される割り込みに
よってではなく、マイクロプロセッサがオンになることによりスマートカードと
の通信が開始することが認められる。

【００４４】 ここで、マイクロプロセッサとカードとの通信が終了していない状態でＴ４の
瞬間にカードが突然ハウジングから取り出されたとする。切り替え器２４が開い
てコンデンサ２５が放電するため、電源電圧Ｖ_DDは少しずつ下がり始める（図４
Ａ）。また、マイクロプロセッサ３０は電池２１から供給される電流を消耗しな
くなるため、基準電圧Ｖ_REFは少し上昇する。

【００４５】 Ｔ４にとても近いＴ５の瞬間、電圧Ｖ_DDは電圧Ｖ_REFを下回り、差分電圧、Ｖ_{R EF} −Ｖ_DDは正の値となる（図４Ｅ）。図３に示されているように、比較器出力３
５は１に切り替わる。次のクロックパルスＨで、フリップフロップ４０のＱ出力
は１に切り替わり、フリップフロップ４１のクロック入力ＣＫに入力され、フリ
ップフロップ４１のＱ出力（ＰＤＦフラグ）も１に切り替えることができる。カ
ードとの通信開始時、ビットＢ_IMが１に設定されていた場合は、ＰＤＦフラグは
割り込みデコーダ４５の入力側に伝送される。こうしてマイクロプロセッサは前
述の通信割り込みサブプログラムに導かれる。

【００４６】 図４Ａ−４Ｆをもう一度参照すると、マイクロプロセッサは、電圧Ｖ_DDがしき
い値Ｖ２に到達するＴ６の瞬間に動作を停止することがわかる。この瞬間、検出
器４８はＲＳＴ信号を０にリセットし、ＩＲＳＴ信号も０に切り替わる。ＰＤＦ
フラグが１に設定されているＴ５とＴ６の間のＴ_SCの期間（図４Ｆ）が、マイク
ロプロセッサがスマートカードとの現在の通信に割り込むために利用可能な時間
を決定する。当業者は実際に、この期間がリーダ２０のコネクタのカードの接触
パッドの摩擦時間と同等またはそれ以上となるように処理することが可能である
。第二の実施の形態の検出手段

【００４７】 図５に示されているリーダ６０は、上記とは少し異なった、切り替え器２４が
開いていることを検出する手段を備えている。基準電圧Ｖ_REFを受ける比較器は
省かれている。マイクロプロセッサ３０の端子３６は電池２１の陽極に、切り替
え器２４と同じ瞬間に開閉を行う第二移動終端切り替え器６１を介して接続され
ている。（例えば、切り替え器６１は、カードを収納するハウジングの中で替え
器２４に隣接して配置されている。）端子３６はフリップフロップ４０のＤ入力
側にインバータゲートまたはヒステリシス付きトリガなどのインバータ回路６２
を介して接続されている。切り替え器６１が開くと、インバータ回路６２の入力
側は、アースに接続されたとても高い値の抵抗６３により低状態に下げられる。
リーダ６０の他の構成要素については、これらの相違以外、図３のリーダ２０と
同様であるので、説明は省略する。

【００４８】 このため、切り替え器６１が開くと、インバータ回路６２の出力は１に切り替
わる。フリップフロップ４０のＱ出力は次回の最初のクロックパルスＨで１に切
り替わり、フリップフロップ４１の出力でフラグＰＤＦも１に切り替わり、 割り込みを誘引してマイクロプロセッサを上述のサブプログラムに送る。

【００４９】 当業者には、本発明は様々な代替例や実施例が可能であることは自明である。
本発明は、電池を電源とする「ビューアー」型の小型リーダの省エネの課題を解
決するために設計されたが、本発明は、あらゆる種類のリーダにも適用可能であ
る。また、本発明は、非接触型スマートカードリーダ、特に「近接型（proximit
y）」と呼ばれる非接触リーダにも適用可能である。実際には、近接型非接触型
リーダはカードをハウジングに挿入する必要があり、接触型リーダとの違いは単
に、マイクロプロセッサをカードに接続する手段が摩擦コネクタの形式の代わり
に、アンテナコイルを使用した誘導結合（inductive coupling）インタフェース
の形式である点だけである。したがって、本願と特許請求の範囲で使用している
「接続する手段」という用語は、厳密な意味で解釈すべきではない。代表的な実施の形態の比較器

【００５０】 図３を参照して説明した本発明の第一の実施の形態は、電源電圧Ｖ_DDがしきい
値Ｖ_REFを下回ったかを検出する比較器３５を備えている。

【００５１】 比較器３５は、特に、出力電圧の安定性がよいなど、従来の比較器にない特性
を有するべきである。切り替え器２４が開いた後、電圧Ｖ_DDが少しずつ電圧Ｖ_{RE F} に近づく際に、比較器の出力が０と１の間で振動することのないように防止す
るべきである。

【００５２】 図１、２、および８はそれぞれ、従来の比較器３５−１の電気配線図、ヒステ
リシス付き比較器３５−２の電気配線図、本発明に従ったヒステリシス付き比較
器３５−３の電気配線図を示している。

【００５３】 後述する表１、２、３は、それぞれの構成要素と構成要素間の相互接続を示す
ことにより、比較器３５−１、３５−２、３５−３の構造を説明している。ＮＭ _i と記した構成要素はＮＭＯＳトランジスタで、ＰＭ_iと記した構成要素はＰＭＯ
Ｓトランジスタである。ｎ_iと記した構成要素は相互接続ノードで、ＩＧ１、Ｉ
Ｇ２と記した構成要素はカレントミラーとして環境設定された電流発生器である
。ＩＶ_iと記した構成要素はインバータゲートである。トランジスタＮＭ７、Ｐ
Ｍ８が、比較器の出力電圧Ｖ_OUTを送り出すインバータゲートＩＶ１を形成して
いる。

【００５４】 ３つの比較器において、入力ステージと、インバータゲートＩＶ１の入力を駆
動する出力トランジスタＰＭ５から構成されるという基本的な構造は同じである
。入力ステージは、制御トランジスタＮＭ１、ＮＭ３と、バラストトランジスタ
ＰＭ２、ＰＭ４をそれぞれが有した二つの入力分岐から構成される。

【００５５】 図６の従来の比較器３５−１では、トランジスタＰＭ２、ＰＭ４のＷ／Ｌ比（
ゲートの幅と長さの比）は等しい。この比較器は電圧Ｖ_DDが下がり、電圧Ｖ_REF
に近づくと不安定になるという欠点がある。この場合実際に、二つの入力分岐が
均衡をとるため、出力トランジスタＰＭ５を制御する電圧Ｖ_DOUTが振動すること
がある。

【表１】：比較器３５−１（図６）

【表２】：比較器３５−２（図７）

【表３】：比較器３５−３（図８）

【００５６】 図７の比較器３５−２では、第二分岐のバラストトランジスタＭＰ４と並列に
バラストトランジスタＰＭ８が追加されている。トランジスタＰＭ２、ＰＭ４、
ＰＭ８は、それぞれのゲート幅Ｗ２、Ｗ４、Ｗ８が以下の関係になるように設計
されている。 （１） Ｗ２＝Ｗ４＋Ｗ８

【００５７】 したがって、二つの入力分岐の均衡をとるため、比較器の入力に印加する差分
電圧は、Ｖ_OUTがＶ_DDから０に切り替わるのか、または０からＶ_DDに切り替わる
のかによって異なる。トランジスタＰＭ８が遮断されている時、トランジスタＰ
Ｍ４のゲート幅はトランジスタＰＭ２のゲート幅よりも小さいため、第一均衡差
分電圧は０より大きい。Ｖ_OUTが０となり、トランジスタＰＭ９が導通し、トラ
ンジスタＰＭ８のゲートが電圧Ｖ_DDとなると、トランジスタＰＭ８は遮断される
。ここで上述の関係式（１）より、トランジスタＰＭ８が導通する時、第二均衡
差分電圧は０となる。出力電圧Ｖ_OUTがＶ_DDとなり、トランジスタＰＭ１０が導
通し（ノードｎ７が０に設定される）、ノードｎ６がノードｎ１に接続すると、
トランジスタＰＭ８は導通する。

【００５８】 このため、比較器３５−２は、切り替えヒステリシス、すなわち低状態（Ｖ_{OU T} ＝０）に切り替わるための差分電圧とは異なる、高状態（Ｖ_OUT＝Ｖ_DD）に切り
替わるために差分電圧Ｖ_REF−Ｖ_DDを提供するという長所がある。出力電圧Ｖ_OUT はいったん高状態に切り替わると、Ｖ_DDが下がり続ける限り安定している。

【００５９】 図８の比較器３５−３では、インバータゲートＩＶ２は切り替え時間の長いイ
ンバータゲートＩＶ２’に交換され、トランジスタＮＭ１１とＮＭ１２が追加さ
れている。

【００６０】 出力電圧Ｖ_OUTがＶ_DDの時、トランジスタＰＭ９は遮断され、トランジスタＰ
Ｍ１０は導通する。ノードｎ１はノードｎ６に接続される。バラストトランジス
タＰＭ２、ＰＭ４、ＰＭ８のゲート電圧は等しい。

【００６１】 出力電圧Ｖ_OUTがＶ_DDから０に切り替わると、トランジスタＰＭ９は導通し、
トランジスタＰＭ１０はインバータゲートＩＶ２’の出力がＶ_DDでない限り導通
し続ける。したがって、出力電圧Ｖ_OUTは、移行期間の間、比較器の入力分岐の
ノードｎ１に印加される。この結果、比較器が不安定な時、出力電圧Ｖ_OUTはさ
らに０になるように強要される。トランジスタＮＭ１１、ＮＭ１２はこの移行期
間の間、遮断されたままである。

【００６２】 出力電圧Ｖ_OUTが０からＶ_DDに切り替わる時、移行期間の間、比較器の安定性
はトランジスタＮＭ１１、ＮＭ１２により保たれる。トランジスタＮＭ１２は導
通し、トランジスタＮＭ１１はゲートＩＶ２’の出力が０に切り替わらない限り
導通し続ける。トランジスタＮＭ１１、ＮＭ１２は両方とも導通しているため、
トランジスタＰＭ８を制御するノードｎ６は０になるように強要され、トランジ
スタＰＭ８は導通する。トランジスタＰＭ９、ＰＭ１０はこの移行期間の間、遮
断されたままである。

【００６３】 これが、図３のコンデンサ２５が高い電気容量を持っている場合、比較器３５
−３は、差分電圧がとてもゆっくりと変化する時に大きな安定性を与えるという
長所がある。

【００６４】 比較器３５−２、３５−３は実用的な理由から、上述の比較器３５のものとは
反転された出力電圧を有し、図３のフリップフロップ４０とこれらの比較器の出
力の間にインバータゲートを追加することができる。他の解決法として、フリッ
プフロップ４０の反転された出力／Ｑを、そのＱ出力よりもフリップフロップ４
１に接続することができる。

【００６５】 実際、比較器３５−２、３５−３は、既述の原理を適用することにより、当業
者には代替の実施例に利用可能である。さらに、図３で示されたスマートカード
の実施に対応する用途以外の用途にも利用可能して独立した発明を形成すること
も可能である。

【図面の簡単な説明】

【図１】 「ビューアー」型スマートカードリーダの外観を示す図である。

【図２】 図１に示されたカードリーダのブロック配線図である。

【図３】 本発明に従った省エネシステムを備えた第一実施例のスマートカードリーダの
ブロック配線図である。

【図４】 Ａ〜Ｆは図３に示されたリーダの信号と動作を示す図である。

【図５】 本発明に従った省エネシステムを備えた第二実施例のスマートカードリーダの
ブロック配線図である。

【図６】 従来の比較器のブロック配線図である。

【図７】 本発明に従ったヒステリシス付き比較器のブロック配線図である。

【図８】 本発明に従ったヒステリシス付き比較器のブロック配線図である。

【手続補正書】特許協力条約第３４条補正の翻訳文提出書

【提出日】平成１３年５月１０日（２００１．５．１０）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】請求項１

【補正方法】変更

【補正の内容】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００１１

【補正方法】変更

【補正の内容】

【００１１】 スマートカードがリーダから取り外された場合にはリーダの電源を遮断するシ ステムを備えたスマートカードリーダはすでに欧州特許０７６２３０７により開 示されている。このシステムは、スマートカードの存在を検出すると、リーダに 電圧電源を供給する回路に肯定信号を送出し、この信号が放射された場合はリー ダへの電源の供給を停止する、切り替え器を備えている。このシステムは、電源 回路をカード検出器により送出される肯定信号に反応させるため、ある程度の複 雑さが要求される。 電池により電源電圧が供給され、検出システムは電源電圧が大幅に低下した場 合に割り込み信号を送出し、マイクロプロセッサにこの割り込み信号によりスリ ープモードに切り替わる前にデータをバックアップすることを可能とする、電源 電圧低下を検出するシステムに装備されているマイクロプロセッサは、米国特許 ５４２８２５２により開示されている。 さらに、欧州特許０８０３８３１には、一つはカードが挿入された時にリーダ を作動するために使用される切り替え手段と、もう一つはカードが取り外された ことを検出して、リーダが処理を終了できるようにするために使用される切り替 え手段と、二つの切り替え手段を備えたスマートカードリーダが開示されている 。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００１３

【補正方法】変更

【補正の内容】

【００１３】 本発明の目的は、カードがリーダに入っていない時に、スマートカードリーダ に装備されているマイクロプロセッサの消費を削減する、簡単で低コストの手段 を提供することにある。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００１４

【補正方法】変更

【補正の内容】

【００１４】 本発明のもう一つの目的は、カードが不用意に取り外された場合でも、スマー トカードとの通信を適切に割り込むことができる手段を提供することにある。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００１５

【補正方法】変更

【補正の内容】

【００１５】 この目的は、スマートカードを収納するハウジングと、マイクロプロセッサと 、マイクロプロセッサをハウジングに挿入されたスマートカードに接続する手段 と、電圧電源と、ハウジングにカードがない場合は電圧電源により供給される電 圧をマイクロプロセッサに供給しない手段と、から構成され、電圧電源により提 供される電圧をマイクロプロセッサに供給しない手段は、電圧電源とマイクロプ ロセッサの電源端子の間に挿入されたノーマルオープンタイプの第一切り替え手 段を備え、切り替え手段は、カードがハウジングの移動終端にあると閉じ、カー ドがハウジングの移動終端にない場合は開くように環境設定されていることを特 徴とするスマートカードリーダを提供することにより達成される。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ゲラール ブルーノ フランス国 エフ―13530 トルツ アベ ニュー パストゥール 11 Ｆターム(参考） 5B058 CA02 CA22 KA12 KA24

Claims (15)

【特許請求の範囲】
1. 【請求項１】 スマートカードを収納するハウジングと、マイクロプロセッサ（３０）と、前
   記マイクロプロセッサを前記ハウジングに挿入されたスマートカード（５）に接
   続する手段（１２）と、電圧電源（２１）と、から構成されるスマートカードリ
   ーダ（２０、６０）において、 ノーマルオープンタイプの第一切り替え手段（２４）により前記マイクロプロセ
   ッサが前記電圧電源（２１）から自動的に電源投入され、 前記切り替え手段は、カードがハウジングの移動終端にあると閉じ、カードがハ
   ウジングの移動終端にない場合は開くように環境設定されていることを特徴とす
   るスマートカードリーダ（２０、６０）。
2. 【請求項２】 前記マイクロプロセッサが、 前記切り替え手段（２４）が開いていることを検出する手段（３５、３６、３
   ７、３８、３９、６１、６２）と、 通信時に前記切り替え手段（２４）が開くと、スマートカードとの通信を終了
   する手段（４０、４１、４４、４５、４６、４７）と、 前記切り替え手段が閉じた状態から開いた状態に切り替わるとき、少なくとも
   前記プロセッサが現在の通信を終了するために必要な時間（Ｔ_SC）だけ、前記マ
   イクロプロセッサの電源電圧（Ｖ_DD）を決められたしきい値（Ｖ２）を越えた値
   に保つコンデンサ（２５）と、から構成されることを特徴とする請求項１に記載
   のリーダ（２０―６０）。
3. 【請求項３】 前記切り替え手段が開いていることを検出する手段が、前記マイクロプロセッ
   サの電源電圧（Ｖ_DD）と基準電圧（Ｖ_REF）を比較するように環境設定された比
   較器（３５）を備えたことを特徴とする請求項２に記載のリーダ。
4. 【請求項４】 前記基準電圧（Ｖ_REF）が、前記切り替え手段（２４）を通過することなく、
   前記電圧電源（２１）により供給される電圧（Ｖ_E）の手段により生成されるこ
   とを特徴とする請求項３に記載のリーダ。
5. 【請求項５】 前記基準電圧（Ｖ_REF）が、前記電圧電源（２１）により供給され、分圧器（
   ３７、３８）により配電されることを特徴とする請求項４に記載のリーダ。
6. 【請求項６】 前記分圧器（３７、３８）が、前記マイクロプロセッサに電源が投入されてい
   ない時は開状態の切り替え器（３９）を介してアースに接続していることを特徴
   とする請求項５に記載のリーダ。
7. 【請求項７】 通信を終了する手段は、切り替え手段（２４）が開いたために、前記比較器（
   ３５）の出力値が変化する時に、割り込み信号を生成する手段（４１、４５、４
   ６）を備えたことを特徴とする請求項３から６のいずれかに記載のリーダ。
8. 【請求項８】 前記第一切り替え手段（２４）が開いていることを検出する手段が、前記カー
   ドが前記ハウジングの移動終端にあると閉じ、前記カードが前記ハウジングの移
   動終端にない場合は開くように環境設定されている第二切り替え手段（６１）を
   備えたことを特徴とする請求項２に記載のリーダ（６０）。
9. 【請求項９】 前記第二切り替え手段（６１）が、電圧源に接続した第一端子を備えており、
   第二端子はマイクロプロセッサにより監視されることを特徴とする請求項８に記
   載のリーダ。
10. 【請求項１０】 前記通信を終了する手段が、前記第二切り替え手段（６１）が閉じた状態から
    開いた状態に切り替わるときに割り込み信号を生成する手段（６２、４０、４１
    、４５、４６）を備えたことを特徴とする請求項８または９のいずれかに記載の
    リーダ。
11. 【請求項１１】 前記電圧源が電池（２１）であることを特徴とする先行する請求項のいずれか
    に記載のリーダ。
12. 【請求項１２】 前記電源電圧（Ｖ_DD）と前記基準電圧（Ｖ_REF）を受ける、制御トランジスタ
    （ＮＭ１、ＮＭ３）と、少なくとも一つのバラストトランジスタ（ＰＭ２、ＰＭ
    ４）とをそれぞれが有した二つの入力分岐を具備した比較器（３５−２、３５−
    ３）を備え、 前記比較器が、 前記二つの入力分岐の中の一つ入力分岐のバラストトランジスタ（ＰＭ４）に
    並列に接続した追加のバラストトランジスタ（ＰＭ８）と、 前記比較器の出力電圧（Ｖ_OUT）が第一状態（Ｖ_DD）である時に、前記追加の
    バラストトランジスタ（ＰＭ４）の制御入力側を他のバラストトランジスタの制
    御入力側に接続する手段（ＰＭ１０、ＩＶ２、ＩＶ２’）と、 前記比較器の出力電圧（Ｖ_OUT）が第二状態（ＧＮＤ）である時に、前記比較
    器がその出力状態に応じて、切り替えヒステリシスを有するように前記追加のバ
    ラストトランジスタ（ＰＭ８）を遮断する手段（ＰＭ９）と、を備えたことを特
    徴とする請求項３に記載のリーダ（２０）。
13. 【請求項１３】 前記比較器（３５−３）がさらに、 前記比較器の出力電圧（Ｖ_OUT）が第二状態（ＧＮＤ）から第一状態（Ｖ_DD）
    に切り替わる移行期間に前記追加のバラストトランジスタ（ＰＭ８）を導通する
    ように動作させる手段（ＩＶ２’、ＮＭ１１、ＮＭ１２）を備えたことを特徴と
    する請求項１２に記載のリーダ。
14. 【請求項１４】 前記比較器（３５−３）がさらに、 前記比較器の出力電圧（Ｖ_OUT）が第一状態（Ｖ_DD）から第二状態（ＧＮＤ）
    に切り替わる移行期間に前記バラストトランジスタ（ＰＭ２、ＰＭ４、ＰＭ８）
    を遮断する手段（ＩＶ２’、ＰＭ９、ＰＭ１０）を備えたことを特徴とする請求
    項１２または１３のいずれかに記載のリーダ。
15. 【請求項１５】 移行期間に前記追加のバラストトランジスタを遮断する、または導通するよう
    に動作させる手段は、 前記移行期間に、前記比較器の出力の新しい状態に応じた制御信号を前記追加の
    バラストトランジスタ（ＰＭ８）に適用することを遅延する手段（ＩＶ２’）を
    備えたことを特徴とする請求項１３または１４のいずれかに記載のリーダ。