DE4425337C2 - Schaltungsstruktur mit mindestens einem feldeffektgesteuerten Bauelement und Verfahren zu deren Herstellung - Google Patents

Schaltungsstruktur mit mindestens einem feldeffektgesteuerten Bauelement und Verfahren zu deren Herstellung

Info

Publication number
DE4425337C2
DE4425337C2 DE19944425337 DE4425337A DE4425337C2 DE 4425337 C2 DE4425337 C2 DE 4425337C2 DE 19944425337 DE19944425337 DE 19944425337 DE 4425337 A DE4425337 A DE 4425337A DE 4425337 C2 DE4425337 C2 DE 4425337C2
Authority
DE
Germany
Prior art keywords
doped region
doped
control electrode
region
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19944425337
Other languages
English (en)
Other versions
DE4425337A1 (de
Inventor
Klaus-Guenter Dipl P Oppermann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19944425337 priority Critical patent/DE4425337C2/de
Publication of DE4425337A1 publication Critical patent/DE4425337A1/de
Application granted granted Critical
Publication of DE4425337C2 publication Critical patent/DE4425337C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1058—Channel region of field-effect devices of field-effect transistors with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Description

Schaltungsstruktur mit mindestens einem feldeffektgesteuerten Bauelement und Verfahren zu deren Herstellung.
In der Hochvolttechnologie werden Bauelemente mit einer Span­ nungsfestigkeit über 100 Volt, insbesondere im Bereich zwi­ schen 300 Volt und 700 Volt benötigt. Derartige Bauelemente werden vielfach als Leistungsbauelemente bezeichnet. Insbe­ sondere für Hochfrequenzanwendungen sollten diese Bauelemente eine geringe Eingangskapazität aufweisen.
Aus der Literatur (siehe Jap. Ann. Rev. Electr., Comp. & Te­ lecomm., "Semicond. Technol." 1982, Ed. J. Nishizawa, Seiten 201 bis 219; IEEE Transactions on Electron Devices, Vol. ED-32, No. 4 April 1985, Seite 822, J. Nishizawa, "bow-boss High-Speed Switching Devices, 2300 V 150 A Static Induction Thyristor"; IEEE Transactions on Electron Devices, Vol. ED-32, No. 6, June 1986, Y. Nakamura et al., "Experimental Study on current Gain of BSIT", Seiten 810 bis 815; IEEE Transacti­ ons on Electron Devices, Vol. 35, No. 10, October 1988, G. Vitale and G. Busatto, "The Turnoff Transient of the Bipolar- Mode Field Effekt Transistor", Seiten 1676 bis 1682; Proceedings of the 5th International Symposium on Power Se­ miconductor Devices and ICs 1993, H. Takagi et al., "High Voltage Bipolar Mode SIT with bow Power Loss", Seiten 276 bis 280; IEEE Transactions on Electron Devices, Vol. ED-34, No. 6, June 1987, J. Nishizawa et al., "A Double-Gate-Type Sta­ tic-Induction Thyristor", Seiten 1396 bis 1406 und J. Nishi­ zawa, "Junction Field-Effect Devices", Seiten 241 bis 272, in: "Semiconductor Devices for Power Conditioning", Roland Sittig, Editor, Plenum Press, New York, 1982, ISBN 0-306-41131-8) sind verschiedene Bauelemente bekannt, die diese An­ forderungen erfüllen. Diese Bauelemente sind unter den fol­ genden Bezeichnungen bekannt:
Junction-Feldeffekt-Transistor (JFET), Static Induction Tran­ sistor (SIT), Static Induction Thyristor (SITh), Bipolar-Mode Static Induction Transistor (BSIT), Field controlled Transi­ stor (FCT), Field controlled Thyristor (FCTh).
Das wesentliche Funktionsprinzip dieser Bauelemente besteht darin, daß ein Stromfluß zwischen einem ersten dotierten Ge­ biet und einem zweiten dotierten Gebiet durch das elektrische Feld einer mit einem Potential beaufschlagten Steuerelektrode steuerbar ist. Dieses erfolgt zum Beispiel über die Raumla­ dungszone eines oder mehrerer pn-Übergänge oder Schottky-Di­ oden oder über die Verarmungszone eines MOS-Gates.
Die aus den vorstehend genannten Literaturstellen bekannten Bauelemente sind Einzelbauelemente, bei denen der Hauptstrom­ fluß von der Vorderseite zur Rückseite eines Chips gerichtet ist. Das erste dotierte Gebiet ist an der Vorderseite ange­ ordnet, während das zweite dotierte Gebiet an der Rückseite angeordnet ist. Die Steuerelektrode ist das erste dotierte Gebiet umgebend an der Vorderseite angeordnet, so daß durch Anlegen eines Potentials an die Steuerelektrode ein Stromfluß zwischen dem ersten dotierten Gebiet und dem zweiten dotierten Gebiet unterbrochen werden kann. Die Bauelemente werden an der Vorder- und der Rückseite kontaktiert. Sie sind daher zur Integration in eine integrierte Schaltung nicht ge­ eignet.
Aus A. S. Grove, "Physics and Technology of Semiconductor De­ vices", ISBN 0-471-32998-3 John Wiley and Sons, Inc., New York-London-Sidney; 1967, Seiten 243 bis 257 sind Feldeffekt­ transistoren bekannt, die zur monolithischen Integration ge­ eignet sind. Derartige Transistoren werden vielfach als late­ rale Transistoren bezeichnet. Bei diesen Feldeffekttransisto­ ren sind das erste dotierte Gebiet, das zweite dotierte Ge­ biet und die Steuerelektrode im Bereich der Vorderseite eines Chips angeordnet. Die dotierten Gebiete sind in einer Wanne angeordnet, die durch einen pn-Übergang zum Chip hin isoliert ist. Eine erste Steuerelektrode ist zwischen dem ersten und dem zweiten dotierten Gebiet angeordnet, während eine zweite Steuerelektrode vorgesehen ist, über die das Potential am Wannenboden einstellbar ist. Zur Unterbrechung eines Strom­ flusses zwischen dem ersten dotierten Gebiet und dem zweiten dotierten Gebiet wird an die erste Steuerelektrode ein Poten­ tial angelegt. Die zweite Steuerelektrode wird dabei minde­ stens auf konstantem Potential gehalten oder ebenfalls mit einem Steuerpotential beaufschlagt. Auf diese Weise wird der Stromfluß zwischen dem pn-Übergang und der Vorderseite des Chips im Bereich der ersten Steuerelektrode abgeschnürt.
Die Ausdehnung der Weite des Strompfades ist an die Tiefe der Wanne gekoppelt. Bei Leistungsbauelementen werden Wannen mit einer Tiefe von etwa 20 µm verwendet. Dabei sind relativ hohe Steuerelektrodenspannungen, im Bereich von 200 Volt bis 300 Volt, zur Stromabschnürung erforderlich.
Aus W. Shockley, Proc. IRE, Bd. 40, 1952, S. 1289 bis 1313, ist ein stabförmiger Feldeffekttransistor bekannt, der zwei n⁺-dotierte Gebiete aufweist. Das eine n⁺-dotierte Gebiet ist als Kern des Stabes und das andere als größerer Mantel des Stabes ausgebildet. Zwischen diesen n⁺-dotierten Gebieten sind stabförmige Steuerelektrodenelemente angeordnet, über die ein Stromfluß zwischen dem n⁺-dotierten Kern und dem n⁺-dotierten Mantel steuerbar ist. Der Feldeffekttransistor ist ein diskretes Bauelement.
Der Erfindung liegt das Problem zugrunde, ein feldeffektge­ steuertes Bauelement anzugeben, das lateral und damit monoli­ thisch integrierbar ist, das eine Spannungsfestigkeit von mindestens 100 Volt aufweist und bei dem die zur Abschnürung des Stromkanals erforderliche Steuerelektrodenspannung ge­ genüber bekannten, integrierbaren Bauelementen reduziert ist. Weiterhin soll ein Verfahren zur Herstellung einer derartigen Schaltungsstruktur angegeben werden.
Dieses Problem wird erfindungsgemäß gelöst durch eine Schal­ tungsstruktur gemäß Anspruch 1, 3, 4 und 5 sowie ein Verfahren zu deren Herstellung gemäß Anspruch 12. Weitere Ausgestaltungen der Erfindung gehen aus den übrigen Ansprüchen hervor.
Die erfindungsgemäße Schaltungsstruktur weist eine Isolati­ onsstruktur auf, die ein aktives Gebiet begrenzt. In dem ak­ tiven Gebiet ist das feldeffektgesteuerte Bauelement angeord­ net. Es umfaßt ein erstes dotiertes Gebiet und ein zweites dotiertes Gebiet, die beide an eine Hauptfläche des Halblei­ tersubstrates angrenzen. Der Stromfluß zwischen dem ersten dotierten Gebiet und dem zweiten dotierten Gebiet ist über eine Steuerelektrodenanordnung steuerbar. Diese Steuerelek­ trodenanordnung ist zwischen dem ersten dotierten Gebiet und dem zweiten dotierten Gebiet angeordnet. Sie umfaßt mehrere Steuerelektrodenelemente, die sich im wesentlichen senkrecht zur Hauptfläche von der Hauptfläche bis auf die Isolations­ struktur erstrecken. Die Steuerelektrodenelemente sind zwi­ schen dem ersten dotierten Gebiet und dem zweiten dotierten Gebiet so nebeneinander angeordnet, daß ein Stromfluß zwi­ schen dem ersten dotierten Gebiet und dem zweiten dotierten Gebiet jeweils zwischen benachbarten Steuerelektrodenelemen­ ten hindurch erfolgt. Die Steuerelektrodenelemente sind un­ tereinander elektrisch miteinander verbunden.
Durch Anlegen einer Steuerspannung an die Steuerelektroden­ anordnung wird der Stromfluß zwischen dem ersten dotierten Gebiet und dem zweiten dotierten Gebiet jeweils zwischen be­ nachbarten Steuerelektrodenelementen abgeschnürt. Die dafür erforderliche Steuerspannung ist dabei von dem Abstand be­ nachbarter Steuerelektrodenelemente abhängig und nicht von der Tiefe des aktiven Gebietes, wie dies im Stand der Technik der Fall ist. Der Abstand benachbarter Steuerelektrodenele­ mente wird entsprechend den Anforderungen an die Steuerspan­ nung eingestellt.
Die Kennlinie des Bauelementes ist über die genaue Anordnung und Form der Steuerelektrodenelemente einstellbar. Werden die Steuerelektrodenelemente rund oder quadratisch ausgebildet und in der Nähe des ersten dotierten Gebietes angeordnet, das in diesem Fall als Source verschaltet wird, so ergibt sich ein Bauelement mit einer triodenartigen Kennlinie. Werden die Steuerelektroden in Stromflußrichtung verlängert, so ergibt sich eine plattenartige Steuerstruktur und ein Ausgangskenn­ linienfeld mit Sättigungscharakteristik.
Durch die Form der Steuerelektrodenelemente läßt sich weiter­ hin die Kennlinie des Bauelementes beeinflussen. Weisen die Steuerelektrodenelemente in einer Ebene parallel zur Haupt­ fläche des Halbleitersubstrats einen rechteckigen Querschnitt auf, dessen Ausdehnung in Stromflußrichtung größer ist als senkrecht dazu, so ergibt sich ein Bauelement mit einem Aus­ gangskennlinienfeld mit Sättigungscharakteristik. Weisen die Steuerelektrodenelemente einen quadratischen oder runden Querschnitt auf, so hat das Bauelement den kürzestmöglichen gesteuerten Kanalbereich und eine triodenartige Kennlinie. Ein solches Bauelement ist insbesondere als Hochfrequenzlei­ stungsschalter geeignet.
Die Steuerelektrodenanordnung kann sowohl als pn-Übergang als auch als Schottky-Diode oder in MOS-Technik realisiert wer­ den. Für Hochfrequenzanwendungen ist die Variante mit pn-Übergang vorzuziehen.
Sind das erste dotierte Gebiet und das zweite dotierte Gebiet vom selben Leitfähigkeitstyp dotiert, so bilden sie Source- und Drain-Gebiet eines Leistungstransistors.
Es liegt im Rahmen der Erfindung, das erste dotierte Gebiet und das zweite dotierte Gebiet vom entgegengesetzten Leitfä­ higkeitstyp zu dotieren. In diesem Fall sind die Steuerelek­ trodenanordnung und das zweite dotierte Gebiet in einem drit­ ten dotierten Gebiet angeordnet, das vom Leitfähigkeitstyp des ersten dotierten Gebietes dotiert ist. In diesem Fall stellt das zweite dotierte Gebiet eine Emitterstruktur und das dritte dotierte Gebiet einen Driftbereich dar, dessen Leitfähigkeit im durchgeschalteten Zustand durch von der Emitterstruktur injizierte Ladungsträgern moduliert wird. Um diese zusätzlichen badungsträger beim Abschalten schneller abfließen zu lassen, liegt es im Rahmen der Erfindung, zwi­ schen der Steuerelektrodenanordnung und dem zweiten dotierten Gebiet eine Hilfselektrodenanordnung vorzusehen, die mit dem dritten dotierten Gebiet einen ohmschen Kontakt bildet. Die Hilfselektrodenanordnung umfaßt mehrere Hilfselektrodenele­ mente, die sich senkrecht zur Hauptfläche von der Hauptfläche bis auf die Isolationsstruktur erstrecken. Die Hilfselektro­ denelemente sind vorzugsweise von demselben Leitfähigkeitstyp dotiert wie das dritte dotierte Gebiet, weisen jedoch eine höhere Dotierstoffkonzentration auf.
Es liegt im Rahmen der Erfindung, das aktive Gebiet als do­ tierte Wanne zu realisieren, die in einem vom entgegengesetz­ ten Leitfähigkeitstyp dotierten Halbleitersubstrat, insbeson­ dere aus monokristallinem Silizium, angeordnet ist. Als Iso­ lationsstruktur wirkt in diesem Fall der die Wanne begren­ zende pn-Übergang. Die Steuerelektrodenelemente reichen in diesem Fall bis zu dem pn-Übergang am Wannenboden. Das Substrat wird im Betrieb des Bauelementes auf ein Referenzpo­ tential gelegt.
Für Hochvoltanwendungen mit einer Spannungsfestigkeit von mindestens 300 Volt wird die Isolationsstruktur vorzugsweise durch eine vergrabene Isolationsschicht und einen Isolations­ graben realisiert, der das aktive Gebiet ringförmig um­ schließt. Diese Ausführungsform wird vorzugsweise in einem SOI-Substrat realisiert. Als vergrabene Isolationsschicht, die das aktive Gebiet nach unten hin begrenzt, wird dabei die SiO₂-Schicht des SOI-Substrats verwendet. Das aktive Gebiet wird in der auf der SiO₂-Schicht angeordneten einkristallinen Siliziumschicht realisiert. Der Isolationsgraben wird durch eine Grabenätzung erzeugt, bei der die Oberfläche der SiO₂-Schicht des SOI-Substrats freigelegt wird. Anschließend wird der Graben mit isolierendem Material aufgefüllt. Zur Verbes­ serung der Spannungsfestigkeit wird vor der Auffüllung des Grabens eine Dotierstoffquelle, zum Beispiel Borglas, Phos­ phorglas, dotiertes polykristallines oder amorphes Silizium oder ähnliches eingebracht und durch Ausdiffusion ein dem Graben benachbartes Diffusionsgebiet erzeugt. Die Dotier­ stoffquelle wird anschließend entfernt oder durch Aufoxida­ tion zur Füllung des Grabens verwendet.
Zur Herstellung der erfindungsgemäßen Schaltungsstruktur ist es vorteilhaft, ein SOI-Substrat zu verwenden und gleichzei­ tig mit der Atzung des Isolationsgrabens Gräben für die Steu­ erelektrodenelemente zu ätzen. In diesem Fall reichen die Gräben bis auf die vergrabene Isolationsschicht des SOI-Substrats. Zur Bildung eines pn-Übergangs für die Steuerelek­ trodenelemente wird in die entsprechenden Gräben eine Dotier­ stoffquelle eingebracht und durch Ausdiffusion ein Grabendif­ fusionsgebiet erzeugt. Dieses erfolgt vorzugsweise gleichzei­ tig mit der Bildung der Diffusionsgebiete aus dem Isolations­ graben, so daß keine zusätzlichen Prozeßschritte zur Bildung der erfindungsgemäßen Steuerelektrodenelemente erforderlich werden.
Sollen in dieser Ausführungsform die Steuerelektrodenelemente als Schottky-Kontakte oder MOS-Gates ausgeführt werden, wer­ den die Gräben mit einem einen Schottky-Kontakt bildenden Me­ tall, insbesondere Platinsilizid, versehen oder mit einem Ga­ teoxid und einer leitfähigen Gateelektrode, zum Beispiel aus dotiertem Polysilizium, versehen.
Es liegt im Rahmen der Erfindung, das erste dotierte Gebiet durch Ausdiffusion aus dem Isolationsgraben herzustellen. In diesem Fall erstreckt sich das erste dotierte Gebiet von der Hauptfläche bis zur Isolationsstruktur.
Im folgenden wird die Erfindung anhand der Figuren und der Ausführungsbeispiele näher erläutert.
Fig. 1 zeigt eine Aufsicht auf einen erfindungsgemäßen Fel­ deffekttransistor.
Fig. 2 zeigt eine perspektivische Ansicht des in Fig. 1 mit dem strichpunktierten Rahmen II bezeichneten Aus­ schnittes des Feldeffekttransistors.
Fig. 3 zeigt eine Aufsicht auf einen Feldeffekttransistor, bei dem Source- und Drain-Gebiete bis auf die Isola­ tionsstruktur reichen.
Fig. 4 zeigt den in Fig. 3 mit IV-IV bezeichneten Schnitt.
Fig. 5 zeigt eine Aufsicht auf ein Bauelement mit einer Emitterstruktur.
Fig. 6 zeigt den in Fig. 5 mit VI-VI bezeichneten Schnitt.
Fig. 7 zeigt eine Aufsicht auf einen Feldeffekttransistor, bei dem eine Steuerelektrodenanordnung mit einem ei­ nem Isolationsgraben benachbarten Diffusionsgebiet verbunden ist.
Fig. 8 zeigt den in Fig. 7 mit VIII-VIII bezeichneten Schnitt.
Fig. 9 zeigt eine Aufsicht auf ein Bauelement mit einer Emitterstruktur und einer Hilfselektrodenanordnung.
Fig. 10 zeigt den in Fig. 9 mit X-X bezeichneten Schnitt.
Fig. 11 zeigt eine Aufsicht auf eine Multizellenstruktur, wie sie für höhere Ströme benötigt wird.
Metallisierungen, Feldplatten und ähnliches sind in den Figuren der Übersichtlichkeit halber nicht dargestellt.
1. Ausführungsbeispiel
In einem Halbleitersubstrat 101, das ein SOI-Substrat ist und eine monokristalline Siliziumscheibe 1011, eine Isolations­ schicht 1012 aus zum Beispiel SiO₂ sowie eine darauf angeord­ nete monokristalline Siliziumschicht 1013 umfaßt, wird ein aktives Gebiet durch einen umgebenden Isolationsgraben 102 definiert (siehe Fig. 1 und Fig. 2). Der Isolationsgraben 102 ist zum Beispiel mit SiO₂ gefüllt und reicht von einer Hauptfläche 103 bis auf die Isolationsschicht 1012. Die mono­ kristalline Siliziumschicht 1013 weist eine Dicke von zum Beispiel 20 µm auf und ist n⁻-dotiert mit einer Dotierstoff­ konzentration von 6×10¹⁴ cm-3.
Das aktive Gebiet, das von dem Isolationsgraben 102 umgeben ist, ist in der monokristallinen Siliziumschicht 1013 ange­ ordnet. Der Isolationsgraben 102 und die Isolationsschicht 1012, die zum Beispiel eine Dicke von 2 µm aufweist, bilden eine Isolationsstruktur, die das aktive Gebiet vollständig umgibt.
Die monokristalline Siliziumschicht 1013 weist an der der Isolationsschicht 1012 abgewandten Seite die Hauptfläche 103 auf. An die Hauptfläche 103 angrenzend sind in dem aktiven Gebiet ein erstes dotiertes Gebiet 104 und ein zweites do­ tiertes Gebiet 105 angeordnet. Das erste dotierte Gebiet 104 und das zweite dotierte Gebiet 105 sind n⁺-dotiert und weisen eine Dotierstoffkonzentration von jeweils Cs = 10¹⁹ cm-3 auf. Sie weisen eine Tiefe von zum Beispiel 0,5 µm auf. Zwischen dem ersten dotierten Gebiet 104 und dem zweiten dotierten Gebiet 105 ist eine Steuerelektrodenanordnung 106 angeordnet. Die Steuerelektrodenanordnung 106 umfaßt eine Vielzahl von Steuerelektrodenelementen, die jeweils von der Hauptfläche 103 bis auf die Oberfläche der Isolationsschicht 1012 reichen. Die Steuerelektrodenelemente umfassen jeweils ein Grabendiffusionsgebiet 1061, das p⁺-dotiert ist mit einer Do­ tierstoffkonzentration von Cs = 10¹⁹ cm-3 sowie eine Graben­ füllung 1062. Die Grabenfüllung 1062 besteht zum Beispiel aus SiO₂ oder aus p-dotiertem Polysilizium.
Das erste dotierte Gebiet 104, das zweite dotierte Gebiet 105 und die Steuerelektrodenelemente 1061, 1062 sind in einem n⁻-dotierten Driftbereich 107 angeordnet, der aus dem Ausgangs­ material der monokristallinen Siliziumschicht 1013 gebildet wird. Er weist eine Dotierstoffkonzentration von zum Bei­ spiel 6×10¹⁴ cm-3 auf.
Benachbarte Steuerelektrodenelemente 1061, 1062 sind so ange­ ordnet, daß ein Stromfluß zwischen dem ersten dotierten Ge­ biet 104 und dem zweiten dotierten Gebiet 105 im Driftbereich 107 zwischen benachbarten Steuerelektrodenelementen 1061, 1062 hindurch möglich ist. Benachbarte Steuerelektrodenele­ mente 1061, 1062 sind über p⁺-dotierte Verbindungsgebiete 1063 elektrisch miteinander verbunden. Die Steuerelektroden­ anordnung 106 ist über Kontakte 1064 elektrisch kontaktier­ bar, die vorzugsweise an der Oberfläche der dotierten Verbin­ dungsgebiete 1063 angeordnet sind.
Die Steuerelektrodenelemente 1061, 1062 weisen parallel zur Hauptfläche 103 eine Ausdehnung von zum Beispiel 10 µm×10 µm auf. Der Abstand zwischen benachbarten Steuerelektroden­ elementen 1061, 1062 beträgt zum Beispiel 12 µm. In diesem Fall ist eine Spannung von 15 Volt ausreichend, um einen Stromfluß zwischen dem ersten dotierten Gebiet 104 und dem zweiten dotierten Gebiet 105 zu unterbrechen. In dem erfin­ dungsgemäßen Bauelement wird im Vergleich zum Stand der Tech­ nik eine erheblich geringere Spannung zur Steuerung benötigt, da durch die durch die Steuerspannung bewirkte Raumla­ dungszone nur der Spalt zwischen benachbarten Steuerelektro­ denelementen 1061, 1062, der beispielsweise 12 µm beträgt, unterbrochen werden muß.
Zur Verbesserung der Spannungsfestigkeit des Bauelementes ist dem Isolationsgraben 102 benachbart ein p⁺-dotiertes Diffusi­ onsgebiet 108 und zwischen dem ersten dotierten Gebiet 104 und dem Diffusionsgebiet 108 eine p⁺-dotierte Wanne 109 und, diese umschließend, eine p-dotierte Wanne 110 angeordnet. Ein Kontakt 1041 kontaktiert das erste dotierte Gebiet 104 und die p⁺-dotierte Wanne 109 gleichzeitig, so daß diese im Be­ trieb des Bauelementes auf gleiches Potential gelegt werden. Ein Kontakt 1051 kontaktiert das zweite dotierte Gebiet 105.
Das anhand von Fig. 1 und Fig. 2 beschriebene Bauelement stellt einen Feldeffekttransistor dar, dessen Source das er­ ste dotierte Gebiet 104 und dessen Drain das zweite dotierte Gebiet 105 bildet. Der Kontakt 1041 und der Kontakt 1051 wer­ den im Betrieb des Bauelementes mit einer Spannungsdifferenz von ca. 500 Volt beaufschlagt. Mit einer Steuerspannung von 15 Volt am Kontakt 1064 der Steuerelektrodenanordnung 106 lassen sich Ströme von ca. 50 A/cm² schalten.
Die anhand von Fig. 1 und Fig. 2 erläuterte Schaltungs­ struktur wird vorzugsweise auf folgende Weise hergestellt: Unter Verwendung einer Grabenmaske aus zum Beispiel einer Mehrfachschicht aus SiO₂, Si₃N₄ und SiO₂ werden durch reakti­ ves Ionenätzen gleichzeitig Gräben erzeugt für den Isolati­ onsgraben 102 und für die Steuerelektrodenelemente 1061, 1062. In die Gräben wird eine Dotierstoffquelle, zum Beispiel Borsilikatglas oder p-dotiertes amorphes Silizium ein­ gebracht. In einem Diffusionsschritt wird das Diffusionsge­ biet 108 und die Grabendiffusionsgebiete 1061 erzeugt. An­ schließend wird der Isolationsgraben 102 zum Beispiel mit SiO₂ aufgefüllt. Gleichzeitig können die Grabenfüllungen 1062 erzeugt werden. Nachfolgend werden durch maskierte Im­ plantation die dotierten Verbindungsgebiete 1063 und die p⁺-dotierte Wanne 109 gebildet. Durch maskierte Implantation und Eintreiben des Dotierstoffes wird die p-dotierte Wanne 110 gebildet. In einem weiteren Implantationsschritt mit n-dotie­ renden Ionen werden unter Verwendung einer weiteren Maske das erste dotierte Gebiet 104 und das zweite dotierte Gebiet 105 gebildet.
2. Ausführungsbeispiel
In einem Halbleitersubstrat 201, das ein zum Beispiel durch wafer bonden hergestelltes SOI-Substrat ist und eine monokri­ stalline Siliziumscheibe 2011, eine darauf angeordnete Isola­ tionsschicht 2012 und eine darauf angeordnete monokristalline Siliziumschicht 2013 umfaßt ist ein Isolationsgraben 202 an­ geordnet, der von einer Hauptfläche 203 der Siliziumschicht 2013 bis auf die Isolationsschicht 2012 reicht (siehe Fig. 3 und Fig. 4). Die Isolationsschicht 2012 besteht zum Beispiel aus SiO₂ und weist eine Dicke von zum Beispiel 2 µm auf. Die Siliziumschicht 2013 weist eine Dicke von zum Beispiel 20 µm auf und ist n⁻-dotiert mit einer Dotierstoffkonzentration von 6×10¹⁴ cm-3.
Der Isolationsgraben 202 ist zum Beispiel mit SiO₂ gefüllt und umschließt ein aktives Gebiet in der Siliziumschicht 2013 vollständig.
Dem Isolationsgraben unmittelbar benachbart ist ein erstes dotiertes Gebiet 204 angeordnet, das zum Beispiel n⁺-dotiert ist mit einer Dotierstoffkonzentration von Cs = 10¹⁹ cm-3.
In dem aktiven Gebiet ist ein zweites dotiertes Gebiet 205 angeordnet, das von der Hauptfläche 203 bis auf die Oberflä­ che der Isolationsschicht 2012 reicht. Das zweite dotierte Gebiet 205 ist zum Beispiel n⁺-dotiert mit einer Dotierstoff­ konzentration von Cs = 10¹⁹ cm-3.
Zwischen dem ersten dotierten Gebiet 204 und dem zweiten do­ tierten Gebiet 205 ist eine Steuerelektrodenanordnung 206 an­ geordnet. Die Steuerelektrodenanordnung 206 umfaßt Steuere­ lektrodenelemente 2061, die von der Hauptfläche 203 bis auf die Oberfläche der Isolationsschicht 2012 reichen. Die Steuerelektrodenelemente 2061 sind durch Gräben gebildet, die von der Hauptfläche bis auf die Oberfläche der Isolati­ onsschicht 2012 reichen und die mit einem Metall gefüllt sind, das einen Schottky-Kontakt bewirkt. Als Metall ist da­ für zum Beispiel Platinsilizid geeignet. Die Steuerelektrode­ nelemente 2061 sind durch Metallverbindungen 2062, die auf der Hauptfläche 203 angeordnet sind, miteinander verbunden. Die Metallverbindungen werden zum Beispiel aus Aluminium ge­ bildet.
Das erste dotierte Gebiet 204, das zweite dotierte Gebiet 205 und die Steuerelektrodenelemente 2061 sind in einem Driftbe­ reich 207 angeordnet, der durch das Ursprungsmaterial der Si­ liziumschicht 2013 gebildet wird und der n⁻-dotiert ist mit einer Dotierstoffkonzentration von zum Beispiel 6×10¹⁴ cm-3. Durch Anlegen einer Steuerspannung an die Steuerelek­ trodenanordnung 206 wird der Strompfad zwischen benachbarten Steuerelektrodenelementen 2061 abgeschnürt. Bei einem Abstand der Steuerelektrodenelemente 2061 von zum Beispiel 10 µm ist dazu eine Steuerspannung von ca. 15 Volt ausreichend.
Alternativ kann der Graben für die Steuerelektrodenelemente 2061 statt mit dem einen Schottky-Kontakt bildenden Metall mit einem Gateoxid und einer Gateelektrode zum Beispiel aus dotiertem Polysilizium versehen werden. Die Gateelektrode der benachbarten Steuerelektrodenelemente 2061 werden dann ebenfalls über Metallverbindungen 2062 miteinander verbunden. In diesem Fall wird der Strompfad zwischen benachbarten Steu­ erelektrodenelementen 2061 bei Anlegen einer Steuerspannung an die Steuerelektrodenanordnung 206 durch die Verarmungszone unter dem MOS-Gate abgeschnürt. Da die Flanken der Gräben für die Steuerelektrodenelemente 2061 vollständig mit Gateoxid und Gateelektrode bedeckt sind, findet wiederum ein Abschnüren über die gesamte Tiefe des Driftbereichs 207 statt. Bei einem Abstand der Steuerelektrodenelemente 2061 von zum Beispiel 3 µm ist dafür eine Steuerspannung von ca. 1 Volt erforderlich.
Das anhand von Fig. 3 und 4 erläuterte Bauelement, das ein Leistungstransistor ist, wird zum Beispiel folgendermaßen hergestellt: Durch eine Grabenätzung unter Verwendung einer Grabenmaske aus SiO₂, Si₃N₄ und SiO₂ werden in einem Schritt Gräben für den Isolationsgraben 202, die Steuerelektrodenele­ mente 2061 und das zweite dotierte Gebiet 205 hergestellt. Anschließend werden der Graben für den Isolationsgraben 2,02 und für das zweite dotierte Gebiet 205 mit n⁺-dotiertem Poly­ silizium gefüllt. Durch Ausdiffusion aus dem Graben für den Isolationsgraben 202 wird das erste dotierte Gebiet 204 ge­ bildet. Anschließend wird der Isolationsgraben mit isolieren­ dem Material, zum Beispiel SiO₂ aufgefüllt. Die Gräben für die Steuerelektrodenelemente 2061 werden mit einem für Schottky-Kontakte geeigneten Metall, zum Beispiel Platinsili­ zid oder mit einem Gateoxid und einer Gateelektrode zum Bei­ spiel aus dotiertem Polysilizium versehen. Die Steuerelek­ trodenelemente 2061 werden durch Metallverbindungen 2062 mit­ einander verbunden.
3. Ausführungsbeispiel
In einem Halbleitersubstrat 301, das ein zum Beispiel durch wafer bonden hergestelltes SOI-Substrat ist und das eine monokristalline Siliziumscheibe 3011, darauf eine Isolations­ schicht 3012 aus zum Beispiel SiO₂ und darauf eine monokri­ stalline Siliziumschicht 3013 umfaßt, ist ein Isolationsgra­ ben 302 angeordnet, der von einer Hauptfläche 303 der Silizi­ umschicht bis auf die Isolationsschicht 3012 reicht (siehe Fig. 5 und Fig. 6). Die Isolationsschicht 3012 weist eine Dicke von zum Beispiel 2 µm auf. Die Siliziumschicht 3013 weist eine Dicke von zum Beispiel 20 µm auf und ist n⁻-do­ tiert mit einer Dotierstoffkonzentration von zum Beispiel 6×10¹⁴ cm-3. Der Isolationsgraben 302 ist zum Beispiel mit SiO₂ gefüllt und umschließt ein aktives Gebiet in der Silizium­ schicht 3013 vollständig.
In dem aktiven Gebiet sind ein erstes dotiertes Gebiet 304 und ein zweites dotiertes Gebiet 305 angeordnet. Das erste dotierte Gebiet 304 weist eine Tiefe von zum Beispiel 0,5 um auf und ist zum Beispiel n⁺-dotiert mit einer Dotierstoff­ konzentration von Cs = 10¹⁹ cm-3. Das zweite dotierte Gebiet 305 weist eine Tiefe von zum Beispiel 0,5 µm auf und ist p⁺-dotiert mit einer Dotierstoffkonzentration von Cs = 10¹⁹ cm-3. Das zweite dotierte Gebiet 305 ist in eine n-dotierte Wanne 3051 eingebettet.
Zwischen dem ersten dotierten Gebiet 304 und dem zweiten do­ tierten Gebiet 305 ist eine Steuerelektrodenanordnung 306 an­ geordnet. Die Steuerelektrodenanordnung 306 umfaßt Steuer­ elektrodenelemente 3061, die jeweils von der Hauptfläche 303 bis auf die Oberfläche der isolierenden Schicht 3012 reichen. Die Steuerelektrodenelemente 3061 sind analog wie in dem 1. Ausführungsbeispiel, durch ein p⁺-dotiertes Grabendiffusions­ gebiet und eine Grabenfüllung aus zum Beispiel SiO₂ oder do­ tiertem Polysilizium (nicht im einzelnen dargestellt) gebil­ det. Benachbarte Steuerelektrodenelemente 3061 sind über ein dotiertes Verbindungsgebiet 3062 miteinander verbunden. Das dotierte Verbindungsgebiet 3062 weist dabei eine Tiefe von zum Beispiel 0,5 µm auf. Die Grabendiffusionsgebiete weisen eine p⁺-Dotierung mit einer Dotierstoffkonzentration von Cs = 10¹⁹ cm-3 auf.
Zur Verbesserung der Spannungsfestigkeit ist auch hier dem Isolationsgraben 302 benachbart ein p⁺-dotiertes Diffusions­ gebiet 309 angeordnet. Im Betrieb des Bauelementes wird das Diffusionsgebiet 309 auf dasselbe Potential wie das erste do­ tierte Gebiet 304 gelegt.
Das erste dotierte Gebiet 304, das zweite dotierte Gebiet 305 und die Steuerelektrodenelemente 3061 sind in einem Driftbe­ reich 307 angeordnet, der n⁻-dotiert ist mit einer Dotier­ stoffkonzentration von zum Beispiel 6×10¹⁴ cm-3. Zwischen benachbarten Steuerelektrodenelementen 3061 findet im einge­ schalteten Zustand ein Stromfluß zwischen dem ersten dotier­ ten Gebiet 304 und dem zweiten dotierten Gebiet 305 statt. Durch Anlegen einer Steuerspannung an die Steuerelektrodenan­ ordnung wird der Strompfad zwischen benachbarten Steuerelek­ trodenelementen abgeschnürt. Bei einem Abstand der Steuere­ lektrodenelemente 3061 von 12 µm ist dafür eine Spannung von ca. 15 Volt erforderlich.
Im eingeschalteten Zustand fließt in diesem Bauelement der Strom vom ersten dotierten Gebiet über den in Flußrichtung gepolten n-p⁺-Übergang, der durch die n-dotierte Wanne 3051 und das zweite dotierte Gebiet 305 gebildet wird. Dadurch weist das Bauelement eine dioden- oder thyristorartige Ein­ schaltcharakteristik auf. Ein solches Bauelement wird in der biteratur vielfach als field controlled thyristor bezeichnet.
Die Herstellung des anhand von Fig. 5 und 6 beschriebene Bauelementes erfolgt analog wie im 1. Ausführungsbeispiel.
4. Ausführungsbeispiel
In einem Halbleitersubstrat 401, das zum Beispiel ein durch wafer bonden hergestelltes SOI-Substrat mit einer monokri­ stallinen Siliziumscheibe 4011, einer darauf angeordneten isolierenden Schicht 4012 zum Beispiel aus SiO₂ mit einer Dicke von 2 µm und einer darauf angeordneten monokristallinen Siliziumschicht 4013 mit einer Dicke von zum Beispiel 20 um und einer n⁻-Dotierung mit 6×10¹⁴ cm-3 umfaßt, ist ein Iso­ lationsgraben 402 angeordnet (siehe Fig. 7 und Fig. 8). Der Isolationsgraben 402 umgibt ein aktives Gebiet in der mono­ kristallinen Siliziumschicht 4013 vollständig. Er reicht von einer Hauptfläche 403 der Siliziumschicht 4013 bis auf die Isolationsschicht 4012. Der Isolationsgraben 402 und die Iso­ lationsschicht 4012 bilden eine Isolationsstruktur, die das aktive Gebiet vollständig umgibt.
In dem aktiven Gebiet sind ein erstes dotiertes Gebiet 404 und ein zweites dotiertes Gebiet 405 angeordnet, die beide an die Hauptfläche 403 angrenzen. Die ersten dotierten Gebiete 404 und das zweite dotierte Gebiet 405 sind n⁺-dotiert mit einer Dotierstoffkonzentration von ca. Cs = 10¹⁹ cm-3.
Der Isolationsgraben 402 umfaßt ein ringförmiges Element 4021 und im rechten Winkel dazu angeordnete streifenförmige Ele­ mente 4022. Die ersten dotierten Gebiete 404 sind jeweils, zwischen benachbarten streifenförmigen Elementen 4022 des Isolationsgrabens 402 angeordnet. Die streifenförmigen Ele­ mente 4022 des Isolationsgrabens 402 weisen senkrecht zu dem ringförmigen Element 4021 weiter in das aktive Gebiet hinein, als es der Ausdehnung der ersten dotierten Gebiete 404 ent­ spricht. Die ersten dotierten Gebiete 404 sind über eine Me­ tallisierung, die in Fig. 7 und Fig. 8 der Übersichtlich­ keit halber nicht dargestellt ist, elektrisch miteinander verbunden.
Dem Isolationsgraben 402 benachbart ist ein Grabendiffusions­ gebiet 4061 angeordnet. Es bedeckt die dem aktiven Gebiet zu­ gewandten Wände des Isolationsgrabens 402 vollständig. Das Grabendiffusionsgebiet 4061 ist p⁺-dotiert mit einer Dotier­ stoffkonzentration von ca. Cs = 1×10¹⁹ cm-3.
Zwischen den ersten dotierten Gebieten 404 und dem zweiten dotierten Gebiet 405 ist ein ringförmiges dotiertes Verbin­ dungsgebiet 4062 angeordnet. Das dotierte Verbindungsgebiet 4062 ist p⁺-dotiert mit einer Dotierstoffkonzentration von Cs = 1×10¹⁹ cm-3. Das dotierte Verbindungsgebiet 4062 verbindet diejenigen Teile des Grabendiffusionsgebietes 4061, die die streifenförmigen Elemente 4022 des Isolationsgrabens 402 umgeben und die tiefer in das aktive Gebiet hineinragen als die ersten dotierten Gebiete 404.
Die ersten dotierten Gebiete 404, das zweite dotierte Gebiet 405, das dotierte Verbindungsgebiet 4062 sind in einem Drift­ bereich 407 angeordnet, der n⁻-dotiert ist mit einer Dotier­ stoffkonzentration von ca. 6×10¹⁴ cm-3.
Das Grabendiffusionsgebiet 4061 weist eine Ausdehnung von der Hauptfläche 403 bis auf die Isolationsschicht 4012 auf. Dage­ gen weist das dotierte Verbindungsgebiet 4062 eine geringere Ausdehnung, zum Beispiel 0,5 µm, in dieser Richtung auf. Das dotierte Verbindungsgebiet 4062 ist mit einer Metallisierung (der Übersichtlichkeit halber nicht dargestellt) versehen, über die das dotierte Verbindungsgebiet 4062 und das Graben­ diffusionsgebiet 4061, die gemeinsam als Steuerelektrodenan­ ordnung 406 wirken, mit einem Steuerpotential beaufschlagt werden können.
Im leitenden Zustand ist ein Stromfluß zwischen den ersten dotierten Gebieten 404 und dem zweiten dotierten Gebiet 405 möglich. Durch Anlegen einer Steuerspannung an die Steuere­ lektrodenanordnung 406 wird dieser Strompfad abgeschnürt. Das Abschnüren erfolgt jeweils zwischen entlang benachbarten streifenförmigen Elementen 4022 des Isolationsgrabens 402 an­ geordneten Teilen des Grabendiffusionsgebietes 4061.
Der dem ringförmigen Element 4021 des Isolationsgrabens 402 benachbarte Anteil des Grabendiffusionsgebietes 4061 verbes­ sert die Sperrfähigkeit des Isolationsgrabens 402.
Zur Herstellung des anhand von Fig. 7 und Fig. 8 erläuter­ ten Bauelementes wird zunächst durch reaktives Ionenätzen un­ ter Verwendung einer Grabenmaske aus SiO₂, Si₃N₄, SiO₂ ein Graben für den Isolationsgraben 402 erzeugt. Der Graben wird bis auf die Oberfläche der Isolationsschicht 4012 geätzt. Durch Ausdiffusion aus dem Graben wird anschließend das Gra­ bendiffusionsgebiet 4061 gebildet. Der Graben wird aufge­ füllt. Um Schwierigkeiten beim Auffüllen der T-förmigen Ver­ bindungen zwischen den streifenförmigen Elementen 4022 und dem ringförmigen Element 4021 zu vermeiden, liegt es im Rah­ men der Erfindung, die Grabenmaske so zu gestalten, daß sie einen ringförmigen Graben für das ringförmige Element 4021 umfaßt und streifenförmige Gräben für die streifenförmigen Elemente 4022, die dann nicht mit dem ringförmigen Element 4021 verbunden sind. Ein dazwischen verbliebener Spalt wird bei der Bildung des Grabendiffusionsgebietes 4061 durch Aus­ diffusion p⁺-dotiert. Die ersten dotierten Gebiete 404, das zweite dotierte Gebiet 405 und das dotierte Verbindungsgebiet 4062 werden durch maskierte Implantation mit entsprechend do­ tierenden Ionen hergestellt. Der Driftbereich 407 wird aus dem Ausgangsmaterial der Siliziumschicht 4013 gebildet.
5. Ausführungsbeispiel
In einem Halbleitersubstrat 501, das analog wie in dem 4. Ausführungsbeispiel eine Siliziumscheibe 5011, eine Isolati­ onsschicht 5012 und eine monokristalline Siliziumschicht 5013 umfaßt, ist ein Isolationsgraben 502 angeordnet. Der Isola­ tionsgraben 502 reicht von einer Hauptfläche 503 der Silizi­ umschicht 5013 bis auf die Oberfläche der Isolationsschicht 5012 (siehe Fig. 9 und Fig. 10).
Der Isolationsgraben 502 ist analog wie der Isolationsgraben 402 des 4. Ausführungsbeispiels aufgebaut. Insbesondere ist er mit SiO₂ gefüllt und umfaßt ein ringförmiges Element 5021 und streifenförmige Elemente 5022.
Zwischen benachbarten streifenförmigen Elementen 5022 sind erste dotierte Gebiete 504 angeordnet, die n⁺-dotiert sind mit einer Dotierstoffkonzentration von Cs = 1×10¹⁹ cm-3 und die an die Hauptfläche 503 angrenzen und eine Tiefe von 0,5 µm aufweisen.
In dem aktiven Gebiet ist ferner ein zweites dotiertes Gebiet 505 angeordnet, das an die Hauptfläche 503 angrenzt, das p⁺-dotiert ist mit einer Dotierstoffkonzentration von Cs = 1×10¹⁹ cm-3 und das eine Tiefe von etwa 0,5 µm aufweist. Das zweite dotierte Gebiet 505 ist in eine n-dotierte Wanne 5051 eingebettet. Die n-dotierte Wanne 5051 weist eine Tiefe von etwa 2 µm und eine Dotierstoffkonzentration von etwa Cs = 1×10¹⁷ cm⁻₃ auf.
Analog wie in dem 4. Ausführungsbeispiel ist dem Isolations­ graben 502 benachbart ein Grabendiffusionsgebiet 5061 ange­ ordnet, dessen in das aktive Gebiet hineinragende Spitzen über ein dotiertes Verbindungsgebiet 5062 miteinander ver­ bunden sind. Für den Aufbau und die Dotierungen des Diffusi­ onsgrabengebietes 5061 und des dotierten Verbindungsgebietes 5062, die gemeinsam eine Steuerelektrodenanordnung 506 bil­ den, gilt entsprechend das in Bezug auf das 4. Ausführungs­ beispiel Gesagte. Die ersten dotierten Gebiete 504, die wie­ derum über eine nicht dargestellte Metallisierung unterein­ ander miteinander elektrisch verbunden sind, das zweite do­ tierte Gebiet 505, die n-dotierte Wanne 5051 und das dotierte Verbindungsgebiet 5062 sind in einem Driftbereich 507 ange­ ordnet, der n⁻-dotiert ist.
In dem Driftbereich 507 ist zwischen dem dotierten Verbin­ dungsgebiet 5062 und der n-dotierten Wanne 5051 eine Hilfse­ lektrodenstruktur 508 angeordnet. Die Hilfselektrodenstruktur 508 umfaßt säulenförmige Hilfselektrodenelemente, die von der Hauptfläche 503 bis auf die Oberfläche der Isolationsschicht 5012 reichen, die als n⁺-dotierte Diffusionsgebiete ausgebil­ det sind und die untereinander elektrisch miteinander über eine Metallisierungsebene, die der Übersichtlichkeit halber nicht dargestellt ist, verbunden sind.
Im leitenden Zustand fließt in diesem Bauelement ein Strom zwischen den ersten dotierten Gebieten und dem zweiten do­ tierten Gebiet. Der in Durchlaßrichtung gepolte pn-Übergang zwischen der n-dotierten Wanne 5051 und dem zweiten dotierten Gebiet 505 bewirkt dabei eine Leitfähigkeitsmodulation des Driftbereichs 507. Durch Anlegen einer Steuerspannung an die Steuerelektrodenanordnung 506 wird der Stromfluß durch Ab­ schnüren des Strompfades zwischen gegenüberliegenden strei­ fenförmigen Elementen 5021 unterbrochen. Über die Hilfselek­ trodenanordnung 508 wird dabei gespeicherte Ladung aus dem Driftbereich 507 schneller abgeführt. Dadurch wird die Schaltgeschwindigkeit des Bauelementes erhöht. In diesem Bau­ element ist bei einem Abstand benachbarten streifenförmiger Elemente 5022 von zum Beispiel 12 µm eine Steuerspannung von U < 0,1 Volt, bezogen auf die Spannung an der Elektrode auf dem Gebiet 505, erforderlich. Dabei werden die Schaltzeiten des Bauelementes deutlich verbessert.
Die Herstellung des anhand von Fig. 8 und 9 beschriebenen Bauelementes erfolgt analog wie im 4. Ausführungsbeispiel. Zur Bildung der n-dotierten Wanne 5051 ist eine zusätzliche Implantation erforderlich. Zur Herstellung der Hilfselektro­ denanordnung 508 wird eine weitere Grabenätzung durchgeführt, bei der durch reaktives Ionenätzen unter Verwendung einer Grabenmaske Gräben für die Hilfselektrodenelemente erzeugt werden, die bin auf die isolierende Schicht 5012 reichen. Aus diesen Gräben wird durch Diffusion von n-dotierenden Ionen ein die Gräben umgebendes Diffusionsgebiet, das n⁺-dotiert ist, erzeugt. Nach Auffüllen der Gräben mit SiO₂ oder dotier­ tem Polysilizium werden die Hilfselektrodenelemente über eine Metallisierung miteinander verbunden.
Bauelemente, die für höhere Ströme geeignet sind, können aus­ gehend von den anhand der Fig. 1 bis 10 beschriebenen Bau­ elementen als Multizellenstruktur realisiert werden, die je­ weils eine Vielzahl von miteinander verbundenen Einzelzellen, wie sie anhand der Fig. 1 bis 10 beschrieben sind, umfaßt. Anhand von Fig. 11 wird eine solche aus drei Zellen, wie sie anhand von Fig. 7 und 8 beschrieben sind, aufgebaute Multi­ zellenstruktur erläutert.
6. Ausführungsbeispiel
In einem Halbleitersubstrat 601, das als oberste Schicht eine monokristalline Siliziumschicht mit einer Hauptfläche 603 um­ faßt, ist ein Isolationsgraben 602 angeordnet. Der Isolati­ onsgraben 602 ist zum Beispiel mit SiO₂ gefüllt und reicht bis auf die Oberfläche einer vergrabenen Isolationsschicht, die in Fig. 11 nicht sichtbar ist. Der Isolationsgraben 602 umfaßt, wie im 4. Ausführungsbeispiel, ein ringförmiges Ele­ ment 6021 und streifenförmige Elemente 6022.
Der Isolationsgraben 602 definiert ein aktiven Gebiet, iii dem mehrere erste dotierte Gebiete 604 und zweite dotierte Gebie­ te 605 angeordnet sind. Die ersten dotierten Gebiete 604 und die zweiten dotierten Gebiete 605 grenzen jeweils an die Hauptfläche 603 an und sind n⁺-dotiert mit einer Dotierstoff­ konzentration von Cs = 1×10¹⁹ cm-3. Die zweiten dotierten Gebiete 605 haben in der Hauptfläche 603 einen im wesentli­ chen streifenförmigen Querschnitt und erstrecken sich im we­ sentlichen über die gesamte Breite des aktiven Gebietes. Zwi­ schen benachbarten zweiten dotierten Gebieten 605 und zwi­ schen den äußersten zweiten dotierten Gebieten 605 und dem Isolationsgraben 602 sind jeweils mehrere erste dotierte Ge­ biete 604 angeordnet, die außerhalb der Zeichenebene über ei­ ne Metallisierung miteinander verbunden sind.
Zwischen benachbarten ersten dotierten Gebieten 604 ist je­ weils ein streifenförmiges Element 621 des Isolationsgrabens 602 angeordnet. Am Rand des aktiven Gebietes treffen die streifenförmigen Elemente 6022 auf das ringförmige Element 6021 des Isolationsgrabens 602.
Dem Isolationsgraben 602 unmittelbar benachbart ist ein Gra­ bendiffusionsgebiet 6061 angeordnet, das sich von der Haupt­ fläche 603 bis auf die Oberfläche der vergrabenen Isolations­ schicht erstreckt. Das Grabendiffusionsgebiet 6061 entspricht dem Grabendiffusionsgebiet 4061 aus dem 4. Ausfüh­ rungsbeispiel und ist p⁺-dotiert. Die jeweils an den Spitzen der streifenförmigen Elemente 6022 angeordneten Teile des Grabendiffusionsgebietes 6061 sind über dotierte Verbindungs­ gebiete 6062 miteinander verbunden. Die dotierten Verbin­ dungsgebiete 6062 entsprechen den dotierten Verbindungsge­ bieten 4062 und sind p⁺-dotiert mit einer Dotierstoffkonzen­ tration von Cs = 1×10¹⁹ cm-3. Sie weisen eine Tiefe von 0,5 µm auf. Die dotierten Verbindungsgebiete 6062 sind jeweils zwischen ersten dotierten Gebieten 604 und zweiten dotierten Gebieten 605 angeordnet. Die ersten dotierten Gebiete 604, die zweiten dotierten Gebiete 605 und die dotierten Verbin­ dungsgebiete 6062 sind in einem n⁻-dotierten Driftbereich 607 mit einer Dotierstoffkonzentration von ca. 6×10¹⁴ cm-3 angeordnet.
Im leitenden Zustand fließt ein Strom zwischen benachbarten ersten dotierten Gebieten 604 und zweiten dotierten Gebieten 605. Durch Anlegen einer Steuerspannung an die dotierten Ver­ bindungsgebiete 6062 und das Grabendiffusionsgebiet 6061, die über eine nicht dargestellte Metallisierung zu den dotierten Verbindungsgebieten 6062 kontaktierbar ist, wird der Strom­ fluß durch Abschnüren des Strompfades unterbrochen. Das Ab­ schnüren des Strompfades erfolgt wie in dem 4. Ausführungs­ beispiel jeweils zwischen benachbarten streifenförmigen Ele­ menten 6021. Bei Abständen der streifenförmigen Elemente 6021 von 12 µm ist dafür eine Steuerspannung von 15 Volt er­ forderlich. Mit diesem Bauelement können Ströme bis zu dem dreifachen der Einzelzelle geschaltet werden. Das Bauelement weist dabei eine Sättigungs-Charakteristik auf.
Die Herstellung dieses Bauelementes erfolgt wie im 4. Ausfüh­ rungsbeispiel.
Die Ausführungsbeispiele können auch mit den entgegengesetz­ ten Leitfähigkeitstypen realisiert werden, wenn die Polarität der Spannungen angepaßt wird.

Claims (14)

1. Schaltungsstruktur mit mindestens einem feldeffektgesteu­ erten Bauelement,
  • - bei der in einem Halbleitersubstrat (101) eine Isolati­ onsstruktur (102, 1012) vorgesehen ist, die ein aktives Ge­ biet begrenzt, wobei das aktive Gebiet an eine Hauptfläche (103) des Halbleitersubstrates (101) angrenzt,
  • - bei der die Isolationsstruktur eine vergrabene Isolations­ schicht (1012) aufweist, auf die ein Isolationsgraben (102) reicht, der das aktive Gebiet ringförmig vollständig um­ schließt,
  • - bei der in dem aktiven Gebiet ein erstes dotiertes Gebiet (104) und ein zweites dotiertes Gebiet (105) vorgesehen sind, die beide an die Hauptfläche (103) angrenzen,
  • - bei der das erste dotierte Gebiet (104) und das zweite do­ tierte Gebiet (105) Source- und Drain-Gebiete eines Lei­ stungstransistors sind,
  • - bei der eine Steuerelektrodenanordnung (106) vorgesehen ist, über die ein Stromfluß zwischen dem ersten dotierten Gebiet (104) und dem zweiten dotierten Gebiet (105) steuer­ bar ist,
  • - bei der die Steuerelektrodenanordnung (106) mehrere Steuerelektrodenelemente (1061) aufweist, die sich senk­ recht zur Hauptfläche (103) von der Hauptfläche (103) bis auf die vergrabene Isolationsschicht (1012) erstrecken und die so nebeneinander angeordnet sind, daß der Stromfluß zwischen dem ersten dotierten Gebiet (104) und dem zweiten dotierten Gebiet (105) jeweils zwischen benachbarten Steue­ relektrodenelementen (1061) hindurch erfolgt,
  • - bei der die Steuerelektrodenelemente als Gräben ausgebildet sind, denen jeweils ein Grabendiffusionsgebiet (1061) un­ mittelbar benachbart ist, das zum ersten dotierten Gebiet (104) entgegengesetzt dotiert ist und das jeweils von der Hauptfläche (103) bis auf die Isolationsschicht (1012) reicht.
2. Schaltungsstruktur nach Anspruch 1, bei der die Grabendiffusionsgebiete (1061) über ein dotiertes Verbindungsgebiet (1063) miteinander elektrisch verbunden sind, das entlang der Hauptfläche (103) im aktiven Gebiet an­ geordnet ist, an das die Grabendiffusionsgebiete (1061) an­ grenzen und das eine geringere Tiefe als die Grabendiffusi­ onsgebiete (1061) aufweist.
3. Schaltungsstruktur mit mindestens einem feldeffektgesteu­ erten Bauelement,
  • - bei der in einem Halbleitersubstrat (101) eine Isolati­ onsstruktur (102, 1012) vorgesehen ist, die ein aktives Ge­ biet begrenzt, wobei das aktive Gebiet an eine Hauptfläche (103) des Halbleitersubstrates (101) angrenzt,
  • - bei der die Isolationsstruktur eine vergrabene Isolations­ schicht (1012) aufweist, auf die ein Isolationsgraben (102) reicht, der das aktive Gebiet ringförmig vollständig um­ schließt,
  • - bei der in dem aktiven Gebiet ein erstes dotiertes Gebiet (104) und ein zweites dotiertes Gebiet (105) vorgesehen sind, die beide an die Hauptfläche (103) angrenzen,
  • - bei der das erste dotierte Gebiet (104) und das zweite do­ tierte Gebiet (105) Source- und Drain-Gebiete eines Lei­ stungstransistors sind,
  • - bei der eine Steuerelektrodenanordnung (106) vorgesehen ist, über die ein Stromfluß zwischen dem ersten dotierten Gebiet (104) und dem zweiten dotierten Gebiet (105) steuer­ bar ist,
  • - bei der die Steuerelektrodenanordnung (106) mehrere Steuerelektrodenelemente (1061) aufweist, die sich senk­ recht zur Hauptfläche (103) von der Hauptfläche (103) bis auf die vergrabene Isolationsschicht (1012) erstrecken und die so nebeneinander angeordnet sind, daß der Stromfluß zwischen dem ersten dotierten Gebiet (104) und dem zweiten dotierten Gebiet (105) jeweils zwischen benachbarten Steue­ relektrodenelementen (1061) hindurch erfolgt,
  • - bei der die Steuerelektrodenanordnung (206) als Steuerelek­ trodenelemente Gräben umfaßt, die von der Hauptfläche (203) bis auf die Isolationsstruktur (2012) reichen, deren Ober­ fläche mit einem Gatedielektrikum versehen ist und die mit einer Gateelektrode versehen sind,
  • - bei der die Gateelektroden untereinander elektrisch verbun­ den sind.
4. Schaltungsstruktur mit mindestens einem feldeffektgesteu­ erten Bauelement,
  • - bei der in einem Halbleitersubstrat (101) eine Isolati­ onsstruktur (102, 1012) vorgesehen ist, die ein aktives Ge­ biet begrenzt, wobei das aktive Gebiet an eine Hauptfläche (103) des Halbleitersubstrates (101) angrenzt,
  • - bei der die Isolationsstruktur eine vergrabene Isolations­ schicht (1012) aufweist, auf die ein Isolationsgraben (102) reicht, der das aktive Gebiet ringförmig vollständig um­ schließt,
  • - bei der in dem aktiven Gebiet ein erstes dotiertes Gebiet (104) und ein zweites dotiertes Gebiet (105) vorgesehen sind, die beide an die Hauptfläche (103) angrenzen,
  • - bei der das erste dotierte Gebiet (104) und das zweite do­ tierte Gebiet (105) Source- und Drain-Gebiete eines Lei­ stungstransistors sind.
  • - bei der eine Steuerelektrodenanordnung (106) vorgesehen ist, über die ein Stromfluß zwischen dem ersten dotierten Gebiet (104) und dem zweiten dotierten Gebiet (105) steuer­ bar ist,
  • - bei der die Steuerelektrodenanordnung (106) mehrere Steuerelektrodenelemente (1061) aufweist, die sich senk­ recht zur Hauptfläche (103) von der Hauptfläche (103) bis auf die vergrabene Isolationsschicht (1012) erstrecken und die so nebeneinander angeordnet sind, daß der Stromfluß zwischen dem ersten dotierten Gebiet (104) und dem zweiten dotierten Gebiet (105) jeweils zwischen benachbarten Steue­ relektrodenelementen (1061) hindurch erfolgt,
  • - bei der die Steuerelektrodenanordnung (206) als Steuerelek­ trodenelement Gräben umfaßt, die von der Hauptfläche (203) bis auf die Isolationsstruktur (2012) reichen und deren Oberfläche mit Schottky-Kontakten (2061) versehen ist,
  • - bei der die Schottky-Kontakte (2061) untereinander elek­ trisch verbunden sind.
5. Schaltungsstruktur mit mindestens einem feldeffektgesteu­ erten Bauelement,
  • - bei der in einem Halbleitersubstrat (101) eine Isolati­ onsstruktur (102, 1012) vorgesehen ist, die ein aktives Ge­ biet begrenzt, wobei das aktive Gebiet an eine Hauptfläche (103) des Halbleitersubstrates (101) angrenzt,
  • - bei der die Isolationsstruktur eine vergrabene Isolations­ schicht (1012) aufweist, auf die ein Isolationsgraben (102) reicht, der das aktive Gebiet ringförmig vollständig um­ schließt,
  • - bei der in dem aktiven Gebiet ein erstes dotiertes Gebiet (104) und ein zweites dotiertes Gebiet (105) vorgesehen sind, die beide an die Hauptfläche (103) angrenzen,
  • - bei der eine Steuerelektrodenanordnung (106) vorgesehen ist, über die ein Stromfluß zwischen dem ersten dotierten Gebiet (104) und dem zweiten dotierten Gebiet (105) steuer­ bar ist,
  • - bei der die Steuerelektrodenanordnung (106) mehrere Steuerelektrodenelemente (1061) aufweist, die sich senk­ recht zur Hauptfläche (103) von der Hauptfläche (103) bis auf die vergrabene Isolationsschicht (1012) erstrecken und die so nebeneinander angeordnet sind, daß der Stromfluß zwischen dem ersten dotierten Gebiet (104) und dem zweiten dotierten Gebiet (105) jeweils zwischen benachbarten Steue­ relektrodenelementen (1061) hindurch erfolgt,
  • - bei der das erste dotierte Gebiet (304) von einem ersten Leitfähigkeitstyp dotiert ist,
  • - bei der das zweite dotierte Gebiet (305) von einem zweiten, dem ersten entgegengesetzten Leitfähigkeitstyp dotiert ist,
  • - bei der die Steuerelektrodenanordnung (306) in einem drit­ ten dotierten Gebiet (307) angeordnet ist, das dem ersten dotierten Gebiet (304) benachbart ist und das vom ersten Leitfähigkeitstyp dotiert ist.
6. Schaltungsstruktur nach Anspruch 5,
  • - bei der eine Hilfselektrodenanordnung (508) vorgesehen ist, die mit dem dritten dotierten Gebiet (507) einen ohmschen Kontakt bildet und die zwischen der Steuerelektrodenanord­ nung (506) und dem zweiten dotierten Gebiet (505) angeord­ net ist,
  • - bei der die Hilfselektrodenanordnung (508) mehrere Hilfse­ lektrodenelemente umfaßt, die sich senkrecht zur Hauptflä­ che (503) bis auf die Isolationsschicht (5012) erstrecken.
7. Schaltungsstruktur nach Anspruch 5 oder 6
  • - bei der die Steuerelektrodenanordnung (206) als Steuerelek­ trodenelemente Gräben umfaßt, die von der Hauptfläche (203) bis auf die Isolationsstruktur (2012) reichen, deren Ober­ fläche mit einem Gatedielektrikum versehen ist und die mit einer Gateelektrode versehen sind,
  • - bei der die Gateelektroden untereinander elektrisch verbun­ den sind.
8. Schaltungsstruktur nach Anspruch 5 oder 6,
  • - bei der die Steuerelektrodenanordnung (206) als Steuerelek­ trodenelement Gräben umfaßt, die von der Hauptfläche (203) bis auf die Isolationsstruktur (2012) reichen und deren Oberfläche mit Schottky-Kontakten (2061) versehen ist,
  • - bei der die Schottky-Kontakte (2061) untereinander elek­ trisch verbunden sind.
9. Schaltungsstruktur nach einem der Ansprüche 1 bis 8,
  • - bei der dem Isolationsgraben (402) benachbart ein Diffusi­ onsgebiet (4061) angeordnet ist, das von demselben Leitfä­ higkeitstyp dotiert ist wie die Grabendiffusionsgebiete (4061),
  • - bei der das Diffusionsgebiet (4061) und die Grabendiffusi­ onsgebiete (4061) elektrisch miteinander verbunden sind.
10. Schaltungsstruktur nach einem der Ansprüche 1 bis 8, bei der das erste dotierte Gebiet (204) als dem Isolations­ graben (202) benachbartes Diffusionsgebiet (204) ausgebildet ist.
11. Schaltungsstruktur nach einem der Ansprüche 1 bis 10,
  • - bei der die Tiefe der Steuerelektrodenelemente (1061) 3 bis 200 µm beträgt,
  • - bei der der Abstand benachbarter Steuerelektrodenelemente (1061) 2 bis 20 µm beträgt, wobei die Tiefe benachbarter Steuerelektrodenelemente größer oder gleich dem Abstand be­ nachbarter Steuerelektrodenelemente ist,
  • - bei der der Abstand zwischen dem ersten dotierten Gebiet (104) und dem zweiten dotierten Gebiet (105) 10 bis 200 um beträgt.
12. Verfahren zur Herstellung einer Schaltungsstruktur mit mindestens einem feldeffektgesteuerten Bauelement,
  • - bei dem in einem Halbleitersubstrat (101) eine Isolations­ struktur (102, 1012) erzeugt wird, die ein aktives Gebiet begrenzt,
  • - bei dem in dem aktiven Gebiet ein erstes dotiertes Gebiet (104) und ein zweites dotiertes Gebiet (105) erzeugt wer­ den, die beide an eine Hauptfläche (103) des Halbleiter­ substrates (101) angrenzen,
  • - bei dem zur Bildung einer Steuerelektrodenanordnung (106), über die ein Stromfluß zwischen dem ersten dotierten Gebiet (104) und dem zweiten dotierten Gebiet (105) steuerbar ist, ausgehend von der Hauptfläche (103) Gräben geätzt werden, die zwischen dem ersten dotierten Gebiet (104) und dem zweiten dotierten Gebiet (105) so nebeneinander angeordnet sind, daß der Stromfluß zwischen dem ersten dotierten Ge­ biet (104) und dem zweiten dotierten Gebiet (105) jeweils zwischen benachbarten Gräben hindurch erfolgt,
  • - bei dem die Gräben mit einer Dotierstoffquelle versehen werden, aus der den Gräben jeweils benachbarte Grabendiffu­ sionsgebiete (1061) ausdiffundiert werden, die im Bereich der Grabenböden bis auf die Isolationsstruktur (1012) rei­ chen und die von einem zum ersten dotierten Gebiet (104) entgegengesetzten Leitfähigkeitstyp dotiert sind,
  • - bei dem an der Hauptfläche (103) ein dotiertes Verbindungs­ gebiet (1063) erzeugt wird, das die Grabendiffusionsgebiete (1061) elektrisch miteinander verbindet und das eine gerin­ gere Tiefe als die Grabendiffusionsgebiete (1061) aufweist.
13. Verfahren nach Anspruch 12,
  • - bei dem das Halbleitersubstrat eine monokristalline Silizi­ umscheibe (1011) aufweist, auf der eine vergrabene Isolati­ onsschicht (1012) und darauf eine monokristalline Silizium­ schicht (1013), die die Hauptfläche (103) bildet und in der das aktive Gebiet realisiert wird, angeordnet ist,
  • - bei dem zur Bildung der Isolationsstruktur in der Silizium­ schicht (1013) ein Isolationsgraben (102) geätzt wird, der das aktive Gebiet ringförmig umschließt, der bis auf die vergrabene Schicht (1012) reicht und der mit isolierendem Material gefüllt wird.
14. Verfahren nach Anspruch 13,
  • - bei dem der Isolationsgraben (102) und die Gräben für die Steuerelektrodenanordnung (106) in demselben Ätzschritt ge­ ätzt werden,
  • - bei dem der Isolationsgraben (102) mit einer Dotierstoff­ quelle versehen wird, aus der ein dem Isolationsgraben (102) benachbartes Diffusionsgebiet (108) ausdiffundiert wird, das mit demselben Leitfähigkeitstyp dotiert ist wie die Grabendiffusionsgebiete (1061).
DE19944425337 1994-07-18 1994-07-18 Schaltungsstruktur mit mindestens einem feldeffektgesteuerten Bauelement und Verfahren zu deren Herstellung Expired - Fee Related DE4425337C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19944425337 DE4425337C2 (de) 1994-07-18 1994-07-18 Schaltungsstruktur mit mindestens einem feldeffektgesteuerten Bauelement und Verfahren zu deren Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19944425337 DE4425337C2 (de) 1994-07-18 1994-07-18 Schaltungsstruktur mit mindestens einem feldeffektgesteuerten Bauelement und Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
DE4425337A1 DE4425337A1 (de) 1996-01-25
DE4425337C2 true DE4425337C2 (de) 1997-08-14

Family

ID=6523464

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19944425337 Expired - Fee Related DE4425337C2 (de) 1994-07-18 1994-07-18 Schaltungsstruktur mit mindestens einem feldeffektgesteuerten Bauelement und Verfahren zu deren Herstellung

Country Status (1)

Country Link
DE (1) DE4425337C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011009487A1 (de) * 2011-01-26 2012-07-26 Austriamicrosystems Ag Asymmetrischer Hochvolt-JFET und Herstellungsverfahren

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973341A (en) * 1998-12-14 1999-10-26 Philips Electronics North America Corporation Lateral thin-film silicon-on-insulator (SOI) JFET device
JP2003518751A (ja) * 1999-12-20 2003-06-10 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 空乏型ｍｏｓトランジスタ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3414782A (en) * 1965-12-03 1968-12-03 Westinghouse Electric Corp Semiconductor structure particularly for performing unipolar transistor functions in integrated circuits
JPS54112157A (en) * 1978-02-23 1979-09-01 Hitachi Ltd Control circuit for field effect thyristor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011009487A1 (de) * 2011-01-26 2012-07-26 Austriamicrosystems Ag Asymmetrischer Hochvolt-JFET und Herstellungsverfahren
DE102011009487B4 (de) * 2011-01-26 2017-10-19 Austriamicrosystems Ag Asymmetrischer Hochvolt-JFET und Herstellungsverfahren

Also Published As

Publication number Publication date
DE4425337A1 (de) 1996-01-25

Similar Documents

Publication Publication Date Title
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE69414311T2 (de) Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate
DE69602114T2 (de) Graben-Feldeffekttransistor mit PN-Verarmungsschicht-Barriere
DE69821105T2 (de) Bipolar mos-leistungstransistor ohne latch-up
DE3816002C2 (de)
DE4107909C2 (de) Feldeffekt-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE4319071C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE69517140T2 (de) Halbleiterbauelement mit Bipolartransistor mit isolierter Gateelektrode und dessen Herstellungsverfahren
DE112006000522T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19523172A1 (de) Bidirektionaler Thyristor
DE19649686A1 (de) Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET)
DE19900313A1 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
DE3737790C2 (de)
DE4405682A1 (de) Struktur einer Halbleiteranordnung
DE19701189A1 (de) Halbleiterbauteil
DE19914697A1 (de) Verarmungs-MOS-Halbleiterbauelement und MOS-Leistungs-IC
EP0748520B1 (de) Mis-struktur auf siliciumcarbid-basis mit hoher latch-up-festigkeit
DE4101167A1 (de) Anordnung und verfahren zur herstellung komplementaerer feldeffekttransistoren
DE19908477A1 (de) Halbleitervorrichtung
DE69419331T2 (de) Dielektrisch isolierter bipolarer Transistor
DE2739586C2 (de) Statischer Inverter mit Isolierschicht-Feldeffekttransistoren und Verfahren zur Herstellung
DE19720215B4 (de) Verfahren zum Herstellen von Halbleiterbauteilen mit einem Graben-Gate mittels Seitenwandimplantation
DE3806164A1 (de) Halbleiterbauelement mit hoher durchbruchspannung
DE69938418T2 (de) Graben-gate-halbleiteranordnung
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee