DE4305822A1 - Chip-Eingangsschaltung - Google Patents

Chip-Eingangsschaltung

Info

Publication number
DE4305822A1
DE4305822A1 DE19934305822 DE4305822A DE4305822A1 DE 4305822 A1 DE4305822 A1 DE 4305822A1 DE 19934305822 DE19934305822 DE 19934305822 DE 4305822 A DE4305822 A DE 4305822A DE 4305822 A1 DE4305822 A1 DE 4305822A1
Authority
DE
Germany
Prior art keywords
input
chip
input circuit
circuit according
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19934305822
Other languages
English (en)
Inventor
Uwe Dipl Ing Brand
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19934305822 priority Critical patent/DE4305822A1/de
Publication of DE4305822A1 publication Critical patent/DE4305822A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11898—Input and output buffer/driver structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/52—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
    • H04Q3/521—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements using semiconductors in the switching stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Description

Beim Einsatz von Koppelfeldbausteinen (ASIC′s) für verschiedene Koppelfeldarchitekturen werden z. B. bei bestimmten Koppelstufen die Eingänge zweier ASIC′s parallel geschaltet. Für die Eingänge ist hipintern ein 100 Ω Leitungsabschluß vorgesehen. Dieser kann passiv als Poly- Widerstand oder aktiv mit einem Transistor realisiert werden. In der Parallelschaltung ergibt sich dann für diese zwei Eingänge zusammen die Leitungsimpedanz von Z0=50 Ω auf der Baugruppe.
In anderen Koppelstufen werden Koppelfeldbausteine als Einzellast angesteuert. Auf der Baugruppe ist eine Leitungsimpedanz von 100 Ω, mit der ein einzelner Eingang angesteuert werden müßte, praktisch nicht realisierbar. Um eine Anpassung an die übliche und leicht realisierbare Leitungsimpedanz von 50 Ω zu erreichen, kann folgende Schaltung vorgesehen werden:
Chipextern wird auf der Baugruppe ein zusätzlicher 100 Ω Widerstand zum Erzielen des impedanzrichtigen Leitungsabschlusses hinzugefügt;
für einen Koppelfeldbaustein 8/4 mit 8 symmetrischen Dateneingängen (ergibt 8×12 Leitungen) bedeutet dies 96 externe Abschlußwiderstände, die möglichst alle sehr nahe am ASIC angeordnet sein sollten.
Damit verbundene Probleme durch
  • - Entflechtung
  • - zusätzliche Bestückung
  • - zusätzliche Lötstellen mit entsprechenden FIT-Zahlen (Ausfallraten)
lassen sich durch die Erfindung vermeiden. Erfindungsgemäß wird auf dem Chip pro Eingangsleitung ein umschaltbarer Abschlußwiderstand realisiert der mit einem Steuersignal umgeschaltet werden kann. Die Steuerleitungen für alle Eingänge auf einem ASIC können zusammengefaßt und an einem Pin zugänglich gemacht werden.
In weiterer Ausgestaltung der Erfindung integriert man auf dem Chip z. B. zwei Poly-Widerstände zu je 50 Ω sowie einen Transistor zum Kurzschließen von einem der beiden Widerstände. Die zusätzliche parasitäre Kapazität des Schalttransistors liegt nicht am HF-Pfad und spielt bei der 50 Ω-Einstellung keine Rolle. Bei der 100 Ω-Einstellung beträgt der wirksame Widerstandswert für die Zeitkonstante maximal 37 Ω. Im Prinzip ist auch eine Parallelschaltung zweier 100 Ω Widerstände möglich.
Eine weitere Möglichkeit besteht darin, nur einen 50 Ω Widerstand und einen Serientransistor zu integrieren. Mit dem Transistor, der entweder voll durchgeschaltet wird oder im Triodenbereich 50 Ω darstellt, können die beiden Abschlüsse 50 Ω und 100 Ω realisiert werden.
Eine dritte Möglichkeit besteht in der Realisierung des Abschlußwiderstandes ausschließlich mit einen Transistor im Triodenbereich.
Für die o.g. Applikation ergeben sich mit dem umschaltbaren Abschluß folgende Realisierungen.
In Weiterbildung der Erfindung kann man aus einer Parallelschaltung (z. B. zu Austausch und Reparatur, Neukonfiguration des Netzes in der Entwicklungsphase, . . . ) einen Baustein entnehmen und den Zweiten auf Einzelbetrieb mit 50 Ω schalten.
Im allgemeinen Fall kann man die o.g. zweistufige Eingangsimpedanz-Umschaltung auch mehrstufig ausführen und so den Baustein an die jeweiligen Anforderungen bzw. Impedanzverhältnisse des Netzwerkes anpassen. Diese Anpassung ist prinzipiell auch im laufendem System bei Wartung, Reparatur, Umkonfigurierung usw. über Steuerrechner machbar. Für die Eingangsstufen sind dann, je nach Anzahl der Impedanzstufen, mehrere Steuerleitungen notwendig. In der Praxis werden zwei Steuerleitungen für vier Impedanzzustände ausreichend sein.
Beispiel: 2
Steuerleitungen je Eingang
Zustand
Impedanz [Ω]
00
∞
01 150
10 100
11 50
Weiteres Anwendungsbeispiel
Bei Busstrukturen mit Punkt zu Multipunkt-Verbindungen mit einem Leitungsabschluß am Ende der Leitung dürfen die Empfänger (E) die Leitung durch niederohmige Eingänge nicht belasten, um keine Reflexionen zu erzeugen. In diesem Beispiel könnte man den Eingang am Leitungsende auf 50 Ω schalten und an die Leitung (Z0) anpassen. Alle anderen Eingänge die örtlich zwischen Sender (S) und dem Leitungsabschluß liegen werden auf hochohmig geschaltet.

Claims (6)

1. Chip-Eingangsschaltung mit einem besonderen Widerstand zur Anpassung des Eingangswiderstandes an eine Leitungs­ impedanz, dadurch gekennzeichnet, daß pro Eingangsleitung ein mit einem Steuersignal umschalt­ barer integrierter Eingangsabschlußwiderstand vorgesehen ist.
2. Chip-Eingangsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuereingänge für alle Eingangsabschlußwiderstände des Chips an einem Schaltungspunkt zusammengefaßt sind.
3. Chip-Eingangsschaltung nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß der Eingangsabschlußwiderstand die Reihenschaltung zweier ohmscher Widerstände aufweist, deren einem ein von dem Steuersignal gesteuerter Transistor parallelgeschaltet ist.
4. Chip-Eingangsschaltung nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß der Eingangsabschlußwiderstand die Reihenschaltung eines ohmschen Widerstandes und eines von dem Steuersignal ge­ steuerten Transistors aufweist.
5. Chip-Eingangsschaltung nach einem der vorstehenden An­ sprüche, dadurch gekennzeichnet, daß der Eingangsabschlußwiderstand durch einen durch das Steu­ ersignal gesteuerten Transistor gebildet ist.
6. Chip-Eingangsschaltung nach einem der vorstehenden An­ sprüche, dadurch gekennzeichnet, daß der Eingangsabschlußwiderstand zwischen mehr als zwei Wi­ derstandswerten umschaltbar ist.
DE19934305822 1993-02-25 1993-02-25 Chip-Eingangsschaltung Withdrawn DE4305822A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19934305822 DE4305822A1 (de) 1993-02-25 1993-02-25 Chip-Eingangsschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19934305822 DE4305822A1 (de) 1993-02-25 1993-02-25 Chip-Eingangsschaltung

Publications (1)

Publication Number Publication Date
DE4305822A1 true DE4305822A1 (de) 1994-09-01

Family

ID=6481322

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19934305822 Withdrawn DE4305822A1 (de) 1993-02-25 1993-02-25 Chip-Eingangsschaltung

Country Status (1)

Country Link
DE (1) DE4305822A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4445846A1 (de) * 1994-12-22 1996-06-27 Sel Alcatel Ag Verfahren und Schaltungsanordnung für den Abschluß einer zu einer integrierten CMOS-Schaltung führenden Leitung
EP1365512A2 (de) * 2002-05-22 2003-11-26 Siemens Aktiengesellschaft Schaltungsanordnung zum Abschluss von Busleitungen eines Bussystems
WO2007081460A1 (en) * 2005-12-07 2007-07-19 Intel Corporation Time multiplexed dynamic on-die termination

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4445846A1 (de) * 1994-12-22 1996-06-27 Sel Alcatel Ag Verfahren und Schaltungsanordnung für den Abschluß einer zu einer integrierten CMOS-Schaltung führenden Leitung
US5680060A (en) * 1994-12-22 1997-10-21 Alcatel Nv Method of and circuit arrangement for terminating a line connected to a CMOS integrated circuit
EP1365512A2 (de) * 2002-05-22 2003-11-26 Siemens Aktiengesellschaft Schaltungsanordnung zum Abschluss von Busleitungen eines Bussystems
EP1365512A3 (de) * 2002-05-22 2006-07-26 Siemens Aktiengesellschaft Schaltungsanordnung zum Abschluss von Busleitungen eines Bussystems
WO2007081460A1 (en) * 2005-12-07 2007-07-19 Intel Corporation Time multiplexed dynamic on-die termination
GB2445497A (en) * 2005-12-07 2008-07-09 Intel Corp Time multiplexed dynamic on-die termination
US7414426B2 (en) 2005-12-07 2008-08-19 Intel Corporation Time multiplexed dynamic on-die termination
GB2445497B (en) * 2005-12-07 2009-01-28 Intel Corp Time multiplexed dynamic on-die termination

Similar Documents

Publication Publication Date Title
EP0235559B1 (de) Informationsübergabesystem zur Übergabe von binären Informationen
DE19511370A1 (de) Dämpfungsglied
EP0281758B1 (de) Digitale Schnittstelle einer integrierten Teilnehmeranschlussschaltungseinheit
DE4128737A1 (de) Verzoegerungskompensationsschaltkreis
DE10052621B4 (de) Verfahren zur Außerbetriebsetzung einer steckbaren elektrischen Einheit
DE2364253A1 (de) Schaltungsanordnung fuer mikroprogrammierte geraete der datenverarbeitung
DE10334531B4 (de) Speichermodul und Speichersystem, geeignet für einen Hochgeschwindigkeitsbetrieb
EP0231434B1 (de) In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen
DE4305822A1 (de) Chip-Eingangsschaltung
EP0823148B1 (de) Gtl-ausgangsverstärker zum einkoppeln eines am eingang anliegenden eingangssignales in eine am ausgang anliegende übertragungsleitung
DE10148470A1 (de) Vorrichtung und Verfahren zum elektrischen und mechanischen Verbinden von Komponenten eines Automatisierungssystems
EP0013686B1 (de) Verriegelungsschaltung
EP0057239B1 (de) Monolithisch integrierte Gegentakt-Treiberschaltung
DE10146491A1 (de) Elektronische Schaltung mit einer Treiberschaltung
EP0219848B1 (de) Breitbandsignal-Raumkoppeleinrichtung
DE4303428C2 (de) Anordnung zur Abwicklung des Datenverkehrs
DE2851190B2 (de) Fehlerschutzanordnung
DE2939235A1 (de) Integrierbarer ansteuerbaustein fuer passive elektrooptische displays
DE60037093T2 (de) Antennenweiche
DE4421419A1 (de) MOS-Treiberschaltung
DE19960243A1 (de) Bussystem
DE3518827A1 (de) Verfahren zum selektiven ansteuern von elektrischen schaltkreisen sowie schaltungsanordnung zur durchfuehrung des verfahrens
DE3727165C2 (de)
DE2523913B2 (de) Stromversorgungsnetzwerk zur speisung einer vielzahl integrierter schaltkreise
DE1915321B2 (de) Vorrichtung zum anzeigen von leckstroemen in einer matrix

Legal Events

Date Code Title Description
8141 Disposal/no request for examination