DE4234506A1 - Isolierendes substrat fuer das befestigen von halbleiter-bauelementen - Google Patents

Isolierendes substrat fuer das befestigen von halbleiter-bauelementen

Info

Publication number
DE4234506A1
DE4234506A1 DE4234506A DE4234506A DE4234506A1 DE 4234506 A1 DE4234506 A1 DE 4234506A1 DE 4234506 A DE4234506 A DE 4234506A DE 4234506 A DE4234506 A DE 4234506A DE 4234506 A1 DE4234506 A1 DE 4234506A1
Authority
DE
Germany
Prior art keywords
substrate
substrate according
metallic foil
foil
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE4234506A
Other languages
English (en)
Inventor
Masahide Miyagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE4234506A1 publication Critical patent/DE4234506A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Description

Die vorliegende Erfindung betrifft ein isolierendes Aluminiumoxid-Substrat, auf welches zum Befestigen von Halbleiter-Schaltelementen, wie einen Inverter für eine Mo­ torsteuerung oder Klimaanlage oder ein in einer NC-Steuerung verwendetes Leistungsmodul, Kupferfolie aufgebracht wird.
Die elektronische Technologie hat sich während der letzten Dekade wesentlich weiterentwickelt, mit schnell anwachsenden Integrationslevel und abnehmenden Kosten. Der primäre Grund für diesen Trend ist, daß Halbleiter zu primären elektroni­ schen Einrichtungen wurden. Der Trend in dem Bereich von Leistungsmodulen ist es, die Größe der elektronischen Kompo­ nenten zu verringern und mehr Schaltungen in eine einzelne Baueinheit einzuschließen. Um dieses Ziel zu erreichen, wer­ den Schaltelemente auf einem isolierenden Substrat so befe­ stigt, daß die einzelnen Schaltelemente elektronisch vonein­ ander isoliert sind. Eine Metallfolie, auf welche elektroni­ sche Komponenten gelötet werden können, wird auf die ebene Oberfläche des isolierenden Substrats aufgebracht. Das Sub­ strat ist üblicherweise aus einem keramischen Material, wie Aluminiumoxid (Al2O3), hergestellt. Da die elektronischen Einrichtungen jedoch kleiner und leistungsstärker werden, ist ein Substratmaterial mit hoher Wärmeleitfähigkeit für eine verbesserte Wärmeableitung erforderlich.
Die Wärmeleitfähigkeit von Al2O3 beträgt 17 W/(m.k.). Die Wärmeleitfähigkeit von Aluminiumnitrid (AlN) ist ungefähr fünfmal größer und beträgt 80 - 140 W /(m.k.). Daher bietet ein AlN-Substrat eine bessere Wärmeableitung als ein Al2O3-Substrat. Aufgrund der hohen Kosten von AlN war seine Verwendung jedoch auf spezielle Anwendungen begrenzt.
Ein Verfahren, um die Wärmeableitung eines Al2O3-Substrates zu erhöhen, ist die Dicke des Substrats zu verringern. In dem Maße, in dem die Dicke des Substrats verringert wird, verringert sich jedoch auch dessen Spannungsbeständigkeit. Ein herkömmliches 0,635 mm dickes Al2O3-Substrat weist z. B. eine Biegefestigkeit von 8 kg auf. Wird die Dicke des Sub­ strates auf 0,275 mm verringert, beträgt die Biegefestigkeit nur 2 kg, eine Verringerung um 75%. Bei einem solchen Sub­ strat besteht eine große Wahrscheinlichkeit, daß sich mit der Zeit aufgrund der thermischen Beanspruchungen in dem Aufbau Risse entstehen.
Die vorliegende Erfindung wurde im Hinblick auf die obigen Umstände gemacht und ihr liegt die Aufgabe zugrunde, sowohl ein isolierendes Substrat für das Befestigen von Halbleiter- Bauelementen zur Verfügung zu stellen, bei welchem das iso­ lierende Substrat aus billigem Al2O3 hergestellt ist, dessen thermische Leitfähigkeit durch das Verringern der Dicke des keramischen Substrats verbessert wird, als auch die durch thermische Spannungen beim Erwärmen und Abkühlen der Halbleiter-Bauelemente bewirkte Rißbildung zu verhindern.
Weitere Aufgaben und Vorteile der Erfindung werden in der nachfolgenden Beschreibung fortgesetzt und werden teilweise aus der Beschreibung sichtbar oder bei der Ausübung der Er­ findung deutlich. Die Aufgaben und Vorteile der Erfindung können mittels der in den angefügten Ansprüchen angegebenen Instrumenten und Kombinationen realisiert und erzielt wer­ den.
Um die Aufgaben gemäß des Zweckes der Erfindung zu erzielen, wie im folgenden ausgeführt und beschrieben wird, umfaßt das erfindungsgemäße isolierende Substrat für das Befestigen von Halbleiter-Bauelementen ein isolierendes Aluminiumoxid (Al2O3)-Element mit ersten und zweiten gegenüberliegenden ebenen Oberflächen, welche an einer Endfläche des Elementes enden, einer ersten dünnen Schicht einer metallischen Folie, welche auf der ersten ebenen Oberfläche angeordnet ist, wo­ bei die Kanten der metallischen Folie mit einem ersten vor­ herbestimmten Abstand vor der Endfläche enden, einer zweiten dünnen Schicht einer metallischen Folie, welche auf der zweiten ebenen Oberfläche angeordnet ist, wobei die Kanten der zweiten metallischen Folie mit einem zweiten vorherbe­ stimmten Abstand vor der Endfläche enden, und wobei der Un­ terschied des entsprechenden ersten und zweiten vorherbe­ stimmten Abstandes im wesentlichen nicht mehr als 0,5 mm be­ trägt.
Die begleitenden Zeichnungen, welche einen Teil dieser Be­ schreibung bilden, zeigen eine Ausführungsform der Beschrei­ bung und dienen zusammen mit der Beschreibung zur Erklärung der Aufgaben, Vorteile und Prinzipien der Erfindung. Es zeigt:
Fig. 1 ein Bruchstück eines Querschnittes eines erfindungs­ gemäßen isolierenden Substrats;
Fig. 2 ein Diagramm des Substrat-Riß-Erzeugungsverhältnis­ ses als Funktion des absoluten Werts der Distanz A - B zwischen den Kanten der CU-Folien;
Fig. 3 ein Diagramm der berechneten Spannungen an beiden ebenen Oberflächen des isolierenden Substrats als eine Funktion des Wertes A - B;
Fig. 4(a) eine Aufsicht, welche ein Beispiel eines Cu-Folien­ musters auf der ersten ebenen Oberfläche des kerami­ schen Substrats der vorliegenden Erfindung dar­ stellt; und
Fig. 4(b) eine Aufsicht, welche ein Beispiel eines Kupferfo­ lienmusters auf der zweiten flachen Oberfläche des keramischen Substrats der vorliegenden Erfindung darstellt.
Der Zweck der Erfindung ist es, die Rißbildung eines für das Befestigen von Halbleiter-Bauelementen verwendeten Cu-beschichteten Al2O3-Substrates zu verhindern, wobei die Dicke des Substrates verringert wird, um die Wärmeleitfähig­ keit des Substrates zu verbessern.
Um eine geeignete elektrische Isolierung zwischen zwei auf den gegenüberliegenden Seiten einer 0,26 - 0,29 mm dicken Aluminiumoxidplatte aufgebrachten dünnen Cu-Folienschichten zu erzielen, dürfen die Folienkanten nicht bis zu der End­ fläche oder der Kante der Aluminiumoxidplatte aufgebracht werden. Ist der Unterschied der Abstände A - B zwischen den Kanten der zwei dünnen Cu-Folienschichten 2 und 3 und der Endfläche 4 der Aluminiumoxidplatte 1 auf einen Bereich von 0,5 mm oder weniger begrenzt, dann ist die thermische Span­ nung an beiden ebenen Oberflächen 5 und 6 der Platte ausge­ glichen und Rißbildung wird verhindert. Der Spannungsaus­ gleich wird des weiteren verbessert, wenn die auf die beiden ebenen Oberflächen 5 und 6 aufgebrachten Cu-Folienmuster identisch sind und die obere und untere Fläche des Substra­ tes überlagern, wenn das Substrat aus einer vertikalen Rich­ tung, wie durch Pfeil 8 in Fig. 1 angedeutet, betrachtet wird.
Um die obengenannte Aufgabe zu realisieren, stellt die vor­ liegende Erfindung ein Halbleiter-Bauelement zur Verfügung, wobei ein Halbleiterelement auf einer Oberfläche eines ebe­ nen, isolierenden Aluminiumoxid-Substratmaterials befestigt ist, auf welche eine Kupferfolie aufgebracht ist, welche da­ durch gekennzeichnet ist, daß der absolute Wert des Unter­ schiedes der Abstände zwischen den Kanten der Cu-Folie auf beiden Seiten und der Endfläche des Aluminiumoxid-Substrates 0,5 mm oder weniger beträgt.
Die auf beiden ebenen Oberflächen des Al2O3-Substrates auf­ gebrachte Cu-Folie weist des weiteren vorzugsweise ein Mu­ ster auf, das oben und unten überlagert, wenn es aus einer vertikalen Richtung betrachtet wird, wie durch den Pfeil 8 in Fig. 1 angedeutet. Zusätzlich beträgt die Dicke der Al2O3-Platte vorzugweise 0,26 - 0,29 mm.
Werden die Cu-Folien auf beiden Seiten eines isolierenden Substrates so aufgebracht, daß sie sich bis zu der Endfläche der Al2O3-Platte erstrecken, beträgt die Trennung zwischen den zwei dünnen Folienschichten nur die Dicke der Al2O3-Platte, und eine Durchschlagspannung kann nicht er­ zielt werden. Um eine gute elektrische Isolierung zu erzie­ len, werden die dünnen Cu-Folienschichten nicht bis zu der Endfläche des Al2O3-Substrates aufgebracht. Die Kupferfolien 2 und 3 werden, wie in Fig. 1 dargestellt, an Positionen aufgebracht, welche mit dem jeweiligen Abstand A und B von der Endfläche der Al2O3-Platte entfernt oder einwärts dieser liegen.
Als die Positionen der Risse ermittelt wurden, die durch die Erwärmungsgeschichte des Aufbaus erzeugt wurden, fand man heraus, daß sich der in der Al2O3-Platte erzeugte Riß unter der Cu-Folie befand, deren Kante weiter von der Endfläche der Al2O3-Platte 1 entfernt lag. Der Grund hierfür ist, daß sich die Spannung in der Keramik als eine Funktion der Tem­ peratur ändert. Unterscheidet sich der Abstand zwischen der Kante der Kupferfolie auf einer Seite des Al2O3-Substrates und der Substratendfläche von dem Abstand zwischen der Kante der Cu-Folie auf der anderen Seite des Al2O3-Substrates und der Substratendfläche, konzentriert sich die Spannung an der Kante der weiter von der Al2O3-Endfläche abliegenden Cu-Folie.
Die Zugfestigkeit in einer Keramik, welche in beiden Ober­ flächen des Al2O3 während der Abkühlzeit der Wärmegeschichte des Aufbaus erzeugt wurde, wurde unter Verwendung des fini­ ten Elementverfahrens berechnet. Die Abhängigkeit des Span­ nungswertes einer bestimmten physikalischen Konstante wurde aufgrund des technisch berechneten Wertes auf dem Wert A - B erhalten. Die Dicke der Al2O3-Platte wurde als 0,27 mm defi­ niert, und die Dicke der Cu-Folie wurde als 0,25 mm defi­ niert. Die Spannung als Funktion des Wertes A - B wurde er­ mittelt, und die Ergebnisse sind in Fig. 3 dargestellt. Die Kurve 31 zeigt die Zugspannung der Cu-Folie 2 auf der Al2O3-Platte 1; die unterbrochene Linie 32 zeigt die Zug­ spannung der Cu-Folie 3 auf der Al2O3-Platte 1. Wie die Be­ rechnungen zeigen, ist die Zugspannung um so größer, je wei­ ter die Folienkante von der Endfläche des Al2O3 1 entfernt liegt. Das heißt, wie durch die Linie 31 dargestellt, die Zugspannung der Cu-Folie 2, welche die Al2O3-Platte während der Abkühlzeit beeinflußt, nimmt zu, wenn der Wert A - B groß und positiv wird, und nimmt ab, wenn der Wert groß und negativ wird. Im Gegensatz dazu, wie durch die Linie 32 dar­ gestellt, nimmt die Zugspannung der Cu-Folie 3, welche die Al2O3-Platte 1 beeinflußt ab, wenn der Wert A - B groß und positiv wird und nimmt zu, wenn der Wert groß und negativ wird. Aus beiden Ergebnissen kann ein geeigneter Bereich für den absoluten Wert der Differenz A - B ermittelt werden, in welchem sich keine Risse in dem Al2O3-Substrat bilden. Ist A - B = 0 und überlagern sich das obere und untere Cu-Folienmuster auf den gegenüberliegenden ebenen Oberflä­ chen, wenn sie aus einer vertikalen Richtung, entsprechend zu dem Pfeil 8 aus Fig. 1, betrachtet werden, sind die Span­ nungen der Cu-Folien ausgeglichen, so daß die Rißbildung wesentlich reduziert wird.
Ein Leistungsmodul wurde unter Verwendung eines isolierenden keramischen Substrates konstruiert, wobei 0,25 mm dicke Cu-Folien 2 und 3 auf eine 0,275 mm dicke Al2O3-Platte 1 aufgebracht wurden. Wurde der Wert R = A - B während sich ändernder Verfahren für das Aufbringen der Cu-Folien 2 und 3 verändert, bilden sich nach dem Erwärmen des Aufbaus Risse in der Al2O3-Platte. Fig. 2 zeigt das Verhältnis zwischen dem Rißbildungsverhältnis und R. Wie aus der Zeichnung deut­ lich wird, bilden sich keine Risse, wenn der Wert von R 0,5 mm oder weniger beträgt. Ist der Wert von R größer als 0,5 mm, nimmt die Bildung von Rissen stark zu. Werden isolieren­ de Substrate mit einem Wert von R < 0,5 mm hergestellt, kön­ nen Leistungsmodule produziert werden, bei welchen keine Substratfehler auftreten.
Fig. 4 zeigt ein Beispiel einer Aufsicht auf die erste und zweite ebene Oberfläche eines erfindungsgemäßen isolierenden Substrates. Die auf die Al2O3-Platte 1 aufgebrachten Muster der Cu-Folien 2 und 3 weisen eine Liniensymmetrieform auf und überlagern sich, wenn sie aus einer vertikalen Richtung im Hinblick auf die Oberfläche des Substrates betrachtet werden.
Die übliche Praxis war es, die Cu-Folie auf der Seite des Substrates, auf welche die Schaltelemente befestigt werden, mit einem Muster zu versehen, während die Cu-Folie 3 auf der anderen Seite des Substrates, welche an eine Cu-Wärmesenke gelötet wird, nicht mit einem Muster versehen wurde. Bei der vorliegenden Erfindung wird die Cu-Folie jedoch an beiden Seiten des Substrates mit einem Muster versehen. Dies führt zu einer ausgeglichenen thermischen Spannung. Sowohl die Cu-Folie 3 als auch die darunter befindliche gelötete Schicht werden zur Ableitung der Wärme von einem Schaltele­ ment auf das Wärmesenkesubstrat verwendet. Da die Cu-Folie 3 immer unter dem Element, welches auf der Cu-Folie 2 befe­ stigt ist, existiert, tritt keine Auswirkung auf die Wärme­ strahlung auf.
Wird gemäß der vorliegenden Erfindung die Dicke eines iso­ lierenden Substrats, auf welches Halbleiterelemente befe­ stigt sind, zur Verbesserung der Wärmeübertragung verrin­ gert, wird die von den beiden dünnen Cu-Folienschichten er­ zeugte Spannung, welche auf die Al2O3-Platte übertragen wird, dadurch ausgeglichen, daß der absolute Wert des Unter­ schiedes der Abstände zwischen der Kante der Cu-Folie und der Endfläche des Al2O3-Substrates auf 0,5 mm oder weniger festgelegt wird. Auf diese Weise wird ein Brechen der Al2O3-Platte verringert, so daß höhere Integration und Ver­ kleinerungen realisiert werden können. Des weiteren kann ein verbesserter Spannungsausgleich durch das Überlagern der mit Muster versehenen auf die beiden ebenen Oberflächen des iso­ lierenden Substrates aufgebrachten Cu-Folien erzielt werden.
Die obige Beschreibung einer bevorzugten Ausführungsform der Erfindung wurde zu dem Zweck der Darstellung und der Be­ schreibung angeführt. Es ist nicht beabsichtigt, die Erfin­ dung auf die spezielle beschriebene Form zu begrenzen und Abwandlungen und Änderungen sind in dem Licht der obigen Lehre möglich und können durch die Ausübung der Erfindung gewonnen werden. Die Ausführungsform wurde ausgewählt und beschrieben, um die Prinzipien der Erfindung und dessen praktische Anwendung zu erklären, um so zu ermöglichen, daß Fachleute die Erfindung in verschiedenen Ausführungsformen und mit verschiedenen Abwandlungen zu verwenden, die für die spezielle Anwendung notwendig sind. Es ist beabsichtigt, daß der Bereich der Erfindung durch die angefügten Ansprüche de­ finiert wird, und deren Äquivalente.

Claims (10)

1. Isolierendes Substrat für das Befestigen von Halbleiter- Bauelementen auf diesen, umfassend:
ein isolierendes Aluminiumoxid(Al2O3)-Element mit ersten und zweiten gegenüberliegenden ebenen Oberflächen, wel­ che an Endflächen des Elementes enden,
eine erste dünne, auf dieser ersten ebenen Oberfläche angeordnete Schicht aus einer metallischen Folie, deren Kanten in einem ersten vorbestimmten Abstand einwärts der Endflächen enden,
eine zweite dünne, auf dieser zweiten ebenen Oberfläche angeordneten Schicht aus einer metallischen Folie, deren Enden mit einem zweiten vorbestimmten Abstand einwärts der Endflächen enden,
wobei dieser erste und zweite vorbestimmte Abstand den Abstand zwischen den Kanten der ersten und zweiten dün­ nen Schicht der metallischen Folie auf mehr als die Dicke des isolierenden Elementes erhöht, und wobei der Unterschied zwischen diesem ersten und zweiten vorbe­ stimmten Abstand im wesentlichen nicht mehr als 0,5 mm beträgt, um die thermischen Spannungen auf den gegen­ überliegenden ebenen Oberflächen des isolierenden Ele­ mentes auszugleichen.
2. Substrat nach Anspruch 1, dadurch gekennzeichnet, daß die ersten und zweiten dünnen Schichten metallischer Fo­ lien bei der Betrachtung durch die gegenüberliegende ebene Oberfläche des Elementes sich überlagernde Muster­ anordnungen aufweisen.
3. Substrat nach Anspruch 1, dadurch gekennzeichnet, daß die metallische Folie Kupfer (Cu) ist.
4. Substrat nach Anspruch 2, dadurch gekennzeichnet, daß die metallische Folie (Cu) ist.
5. Substrat nach Anspruch 1, dadurch gekennzeichnet, daß das Aluminiumoxidelement eine Dicke im Bereich von 0,26 - 0,29 mm aufweist.
6. Substrat nach Anspruch 2, dadurch gekennzeichnet, daß das Aluminiumoxidelement eine Dicke im Bereich von ungefähr 0,26 - 0,29 mm aufweist.
7. Substrat nach Anspruch 5, dadurch gekennzeichnet, daß die metallische Folie aus Kupfer (Cu) besteht.
8. Substrat nach Anspruch 6, dadurch gekennzeichnet daß die metallische Folie aus Kupfer (Cu) besteht.
9. Substrat nach Anspruch 5, dadurch gekennzeichnet, daß die metallische Folie eine Dicke von 0,25 mm aufweist.
10. Substrat nach Anspruch 6, dadurch gekennzeichnet, daß die metallische Folie eine Dicke von 0,25 mm aufweist.
DE4234506A 1991-10-14 1992-10-13 Isolierendes substrat fuer das befestigen von halbleiter-bauelementen Ceased DE4234506A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP26417491 1991-10-14
JP4010422A JPH05166969A (ja) 1991-10-14 1992-01-24 半導体装置

Publications (1)

Publication Number Publication Date
DE4234506A1 true DE4234506A1 (de) 1993-04-15

Family

ID=26345679

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4234506A Ceased DE4234506A1 (de) 1991-10-14 1992-10-13 Isolierendes substrat fuer das befestigen von halbleiter-bauelementen

Country Status (3)

Country Link
JP (1) JPH05166969A (de)
DE (1) DE4234506A1 (de)
GB (1) GB2260650B (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19518753A1 (de) * 1994-05-31 1995-12-07 Mitsubishi Electric Corp Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE4421319A1 (de) * 1994-06-17 1995-12-21 Abb Management Ag Niederinduktives Leistungshalbleitermodul
US6184579B1 (en) 1998-07-07 2001-02-06 R-Amtech International, Inc. Double-sided electronic device
EP1995775A3 (de) * 2007-05-25 2010-01-13 Kabushiki Kaisha Toyota Jidoshokki Halbleiterbauelement mit Entspannungselement

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2287131A (en) * 1994-02-24 1995-09-06 Plessey Semiconductors Ltd Direct copper bonded substrates
JP3127754B2 (ja) * 1995-01-19 2001-01-29 富士電機株式会社 半導体装置
US7075103B2 (en) 2003-12-19 2006-07-11 General Electric Company Multilayer device and method of making
EP2315284A3 (de) * 2009-10-21 2013-03-27 Toshiba Lighting & Technology Corporation Lichtemittierende Vorrichtung und Leuchte
JP2015035501A (ja) * 2013-08-09 2015-02-19 日本特殊陶業株式会社 放熱モジュールおよび半導体モジュール
JP6638284B2 (ja) * 2015-09-28 2020-01-29 三菱マテリアル株式会社 放熱板付パワーモジュール用基板及びパワーモジュール
JP6584928B2 (ja) * 2015-11-16 2019-10-02 住友電工デバイス・イノベーション株式会社 電子装置

Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3994430A (en) * 1975-07-30 1976-11-30 General Electric Company Direct bonding of metals to ceramics and metals
DE8219553U1 (de) * 1982-07-08 1982-10-07 Brown, Boveri & Cie Ag, 6800 Mannheim Halbleitermodul
DE3706951A1 (de) * 1986-03-05 1987-09-10 Murata Manufacturing Co Verfahren zum metallisieren von keramischen materialien
DE3610288A1 (de) * 1986-03-26 1987-10-01 Bbc Brown Boveri & Cie Leistungshalbleitermodul
EP0279601A2 (de) * 1987-02-19 1988-08-24 Marconi Electronic Devices Limited Elektrische Leiteranordnung
EP0115158B1 (de) * 1982-12-23 1988-09-14 Kabushiki Kaisha Toshiba Substrat für Halbleitermodule
US4788626A (en) * 1986-02-15 1988-11-29 Brown, Boveri & Cie Ag Power semiconductor module
DE3728096C1 (en) * 1987-07-03 1989-01-12 Duerrwaechter E Dr Doduco Flat body, especially for use as a heat sink for electronic power components
JPH01120886A (ja) * 1987-11-04 1989-05-12 Mitsubishi Electric Corp セラミツク基板
DE8808767U1 (de) * 1988-07-08 1989-11-02 Akyuerek, Altan, Dipl.-Ing., 8560 Lauf, De
EP0339881A1 (de) * 1988-04-25 1989-11-02 Kabushiki Kaisha Toshiba Verfahren zum Herstellen einer Leiterplatte
DE3924225A1 (de) * 1988-07-22 1990-01-25 Mitsubishi Electric Corp Keramik-metall-verbundsubstrat und verfahren zu seiner herstellung
DE3929789A1 (de) * 1988-09-07 1990-03-29 Toshiba Lighting & Technology Integrierte hybridschaltung und verfahren zu ihrer herstellung
DE3930859A1 (de) * 1988-09-20 1990-04-05 Peter H Maier Verfahren zum verloeten zweier elemente
DE3837618A1 (de) * 1988-11-05 1990-05-10 Semikron Elektronik Gmbh Elektrische oder elektronische anordnung
DE3922485C1 (de) * 1989-07-08 1990-06-13 Doduco Gmbh + Co Dr. Eugen Duerrwaechter, 7530 Pforzheim, De
SU1601788A1 (ru) * 1986-01-27 1990-10-23 Предприятие П/Я В-2749 Радиоэлектронный блок
DE4004844C1 (de) * 1990-02-16 1991-01-03 Abb Ixys Semiconductor Gmbh Verfahren zur Herstellung einer strukturierten Kupfermetallisierung auf einem Keramiksubstrat
DE3931551A1 (de) * 1989-09-22 1991-04-04 Schulz Harder Juergen Verfahren zum herstellen eines mehrschichtigen, kupfer- und keramikschichten aufweisenden substrates
US5038198A (en) * 1987-03-09 1991-08-06 Sgs-Thomson Microelectronics S.P.A. Modular semiconductor power device
DE4210900A1 (de) * 1992-04-02 1993-10-14 Hoechst Ag Verfahren zur Herstellung eines haftfesten Verbundes zwischen Kupferschichten und Keramik

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB817635A (en) * 1956-05-04 1959-08-06 Tony Brian Harding Improvements in or relating to printed circuit assemblies

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3994430A (en) * 1975-07-30 1976-11-30 General Electric Company Direct bonding of metals to ceramics and metals
DE8219553U1 (de) * 1982-07-08 1982-10-07 Brown, Boveri & Cie Ag, 6800 Mannheim Halbleitermodul
EP0115158B1 (de) * 1982-12-23 1988-09-14 Kabushiki Kaisha Toshiba Substrat für Halbleitermodule
SU1601788A1 (ru) * 1986-01-27 1990-10-23 Предприятие П/Я В-2749 Радиоэлектронный блок
US4788626A (en) * 1986-02-15 1988-11-29 Brown, Boveri & Cie Ag Power semiconductor module
DE3706951A1 (de) * 1986-03-05 1987-09-10 Murata Manufacturing Co Verfahren zum metallisieren von keramischen materialien
DE3610288A1 (de) * 1986-03-26 1987-10-01 Bbc Brown Boveri & Cie Leistungshalbleitermodul
EP0279601A2 (de) * 1987-02-19 1988-08-24 Marconi Electronic Devices Limited Elektrische Leiteranordnung
US5038198A (en) * 1987-03-09 1991-08-06 Sgs-Thomson Microelectronics S.P.A. Modular semiconductor power device
DE3728096C1 (en) * 1987-07-03 1989-01-12 Duerrwaechter E Dr Doduco Flat body, especially for use as a heat sink for electronic power components
JPH01120886A (ja) * 1987-11-04 1989-05-12 Mitsubishi Electric Corp セラミツク基板
EP0339881A1 (de) * 1988-04-25 1989-11-02 Kabushiki Kaisha Toshiba Verfahren zum Herstellen einer Leiterplatte
DE8808767U1 (de) * 1988-07-08 1989-11-02 Akyuerek, Altan, Dipl.-Ing., 8560 Lauf, De
DE3924225A1 (de) * 1988-07-22 1990-01-25 Mitsubishi Electric Corp Keramik-metall-verbundsubstrat und verfahren zu seiner herstellung
DE3929789A1 (de) * 1988-09-07 1990-03-29 Toshiba Lighting & Technology Integrierte hybridschaltung und verfahren zu ihrer herstellung
DE3930859A1 (de) * 1988-09-20 1990-04-05 Peter H Maier Verfahren zum verloeten zweier elemente
DE3837618A1 (de) * 1988-11-05 1990-05-10 Semikron Elektronik Gmbh Elektrische oder elektronische anordnung
DE3922485C1 (de) * 1989-07-08 1990-06-13 Doduco Gmbh + Co Dr. Eugen Duerrwaechter, 7530 Pforzheim, De
DE3931551A1 (de) * 1989-09-22 1991-04-04 Schulz Harder Juergen Verfahren zum herstellen eines mehrschichtigen, kupfer- und keramikschichten aufweisenden substrates
DE4004844C1 (de) * 1990-02-16 1991-01-03 Abb Ixys Semiconductor Gmbh Verfahren zur Herstellung einer strukturierten Kupfermetallisierung auf einem Keramiksubstrat
DE4210900A1 (de) * 1992-04-02 1993-10-14 Hoechst Ag Verfahren zur Herstellung eines haftfesten Verbundes zwischen Kupferschichten und Keramik

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
1-249669 A., C- 671, Dec.26, 1989,Vol.13,No.592 *
BOGS, H. *
JP Patents Abstracts of Japan: 4-202066 A., C-1002, Nov. 4, 1992,Vol.16,No.533 *
MARTIN, W. *
u.a.: Aufbau und Verbindungstechnik von Modulen in der Leistungselektronik. In: der elek- troniker, Nr. 5, 1990, S.16-23 *
WAIBEL, B.: DCB-Substrate für die Lei-stungselektronik - Eigenschaften und Anwendungen. In: Der Zuliefermarkt, 1990, S.198,200,202,204 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19518753A1 (de) * 1994-05-31 1995-12-07 Mitsubishi Electric Corp Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US5686758A (en) * 1994-05-31 1997-11-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having integral structure of case and external connection terminals
DE19518753B4 (de) * 1994-05-31 2005-03-03 Mitsubishi Denki K.K. Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE4421319A1 (de) * 1994-06-17 1995-12-21 Abb Management Ag Niederinduktives Leistungshalbleitermodul
US5574312A (en) * 1994-06-17 1996-11-12 Abb Management Ag Low-inductance power semiconductor module
US6184579B1 (en) 1998-07-07 2001-02-06 R-Amtech International, Inc. Double-sided electronic device
EP1995775A3 (de) * 2007-05-25 2010-01-13 Kabushiki Kaisha Toyota Jidoshokki Halbleiterbauelement mit Entspannungselement
US7813135B2 (en) 2007-05-25 2010-10-12 Kabushiki Kaisha Toyota Jidoshokki Semiconductor device

Also Published As

Publication number Publication date
GB9220725D0 (en) 1992-11-11
GB2260650B (en) 1995-03-22
JPH05166969A (ja) 1993-07-02
GB2260650A (en) 1993-04-21

Similar Documents

Publication Publication Date Title
DE4318241C2 (de) Metallbeschichtetes Substrat mit verbesserter Widerstandsfähigkeit gegen Temperaturwechselbeanspruchung
DE69633378T2 (de) Verfahren zur Herstellung einer Flüssigkristallanzeigevorrichtung
DE102015109591B4 (de) Flüssigkristallanzeigetafel und Verfahren zur Herstellung einer Flüssigkristallanzeigetafel
DE60216775T2 (de) Aktive matrix von dünnfilmtransistoren (tft) für einen optischen sensor oder einen anzeigeschirm
DE19809084C2 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE2817286C2 (de) Verfahren zum Anbringen von Distanzgliedern auf Hybrid-Schaltungen
DE102009044334B4 (de) Doppeltafel-OELDs sowie Verfahren zu deren Herstellung
DE4242408C2 (de) Verfahren zum Verbinden eines Schaltkreissubstrates mit einem Halbleiterteil
DE3028718C2 (de) Dünnfilmtransistor in Verbindung mit einer Anzeigevorrichtung
DE4234506A1 (de) Isolierendes substrat fuer das befestigen von halbleiter-bauelementen
DE2312413B2 (de) Verfahren zur herstellung eines matrixschaltkreises
EP1061783A2 (de) Keramik-Metall-Substrat, insbesondere Mehrfachsubstrat
DE19710248C2 (de) Flüssigkristallanzeige mit aktiver Matrix und Herstellungsverfahren dafür
DE112012006887T5 (de) Fan-Out-Verdrahtungsanordnung einer TFT-LCD-Anordnung mit schmalem Rahmen
DE102021000469A1 (de) Elektronische Vorrichtung
DE3603332C2 (de)
DE69831846T2 (de) Substrat mit leiter aus aluminiumlegierung mit niedrigem widerstand
DE3100935A1 (de) &#34;verfahren zur herstellung einer gasanzeigetafel mit glasschichtenaufbau&#34;
DE4133199A1 (de) Halbleiterbauelement mit isolationsbeschichtetem metallsubstrat
DE4427357A1 (de) Elektronische verteilerartige Zündvorrichtung
EP0393496B1 (de) Aus Kupfer- und Keramikschichten bestehendes Substrat für Leiterplatten elektrischer Schaltungen
DE102011004543A1 (de) Impulswiderstand, Leiterplatte und elektrisches oder elektronisches Gerät
DE3239204A1 (de) Feldeffekt-transistorstruktur
DE3939794A1 (de) Traegerplatte fuer halbleiter-baueinheiten
DE102020100584B4 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung

Legal Events

Date Code Title Description
8101 Request for examination as to novelty
8105 Search report available
8110 Request for examination paragraph 44
8131 Rejection