DE4210086A1 - Zweidimensionale schieberegisteranordnung zur bildverdichtung von bildelementdaten - Google Patents

Zweidimensionale schieberegisteranordnung zur bildverdichtung von bildelementdaten

Info

Publication number
DE4210086A1
DE4210086A1 DE4210086A DE4210086A DE4210086A1 DE 4210086 A1 DE4210086 A1 DE 4210086A1 DE 4210086 A DE4210086 A DE 4210086A DE 4210086 A DE4210086 A DE 4210086A DE 4210086 A1 DE4210086 A1 DE 4210086A1
Authority
DE
Germany
Prior art keywords
shift register
vectors
picture element
arrangement
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4210086A
Other languages
English (en)
Other versions
DE4210086C2 (de
Inventor
James Dow Allen
Steven Michael Blonstein
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of DE4210086A1 publication Critical patent/DE4210086A1/de
Application granted granted Critical
Publication of DE4210086C2 publication Critical patent/DE4210086C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/76Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
    • G06F7/78Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10Complex mathematical operations
    • G06F17/14Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/147Discrete orthonormal transforms, e.g. discrete cosine transform, discrete sine transform, and variations therefrom, e.g. modified discrete cosine transform, integer transforms approximating the discrete cosine transform
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/12Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00Colour television systems
    • H04N11/04Colour television systems using pulse code modulation
    • H04N11/042Codec means
    • H04N11/044Codec means involving transform coding
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124Quantisation
    • H04N19/126Details of normalisation or weighting functions, e.g. normalisation matrices or variable uniform quantisers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124Quantisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computational Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Multimedia (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Discrete Mathematics (AREA)
  • Algebra (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Image Processing (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

Die Erfindung betrifft eine zweidimensionale Schieberegister­ anordnung zur Bildverdichtung von Bildelementdaten in VLSI- Technik.
In einer hochschnellen Silizium-Ausführung einer Funktion, bei welcher es einen kontinuierlichen Datendurchlauf wie bei einer Bildverdichtung in VLSI-Technik gibt, ist es wichtig, alle Stufen ständig besetzt zu halten, um einen Datendurch­ lauf zu maximieren. Oft hat dies die Verwendung einer "Tan­ dem" -Lösung zur Folge. Bestimmte Funktionen können es erfor­ dern, "verdoppelt" zu werden, so daß einer von zwei Funkti­ onsblöcken mit Daten von einem Zeitpunkt an arbeitet und der andere Block vorgesehen und Daten von einem Zeitpunkt (t-1) durchläßt.
Eine Bildverdichtungstechnik ist in einer am 19 Aprilil 1990 eingereichten US-Patentanmeldung S.N. 07/5 11 245 mit dem Ti­ tel "Einrichtung und Verfahren zum Verdichten von Stehbildern ohne Multiplikation" beschrieben, auf welche hiermit Bezug genommen ist. In dieser Anmeldung erscheint ein derartiges "Verdoppeln" bei einer ganz bestimmten Stufe des Prozesses notwendig.
Es wäre wünschenswert, eine verbesserte Schieberegisteranord­ nung zu schaffen, welche in einer Bildverdichtungseinrichtung verwendet werden könnte, wie sie in der vorstehend angeführ­ ten US-Patentanmeldung beschrieben ist.
Gemäß der Erfindung soll eine zweidimensionale Schieberegi­ steranordnung für eine Bildverdichtung in VLSI-Technik ge­ schaffen werden. Gemäß der Erfindung ist dies bei einer zwei­ dimensionalen Schieberegisteranordnung zur Bildverdichtung von Bildelementen durch die Merkmale im kennzeichnenden Teil des Anspruchs 1 erreicht. Vorteilhafte Weiterbildungen sind Gegenstand der auf den Anspruch 1 unmittelbar oder mittelbar rückbezogenen Ansprüche.
In einem hochschnellen Farbbild-Verdichtungssystem ist es vorteilhaft, drei Sätze der Schieberegisteranordnungen zu ha­ ben. Der Grund hierfür liegt darin, daß die Farbdaten übli­ cherweise in drei Farbkomponenten, nämlich die Y-, I- und Q- Komponenten unterteilt sind.
Um einen wirksamen Datendurchlauf zu maximieren, ist es vor­ teilhaft, die drei Sätze von Werten gleichzeitig zu verarbei­ ten. Die Einsparung, die erreicht worden ist, indem von einer 128 Schieberegisteranordnung auf eine 64 Schieberegisteranord­ nung gegangen wird, ist folglich vergrößert. In einem Drei­ fachsystem ergibt sich eine Einsparung von 192 Registern. Wenn es jeweils ein 12 Bit-Register ist, das annähernd 100 äquivalente Gatter erfordert, liegt die Einsparung nahe bei 20 000 äquivalenten Gattern. Dies stellt eine ansehnliche Men­ ge an eingespartem Silizium (real estate) dar.
Nachfolgend wird die Erfindung anhand von bevorzugten Ausfüh­ rungsformen unter Bezugnahme auf die anliegenden Zeichnungen im einzelnen erläutert. Es zeigen:
Fig 1 ein Tandem-Verfahren für einen Datenfluß;
Fig. 2A und 2B Diagramme einer Bildelement- bzw. Pixel-Block- Numerierung und einer Bildelement- bzw. Pixel- Abtastrichtung;
Fig. 3 ein Blockdiagramm einer 128stelligen Schieberegi­ steranordnung;
Fig. 4A ein Diagramm einer verkleinerten zweidimensionalen Schieberegisteranordnung gemäß der Erfindung;
Fig. 4B vier benachbarte Schieberegisterelemente der in Fig. 4A dargestellten zweidimensionalen Schiebere­ gisteranordnung, und
Fig. 5A bis 5G Diagramme, welche einen Datenfluß durch eine zweidimensionale Schieberegisteranordnung gemäß der Erfindung wiedergeben.
Nunmehr werden bevorzugte Ausführungsformen der Erfindung be­ schrieben, von welchen Beispiele in den anliegenden Zeichnun­ gen dargestellt sind. Im folgenden wird eine zweidimensionale Schieberegisteranordnung beschrieben, welche, wenn sie in Si­ lizium ausgeführt ist, eine Einsparung von 50% gegenüber einer herkömmlichen Ausführung ergibt. Dieses Verfahren wird anhand der anliegenden Zeichnungen nachstehend erläutert.
Der übliche Lösungsweg für eine verallgemeinerte Chen-Trans­ formation ist das Verarbeiten der Daten in Blöcken von 8·8 Bildelementen. Eine Funktion des Algorithmus besteht darin, den Transformationsvorgang in 16 Transformierte einer Dimen­ sion von 1·8 (den linearen Vektor-Typ) aufzubrechen. Die Anzahl 16 sind in Wirklichkeit zwei Sätze von 8, d. h. acht horizontale und vertikale Vektoren werden transformiert. Das Endergebnis ist ein transformierter zweidimensionaler Block.
In Fig. 1 ist das vordere Ende des Prozesses dargestellt. Es gibt ein Eingabeschieberegister, das 8 der 64 Bildelemente in Form eines (1·8) Vektors hält. Dieser Vektor wird dann zu der ersten Umformeinheit durchgelassen. Der Ausgang der Um­ formeinheit wird in einer Schieberegisteranordnung gehalten bzw. gespeichert, welche aus 128 12 Bit-Schieberegistern be­ steht. (12 Bit sind eine beliebige Zahl; sie könnte auch ir­ gendwo zwischen 8 bis 16 liegen). Inzwischen ist der nächste (1·8) Vektor hineingeschoben und transformiert worden. Der sich ergebende transformierte Vektor wird in die Schiebere­ gisteranordnung geschoben und der vorherige Vektor um eins nach unten geschoben.
Wenn die ersten 8 Vektoren transformiert worden sind, ist die erste Hälfte der Schieberegisteranordnung voll. Zu diesem Zeitpunkt werden die Inhalte der 64 Register in 64 "Nachbar"- Register geschoben. Von hier aus werden die Zwischenwerte rechts-links herausgeschoben, um die zweite durchgeführte Transformation zu erhalten.
Während dieser Prozeß läuft, füllt der nächste Block Bildele­ mente die erste Hälfte der Schieberegisteranordnung. Dies stellt im Betrieb einen "Tandem"-Prozeß dar. Obwohl der Gerä­ telauf auf maximaler Geschwindigkeit gehalten werden kann, gibt es jedoch Zeitabschnitte, bei welchen bestimmte Reihen bzw. Zeilen der Schieberegisteranordnung nicht benutzt werden.
Fig. 2A zeigt die Anordnung von Bildelementblöcken, die in dem Prozessor darzustellen sind; Fig. 20 zeigt die Abtastrichtung von Bildelementen, welche dem Prozessor zuzuführen sind, d. h. die Reihenfolge der Vektoren. Fig. 3 zeigt die 128stellige Schieberegisteranordnung. Erste Transformationskoeffizienten erscheinen an der Oberseite der Anordnung und werden nach un­ ten verschoben, bis alle acht Vektoren drinnen sind. Dann wird der gesamte Satz von 8 Vektoren diagonal und unten in dem benachbarten Satz gehalten bzw. gespeichert, wie oben be­ schrieben ist.
Mit der Erfindung wird genau dieselbe Funktionalität mit halb soviel Silizium in der Schieberegisteranordnung durchgeführt. Folglich sind nur 64 12 Bit-Schieberegister erforderlich. Der Aufbau einer solchen Anordnung ist in Fig. 4A daragestellt. Es ist sehr wichtig zu bemerken, daß in dem Modell mit 128 Elementen jedes Element der Anordnung eine Eingabe aus nur einer Richtung erhalten würde. Die Hauptregister erhalten im­ mer Eingänge von der Oberseite und schieben sie in einer Ab­ wärtsrichtung heraus. Die "Nachbar"-Register erhalten Daten von rechts und schieben sie immer nach links heraus.
In dem Beispiel in Fig. 4A kann jedes Element Eingänge von zwei Richtungen erhalten und kann sie in zwei Richtungen ab­ geben. Folglich kann die Anordnung in zwei (2) Richtungen schieben. Dies ist ein Leit- oder Grundgedanke bei der Er­ findung.
In Fig. 4b ist der in Fig. 4A dargestellte Aufbau im einzelnen für vier benachbarte Elemente dargestellt. Flip-Flops mit Multiplex-(MUX-)-Eingängen sind ein gemeinsames Grundelement in Gatteranordnung- und Standardzellen-VLSI-Ausführungen. Diese sind etwa die schnellsten Elemente in dem Repertoire der meisten VLSI-Verkäufer.
Es wird nunmehr angenommen, daß diese Elemente eine Bitebene der Schieberegisteranordnung sind. (Dementsprechend können sie so breit wie die Wortbreite angenommen werden). Nicht darge­ stellt ist die gemeinsame Steuerleitung der MUX-Eingänge und der gemeinsame Takt zu den Flip-Flops. Alle Flip-Flops werden kontinuierlich und gleichzeitig getaktet. Ob die eingegebenen Daten von dem Flip-Flop oben oder links kommen, wird durch das eingegebene MUX gesteuert. Ebenso ist in Fig. 4A die 2-zu-1-Multiplex-Stufe an dem Ausgang nicht dargestellt. In der vorliegenden Beschreibung wird auf die Ausgangssourcen genauso wie bei der inneren Anordnung als von links oder von oben kommend verwiesen.
Beim Betrieb wird die MUX-Steuerleitung festgelegt, d. h. la­ den von links. Acht Vektoren werden mit acht Taktimpulsen ge­ taktet. Nunmehr ist der gesamte mittlere (mid) (8·8) Ergeb­ nisblock in der Anordnung und bereit, transformiert zu werden. Die MUX-Steuerleitung wird in der entgegengesetzten Polarität festgelegt, so daß die Source zu den Flip-Flops und dem Aus­ gang von oben kommt. Die in den Flip-Flops gespeicherten Da­ ten werden in einer umgestellten, transponierten Reihenfolge in die nächsten acht Takte abgegeben. Die neuen Daten sind in einer transponierten Reihenfolge gespeichert worden und nach acht Takten wird die MUX-Steuerleitung in die ursprüngliche Position gebracht. Folglich ist jedes Element in der Anord­ nung immer im Gebrauch (es gibt kein ungenutztes Silizium), die Vektoren parallel (mit einer Taktfolge, welche 1/8 der Bildelement- oder Komponenten-Taktfolge ist) behandelt, und die Steuerung wird mit Hilfe einer einzigen Leitung erreicht.
Fig. 5A zeigt drei Bildelementblöcke, nämlich Block 1, Block 2 und Block 3. Block 1 ist der erste in dem Transpositionsmecha­ nismus, dann folgt Block 2 (welcher mit ′ bezeichnet ist) und dann der Block 3 (welcher mit ′′ bezeichnet ist).
In Fig. 5B ist das Verarbeiten der horizontalen Vektoren von dem ersten Block an dargestellt, welche die Anordnung füllen. Wenn die Anordnung voll ist, wird sie um 90° gekippt, so daß sie vertikale Vektoren werden, wie in Fig. 5C dargestellt ist. Dann werden die vertikalen Vektoren (beginnend mit V0) nach rechts herausgeschoben (Fig. 5D). Inzwischen starten die ver­ tikalen, mit Strichindex versehenen Vektoren (V′) vom Block 2 aus, um von links aus einzutreffen (Fig. 5D-5E). Wenn schließ­ lich der Vektor V7 in Fig. 5D herausgeschoben wird, gibt es nunmehr eine Anordnung, welche voll mit den V′-Vektoren ist, welche den zweiten Block bilden. Zu diesem Zeitpunkt ver­ schiebt die Anordnung wieder um 90°, so daß nunmehr dies V- Vektoren H′-Vektoren werden (Fig. 5F). Die V′-Vektoren werden von der Unterseite aus herausgeschoben, und die H′′-Vektoren beginnen vom Block 3 aus einzutreffen (Fig. 5F-5G). Sobald die V′-Vektoren herausgeschoben sind, ist die Anordnung mit H′′- Vektoren gefüllt. Eine weitere Drehung um 90° bringt die Er­ findung wieder zurück an den Ausgangspunkt.
Kurzum kann, wenn die Vektoren Hi, wobei i = 0, 1, . . ., 7 ist, acht Elementvektoren sind, jedes Element mit Hÿ bezeichnet werden, wobei j = 0, 1, . . ., 7 ist. Der Transponier-Operator verschiebt die Anordnungszeile von der Spalte aus:
TRANSPONIEREN [Hÿ] = Hÿ = Vÿ
Durch Drehen der Verschiebungsrichtung um 90° und durch Ver­ schieben von links nach rechts, können die Zwischenvektoren in die erwartete Anzahl an Dimensionen für den horizontalen Transformator umgeformt werden. Folglich wird während aller geradzahlig nummerierter Bildelementblöcke die Anordnung von links nach rechts verschoben, und bei ungeradzahlig numme­ rierten Elementblöcken wird die Anordnung von oben nach un­ ten verschoben. Diese Methode ermöglicht eine vollständige Ausnutzung des Siliziums.
Zu Fig. 1
10 Tandem-Methode für einen Datenfluß
 1 8-Punkt-Schieberegister in eine einzige Spalte von 8 Bildelementen eingeben
 2 8-Punkt-GCT-Transformation
 3 Matrix aus 128 12-Bit-Schieberegistern, welche die Zwischenvektoren an der zweiten horizontalen Transformations-Anordnung halten und darstellen
 4 8-Punkt-GCT-Transformation
 5 An nächste Stufe des Verdichtungsprozesses

Claims (5)

1. Zweidimensionale Schieberegisteranordnung zur Bildverdich­ tung von Bildelementdaten, gekennzeichnet durch
eine Schieberegister-Einrichtung mit einer Anzahl Mehrbit- Schieberegistern, und
einer Einrichtung zum Verschieben der Bildelementdaten in zu­ mindest zwei Richtungen durch die Anzahl Schieberegister der Schieberegistereinrichtung.
2. Schieberegisteranordnung nach Anspruch 1, dadurch ge­ kennzeichnet, daß die Schieberegistereinrichtung eine Einrichtung aufweist, um die Bildelementdaten von einem ersten linken Eingang oder einem ersten oberen Eingang der Schieberegistereinrichtung zu verschieben, und eine Einrich­ tung aufweist, um die verschobenen Bilddaten an einem ersten rechtsseitigen Ausgang bzw. an einem ersten unteren Ausgang abzugeben.
3. Schieberegisteranordnung nach Anspruch 1, gekenn­ zeichnet durch eine Einrichtung, um die Bildelement­ daten in horizontaler Richtung durch die Schieberegisterein­ richtung und dann in vertikaler Richtung durch die Schiebe­ registereinrichtung zu verschieben.
4. Schieberegisteranordnung nach Anspruch 1, dadurch ge­ kennzeichnet, daß die Bildelementdaten in der Form von (1·N) linearen Vektoren vorliegen.
5. Schieberegisteranordnung nach Anspruch 4, gekenn­ zeichnet durch eine Einrichtung, um ungeradzahlige Bildelementblöcke in einer ersten Einrichtung zu verschieben, und durch eine Einrichtung, um geradzahlige Bildelementblöcke in einer zweiten unterschiedlichen Richtung zu verschieben.
DE4210086A 1991-03-29 1992-03-27 Datenumsetzeinrichtung, insbesondere zur Bildverdichtung Expired - Fee Related DE4210086C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/686,485 US5305399A (en) 1990-04-19 1991-03-29 Two dimensional shift-array for use in image compression VLSI

Publications (2)

Publication Number Publication Date
DE4210086A1 true DE4210086A1 (de) 1992-10-01
DE4210086C2 DE4210086C2 (de) 1997-10-23

Family

ID=24756483

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4210086A Expired - Fee Related DE4210086C2 (de) 1991-03-29 1992-03-27 Datenumsetzeinrichtung, insbesondere zur Bildverdichtung

Country Status (5)

Country Link
US (1) US5305399A (de)
JP (1) JPH0595486A (de)
DE (1) DE4210086C2 (de)
FR (1) FR2674666B1 (de)
GB (1) GB2255845B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4306010A1 (de) * 1992-02-28 1993-09-23 Ricoh Kk

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5535292A (en) * 1993-12-30 1996-07-09 University Of South Florida VLSI architectures for polygon recognition
US5649150A (en) * 1995-04-12 1997-07-15 International Business Machines Corporation Scannable last-in-first-out register stack
KR0175733B1 (ko) * 1995-11-01 1999-04-15 이준 비트-시리얼 메트릭스 전치를 위한 초대규모 집적회로
US6094453A (en) * 1996-10-11 2000-07-25 Digital Accelerator Corporation Digital data compression with quad-tree coding of header file
CN105326478A (zh) * 2002-04-22 2016-02-17 马尔西奥·马克·阿布雷乌 用于测量生物学参数的装置和方法
US7355917B2 (en) * 2003-03-14 2008-04-08 Nxp B.V. Two-dimensional data memory
US9268746B2 (en) * 2008-03-07 2016-02-23 St Ericsson Sa Architecture for vector memory array transposition using a block transposition accelerator
US8189408B2 (en) * 2009-11-17 2012-05-29 Freescale Semiconductor, Inc. Memory device having shifting capability and method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2924526A1 (de) * 1979-06-18 1981-01-08 Siemens Ag Monolithisch integrierter halbleiterspeicher
DE3832476A1 (de) * 1987-09-24 1989-04-13 Matsushita Electric Works Ltd Bildcodiersystem
US5129015A (en) * 1990-04-19 1992-07-07 Ricoh Company Ltd. Apparatus and method for compressing still images without multiplication

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3629833A (en) * 1969-11-24 1971-12-21 Frederick M Demer Character recognition system employing a plurality of character compression transforms
US3760368A (en) * 1972-04-21 1973-09-18 Ibm Vector information shifting array
US3778773A (en) * 1972-10-20 1973-12-11 Bell Canada Northern Electric Matrix of shift registers for manipulating data
US4020463A (en) * 1976-02-27 1977-04-26 Recognition Equipment Incorporated Apparatus and a method for storage and retrieval of image patterns
US4215401A (en) * 1978-09-28 1980-07-29 Environmental Research Institute Of Michigan Cellular digital array processor
GB2183374A (en) * 1985-11-23 1987-06-03 Stc Plc Sequential access memory
FR2617621B1 (fr) * 1987-07-03 1989-12-01 Thomson Semiconducteurs Memoire de transposition pour circuit de traitement de donnees
US5054103A (en) * 1987-09-24 1991-10-01 Matsushita Electric Works, Ltd. Picture encoding system
US5095374A (en) * 1989-10-10 1992-03-10 Unisys Corporation Method and apparatus for lossless compression and decompression of image data

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2924526A1 (de) * 1979-06-18 1981-01-08 Siemens Ag Monolithisch integrierter halbleiterspeicher
DE3832476A1 (de) * 1987-09-24 1989-04-13 Matsushita Electric Works Ltd Bildcodiersystem
US5129015A (en) * 1990-04-19 1992-07-07 Ricoh Company Ltd. Apparatus and method for compressing still images without multiplication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4306010A1 (de) * 1992-02-28 1993-09-23 Ricoh Kk

Also Published As

Publication number Publication date
GB9206774D0 (en) 1992-05-13
US5305399A (en) 1994-04-19
GB2255845B (en) 1995-04-19
FR2674666A1 (fr) 1992-10-02
FR2674666B1 (fr) 1998-01-30
GB2255845A (en) 1992-11-18
DE4210086C2 (de) 1997-10-23
JPH0595486A (ja) 1993-04-16

Similar Documents

Publication Publication Date Title
DE3339178C2 (de)
DE2640157C2 (de) Verfahren und Anordnung zum redundanzvermindernden Codieren von Bildern
DE602004000700T2 (de) Schiebregister
DE3804938C2 (de) Bildverarbeitungseinrichtung
DE2640140C2 (de) Verfahren und Anordnung zur redundanzvermindernden Bildcodierung
DE2503851C2 (de) Schaltung zur Ansteuerung einer Lichtquellenzeile zur gerasterten Reproduktion eines Bildes
DE3109705C2 (de)
DE2340597A1 (de) Bildverarbeitungsanordnung
DE3632639C2 (de) Einrichtung zum Hochgeschwindigkeitsverarbeiten von Bilddaten durch Faltung
DE2907992A1 (de) Verfahren zur behandlung von videodaten
DE3248451A1 (de) Positionsanzeigergenerator, damit ausgeruestetes fernsehmonitorsystem und verfahren zum anzeigen eines positionsanzeigers
DE2816609C2 (de) Anordnung zur Bildverarbeitung
DE2524303A1 (de) Zeichengenerator zur wiedergabe in einer punktmatrix mit hoher aufloesung
DE2746969C2 (de) Einrichtung zum Vergleichen von Mustern
DE3638852C2 (de) Bildverarbeitungsgerät und -verfahren
DE2525155A1 (de) Verfahren und anordnung zur rasterpunktdarstellung von codierter - liniensegmente darstellende - information in computergesteuerten datensichtgeraeten, insbesondere in kathodenstrahlbildschirmstationen
DE2354334A1 (de) Verfahren und vorrichtung zur abtastung eines bildes auf einer kopie
DE4210086A1 (de) Zweidimensionale schieberegisteranordnung zur bildverdichtung von bildelementdaten
DE4215094C2 (de) Bildverarbeitungsverfahren und -vorrichtung
DE3702613A1 (de) Geraet zum verschieben digitaler daten in einem speicher eines datenverarbeitungssystems
DE3612231C2 (de)
DE2506671A1 (de) Binaerdaten-handhabungsnetzwerk
DE3705124A1 (de) Anzeigeprozessor und videoverarbeitungsuntersystem fuer computergraphik
DE2314262A1 (de) Schaltungsanordnung zum verschieben von vektorinformation
DE1774675A1 (de) Elektronisches Rechengeraet

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee