DE4142339A1 - Verfahren und schaltungsanordnung zum umsetzen von strommodulierten empfangssignalen in spannungsmodulierte datensignale - Google Patents
Verfahren und schaltungsanordnung zum umsetzen von strommodulierten empfangssignalen in spannungsmodulierte datensignaleInfo
- Publication number
- DE4142339A1 DE4142339A1 DE19914142339 DE4142339A DE4142339A1 DE 4142339 A1 DE4142339 A1 DE 4142339A1 DE 19914142339 DE19914142339 DE 19914142339 DE 4142339 A DE4142339 A DE 4142339A DE 4142339 A1 DE4142339 A1 DE 4142339A1
- Authority
- DE
- Germany
- Prior art keywords
- counter
- signals
- peak value
- circuit arrangement
- input signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
- Dc Digital Transmission (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren zum Umsetzen von
strommodulierten Eingangssignalen in spannungsmodulierte Da
tensignale gemäß dem Oberbegriff des Patentanspruchs 1. Wei
terhin bezieht sich die Erfindung auf eine Schaltungsanordnung
zur Durchführung des Verfahrens.
Bei einer Übertragung von Daten durch strommodulierte Signale
kann es auf der Empfangsseite erforderlich sein, aus den
strommodulierten Signalen spannungsmodulierte Datensignale
zurückzugewinnen, die dann digital verarbeitet werden können.
Bei einer derartigen Umsetzung von strommodulierten Empfangs
signalen in spannungsmodulierte Datensignale ist es üblich,
die strommodulierten Empfangssignale einem Meßwiderstand zuzu
führen, an dem den Empfangssignalen zugeordnete spannungsmodu
lierte Eingangssignale abgegriffen werden können. Es wäre
denkbar, unter Verwendung eines aus diskreten Bauelementen
aufgebauten Mittelwertdetektors den Mittelwert der Eingangs
signale mittels eines Kondensators mit verhältnismäßig großer
Kapazität zu bilden. Dieser Mittelwert könnte dann einem Kom
parator zugeführt werden, der ihn mit den Momentanwerten der
Eingangssignale vergleicht und an dessen Ausgang dann die
spannungsmodulierten Datensignale abgegeben werden.
Infolge des Kondensators mit verhältnismäßig großer Kapazität
wäre es nicht möglich, eine derartige Schaltungsanordnung als
einen integrierten Schaltkreis herzustellen.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren
und eine Schaltungsanordnung zum Umsetzen von strommodulierten
Empfangssignalen in spannungsmodulierte Datensignale anzuge
ben, die einen geringen Aufwand erfordern.
Erfindungsgemäß wird die Aufgabe bei dem Verfahren und der
Schaltungsanordnung der eingangs genannten Art durch die in
den kennzeichnenden Teilen der Patentansprüche 1 bzw. 6 ange
gebenen Merkmale gelöst.
Das Verfahren gemäß der Erfindung hat den Vorteil, daß es auf
einfache Weise unter Verwendung von integrierten Schaltkreisen
durchführbar ist und daß es durch Änderung der Frequenz der
Taktimpulse auf einfache Weise auf andere Arbeitsfrequenzen
umstellbar ist. Weiterhin ist es sowohl für symmetrische als
auch für unsymmetrische Empfangssignale verwendbar.
Zur Erhöhung der Betriebssicherheit erweist es sich als zweck
mäßig, daß die Eingangssignale mit dem Scheitelwert verglichen
werden und die Zählstufe aufwärts gezählt oder gesperrt wird,
wenn die jeweiligen Eingangssignale größer bzw. kleiner sind
als der Scheitelwert. Der Mittelwert läßt sich auf einfache
Weise aus dem Scheitelwert unter Verwendung eines Spannungs
teilers erzeugen.
Um durch die Zählstufe das langsame Entladen eines Kondensa
tors nachbilden zu können, ist es vorteilhaft, wenn jeweils
nach einer vorgegebenen Zeit die Zählstufe kurzzeitig abwärts
gewählt wird.
Zur Vermeidung von Störungen ist es auch vorteilhaft, die Ein
gangssignale vor der Verarbeitung einem Filter, zweckmäßiger
weise einem RC-Tiefpaßfilter zuzuführen.
Der Digital/Analog-Wandler erfordert einen geringen Aufwand,
wenn er als Widerstandsnetzwerk ausgebildet ist.
Ausführungsbeispiele des Verfahrens und der Schaltungsanord
nung gemäß der Erfindung werden im folgenden anhand von Zeich
nungen näher erläutert. Es zeigen:
Fig. 1 ein Blockschaltbild einer Schnittstellensteuerung mit
einer als Schaltungsanordnung gemäß der Erfindung aus
gebildeten Empfangsstufe,
Fig. 2 ein Schaltbild der Empfangsstufe und
Fig. 3 Zeitdiagramme von Signalen an verschiedenen Punkten
der Schaltungsanordnung.
Bei der in Fig. 1 dargestellten Schnittstellensteuerung SST
werden Daten zwischen einer digitalen Steuereinheit STE, bei
spielsweise einem Mikroprozessor und einer Endeinrichtung E,
beispielsweise einem über die c-Ader und die d-Ader ange
schlossenen digitalen Telefon übertragen. Im Verbindungsweg
zwischen der Steuereinheit STE und der Endeinrichtung E ist
eine Schnittstellensteuerung SST vorgesehen, die eine Sende
stufe SS und eine Empfangsstufe ES aufweist. Die Sendestufe SS
formt zu sendende Daten darstellende Datensignale DS in ent
sprechende Sendesignale S1 um und gibt diese über eine Transi
storstufe T als Sendesignale S an die Endeinrichtung E ab. In
umgekehrter Richtung gibt die Endeinrichtung E Empfangssignale
ES an die Schnittstellensteuerung SST ab. Die Empfangssignale
ES sind strommodulierte Signale, da über die d-Ader gleichzei
tig die Stromversorgung der Endeinrichtung E erfolgt. Die
Empfangssignale E gelangen über die Transistorstufe T zu einem
Filter F, das Störungen in den Empfangssignalen ES beseitigt
und Eingangssignale E1 an eine Zählstufe ZS abgibt. Die Zähl
stufe ZS dient zusammen mit einem nachgeschalteten Digital/
Analog-Wandler DA zur Erzeugung eines Scheitelwertes P, der
sich jeweils an die maximale Amplitude der Eingangssignale E1
anpaßt. Ein Komparator K vergleicht die Eingangssignale E1 mit
einem Mittelwert M, der durch Teilung aus dem Scheitelwert P
erzeugt wird. Je nach dem, ob die Eingangssignale E1 diesen
Mittelwert M über- oder unterschreiten, nehmen die am Ausgang
des Komparators K abgegebenen Datensignale erste oder zweite
Binärwerte an. Die Datensignale werden über eine Treiberstufe
TR als Datensignale DE an die Steuereinheit STE abgegeben,
wenn ein von dieser abgegebenes Auswahlsignal SE einen vorge
gebenen Binärwert aufweist und die Schnittstellensteuerung SST
auf den Empfang von Daten einstellt.
Die in Fig. 2 dargestellte Schaltungsanordnung zeigt Einzel
heiten der Empfangsstufe ES und die Erzeugung zugehöriger
Taktimpulse C. Die Funktionsweise dieser Schaltungsanordnung
wird im folgenden zusammen mit den in Fig. 3 dargestellten
Zeitdiagrammen beschrieben. Bei den Zeitdiagrammen sind in
Abszissenrichtung die Zeit t und in Ordinatenrichtung Signale
an verschiedenen Punkten der Empfangsstufe ES dargestellt.
Zum Zeitpunkt t1 ändert das strommodulierte Empfangssignal ES
seinen Binärwert von 0 nach 1. Ein Transistor T1 in der Tran
sistorstufe T wird damit leitend gesteuert und an einen Meßwi
derstand RM der Transistorstufe T ist eine Spannungsänderung
abgreifbar, die der Stromänderung des Empfangssignals ES zuge
ordnet ist. Dieses spannungsmodulierte Empfangssignal wird dem
Filter F zugeführt, das als RC-Glied aus Widerständen R1 und
R2, Kondensatoren C1 und C2 und einem Operationsverstärker OP
ausgebildet ist. An seinem Ausgang gibt das Filter F ein Ein
gangssignal E1 ab, das ebenfalls spannungsmoduliert ist und
dem strommodulierten Eingangssignal ES zugeordnet ist.
Die Zählstufe ZS und der Digital-Analogwandler DA haben nun
die Aufgabe, den Scheitelwert P des Eingangssignals E1 zu er
mitteln. Sie sollen dabei eine Funktion ausführen, die der ei
nes großen Kondensators entspricht, der durch ein Eingangssi
gnal E1 sehr schnell auf dessen Scheitelwert aufgeladen wird,
jedoch nur sehr langsam entladen wird. Die Zählstufe ZS ent
hält zu diesem Zweck einen Zähler Z, der durch in einem Takt
geber TG erzeugte Taktimpulse C fortgeschaltet oder gesperrt
wird. An einem Aufwärts/Abwärts-Steuereingang UD des Zählers Z
liegt ein in einem Komparator K1 erzeugtes Steuersignal ST an,
das den Zähler Z immer aufwärtszählt, solange ein am Kompara
tor K1 anliegendes Eingangssignal E1 größer ist als ein bis
dahin geltender, ebenfalls am Komparator K1 anliegender Schei
telwert P. Das Steuersignal ST wird auch über ein ODER-Glied
OR als Steuersignal ST1 einem Sperreingang SP des Zählers Z
zugeführt, das diesen sperrt, sobald ein Eingangssignal E1
nicht mehr größer ist als der Scheitelwert P.
Der Digital/ Analog-Wandler DA ist als ein Widerstandsnetzwerk
aus Widerständen R3 bis R9 ausgebildet. Der Widerstand R7
dient dazu, im Ruhezustand einen definierten Scheitelwert P zu
erzeugen, der größer ist als zu erwartende Störungen der Ein
gangssignale E1. Die Widerstände R8 und R9 stellen einen Span
nungsteiler dar, an dessen Ausgang der Mittelwert M abgegeben
wird, der einen Bruchteil des Scheitelwerts P darstellt.
Unter der Annahme, daß der Scheitelwert P im Ruhezustand einen
verhältnismäßig kleinen Wert P0 aufweist, überschreitet das
Eingangssignal E1, das in Fig. 3 zum besseren Verständnis im
Zusammenhang mit dem Scheitelwert P und dem Mittelwert M ver
größert dargestellt ist, zum Zeitpunkt t2 diesen Scheitelwert
P0 und das Steuersignal ST am Ausgang des Komparators K1 nimmt
den Binärwert 1 an. Damit wird der Zähler Z auf Aufwärtszählen
eingestellt und mit jedem Taktimpuls C wird der Zählerstand so
lange erhöht, bis der Scheitelwert P am Ausgang des Digital/
Analog-Wandlers DA den Momentanwert des Eingangsssignals E1
erreicht. Dies ist zum Zeitpunkt t3 der Fall. Zu diesem Zeit
punkt t3 nimmt das Steuersignal ST am Ausgang des Komparators
K1 dann den Binärwert 0 an. Das Steuersignal ST schaltet den
Zähler Z auf Abwärtszählen ein und sperrt ihn gleichzeitig
durch das Steuersignal ST1. Zum Zeitpunkt t4 nimmt das Emp
fangssignal ES wieder den Binärwert 0 an.
Der Komparator K vergleicht jeweils das Eingangssignal E1 mit
dem Mittelwert M, der einen Bruchteil des Scheitelwerts P,
beispielsweise dessen Häfte beträgt. Zwischen den Zeitpunkten
t1 und t2 überschreitet das Eingangssignal E1 den Mittelwert
M0 und der Komparator K gibt an seinem Ausgang ein Datensignal
DE1 ab. In entsprechender Weise unterschreitet zum Zeitpunkt
t5 das Eingangssignal E1 den Mitelwert M und das Datensignal
DE1 nimmt wieder den Binärwert 0 an. Das Datensignal DE1 wird
über die Treiberstufe TR als empfangenes Datensignal DE abge
geben, so lange das Auswahlsignal SE ihn freigibt.
Um eine sichere Funktionsweise der Schaltungsanordnung auch
bei Störungen zu gewährleisten und um die langsame Entlade
funktion des Kondensators in einem Spitzenwertdetektor nachzu
bilden, ist ein Impulsgeber IG vorgesehen, der einen Zähler Z1
und ein nachgeschaltetes UND-Glied A enthält. Der Zähler Zl
wird fortlaufend durch die Taktimpulse C fortgeschaltet und
das UND-Glied A verknüpft Ausgangssignale des Zählers Z1 der
art, daß immer nach einer vorgegebenen Anzahl von Taktimpulsen
C, beispielsweise nach jeweils 256 Taktimpulsen C ein Steuer
signal ST2 abgegeben wird. Dieses Steuersignal ST2 tritt bei
spielsweise zum Zeitpunkt t6 auf. Es wird über das ODER-Glied
OR als Steuersignal ST1 dem Zähler Z zugeführt und gibt diesen
kurzzeitig frei. Da das Steuersignal ST den Zähler Z zu diesem
Zeitpunkt auf Abwärtszählen eingestellt hat, wird der Zähler Z
mit dem nächsten Taktimpuls C zum Zeitpunkt t7 abwärtsgezählt.
Damit vermindern sich der Scheitelwert P und der Mittelwert M
jeweils um eine Zähleinheit.
Zwischen den Zeitpunkten t8 und t9 spielen sich ähnliche Vor
gänge ab wie zwischen den Zeitpunkten t1 und t3. Zum Zeitpunkt
t9 ist der Scheitelwert P wieder gleich dem Momentanwert des
Eingangssignals E1 und in entsprechender Weise hat der Mittel
wert M dann ebenfalls wieder seinen Sollwert erreicht.
Wie man der Fig. 3 entnehmen kann, wird durch die Schaltungs
anordnung der Mittelwert M einerseits sehr schnell erreicht,
denn der Einschwingvorgang ist bereits zum Zeitpunkt t3 been
det und der Mittelwert M kann sich auch dynamisch an die Am
plituden der Eingangssignale E1 anpassen, die sich nur sehr
langsam ändern werden. Die spannungsmodulierten Eingangssigna
le E1, die den strommodulierten Empfangssignalen ES zugeordnet
sind, werden somit auf einfache Weise mit einer dynamischen
Schwelle, nämlich dem Mittelwert M verglichen, um die empfan
genen Datensignale DE zu erzeugen, die dann in der digitalen
Steuereinheit STE verarbeitbar sind.
Claims (14)
1. Verfahren zum Umsetzen von strommodulierten Empfangssignalen
(ES) in spannungsmodulierte Datensignale (DE), bei dem die
stromgesteuerten Empfangssignale (ES) in spannungsgesteuerte
Eingangssignale (El) umgesetzt werden, gekennzeich
net durch die folgenden Schritte:
- a) eine Zählstufe (ZS) wird durch Taktimpulse (C) aufwärts ge zählt, so lange die Eingangssignale (E1) größer sind als ein Scheitelwert (P),
- b) der jeweilige Zählerstand der Zählstufe (ZS) wird mittels eines Digital/Analog-Wandlers (DA) in einen Analogwert umge setzt, der den Scheitelwert (P) darstellt und
- c) die Eingangssignale (E1) werden mit einem aus dem Scheitel wert (P) durch Teilung abgeleiteten Mittelwert (M) vergli chen und entsprechend dem Vergleichsergebnis werden die Datensignale (DE) erzeugt.
2. Verfahren nach Anspruch 1, dadurch gekenn
zeichnet, daß die Eingangssignale (E1) mit dem Schei
telwert (P) verglichen werden und die Zählstufe (ZS) aufwärts
gezählt oder gesperrt wird, wenn die Momentanwerte der Ein
gangssignale (E1) größer bzw. kleiner sind als der Scheitelwert
(P).
3. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch
gekennzeichnet, daß der Mittelwert (M) aus dem
Scheitelwert (P) durch Teilung erzeugt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch
gekennzeichnet, daß die Zählstufe (ZS) nach je
weils einer vorgegebenen Zeit kurzzeitig abwärts gezählt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch
gekennzeichnet, daß die Eingangssignale (E1)
gefiltert werden.
6. Schaltungsanordnung zum Umsetzen von stromgesteuerten Emp
fangssignalen (ES) in spannungsgesteuerte Datensignale (DE),
bei der die stromgesteuerten Empfangssignale (ES) spannungsge
steuerten Eingangssignalen (E1) zugeordnet werden, ge
kennzeichnet durch eine Zählstufe (ZS), die
durch Taktimpulse (C) aufwärts gezählt wird, solange die Ein
gangssignale (E1) größer sind als ein Scheitelwert (P), durch
einen mit den Ausgängen der Zählstufe (ZS) verbundenen Digi
tal/Analog-Wandler (DA), der an seinem Ausgang den Scheitelwert
(P) abgibt, und durch einen Komparator (K), der die Eingangs
signale (E1) mit einem aus dem Scheitelwert (P) gebildeten
Mittelwert (M) vergleicht und der an seinem Ausgang die Daten
signale (DE) abgibt.
7. Schaltungsanordnung nach Anspruch 6, dadurch ge
kennzeichnet, daß die Zählstufe (Z1) einen durch
die Taktimpulse (C) fortschaltbaren Zähler (Z) und einen Kom
parator (K1) enthält, der die Eingangssignale (E1) mit dem
Scheitelwert (P) vergleicht und der an den Zähler (Z) ein
Steuersignal (ST) abgibt, durch das dieser aufwärts gezählt
oder gesperrt wird, wenn das Eingangssignal (E1) größer bzw.
kleiner als der Scheitelwert (P) ist.
8. Schaltungsanordnung nach Anspruch 6 oder Anspruch 7, da
durch gekennzeichnet, daß der Digital/
Analog-Wandler (DA) als ein Widerstandsnetzwerk (R3-R7) ausge
bildet ist.
9. Schaltungsanordnung nach einem der Ansprüche 6 bis 8,
dadurch gekennzeichnet, daß am Ausgang
des Digital/Analog-Wandlers (DA) ein Spannungsteiler (R8, R9)
angeschlossen ist, an dessen Abgriff der Mittelwert (M) abge
geben wird.
10. Schaltungsanordnung nach einem der Ansprüche 6 bis 9,
dadurch gekennzeichnet, daß ein Impuls
geber (IG) vorgesehen ist, der jeweils nach einer vorgegebenen
Anzahl von Taktimpulsen (C) ein weiteres Steuersignal (ST2) an
den Zähler (Z) abgibt, das diesen kurzzeitig abwärts zählt.
11. Schaltungsanordnung nach Anspruch 10, dadurch
gekennzeichnet, daß der Impulsgeber (IG) einen
Zähler (Z1) und ein dessen Ausgänge nachgeschaltetes UND-Glied
(A) enthält, das an seinem Ausgang das weitere Steuersignal (ST2)
abgibt.
12. Schaltungsanordnung nach Anspruch 10 oder Anspruch 11,
dadurch gekennzeichnet, daß einem Sperr
eingang (SP) des Zählers (Z) ein ODER-Glied (OR) vorgeschaltet
ist, an dem das Steuersignal (ST) und das weitere Steuersignal
(ST2) anliegen.
13. Schaltungsanordnung nach einem der Ansprüche 6 bis 12,
dadurch gekennzeichnet, daß der Zähl
stufe (ZS) ein Filter (F) vorgeschaltet ist, über das die
Eingangssignale (E1) zuführbar sind.
14. Schaltungsanordnung nach einem der Ansprüche 6 bis 13,
dadurch gekennzeichnet, daß dem Kompara
tor (K) eine Treiberstufe (TR) nachgeschaltet ist, die durch
ein Auswahlsignal (SE) freigebbar ist und die die Datensignale
(DE) abgibt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19914142339 DE4142339C2 (de) | 1991-12-20 | 1991-12-20 | Verfahren und Schaltungsanordnung zum Umsetzen von spannungsmodulierten Eingangssignalen in Datensignale |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19914142339 DE4142339C2 (de) | 1991-12-20 | 1991-12-20 | Verfahren und Schaltungsanordnung zum Umsetzen von spannungsmodulierten Eingangssignalen in Datensignale |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4142339A1 true DE4142339A1 (de) | 1993-06-24 |
DE4142339C2 DE4142339C2 (de) | 1995-07-20 |
Family
ID=6447737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19914142339 Expired - Fee Related DE4142339C2 (de) | 1991-12-20 | 1991-12-20 | Verfahren und Schaltungsanordnung zum Umsetzen von spannungsmodulierten Eingangssignalen in Datensignale |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4142339C2 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19837011C1 (de) * | 1998-08-14 | 2000-02-10 | Siemens Nixdorf Inf Syst | Schaltungsanordnung zur Spitzenspannungserfassung für integrierte Schaltkreise |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2853353B2 (de) * | 1977-12-29 | 1981-03-12 | Sperry Corp., New York, N.Y. | Schaltungsanordnung zur Aufbereitung von in einem Verstärker verstärkten, impulsförmigen Signalen |
US4466089A (en) * | 1981-06-30 | 1984-08-14 | Sony Corporation | Information signal reproducing apparatus |
-
1991
- 1991-12-20 DE DE19914142339 patent/DE4142339C2/de not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2853353B2 (de) * | 1977-12-29 | 1981-03-12 | Sperry Corp., New York, N.Y. | Schaltungsanordnung zur Aufbereitung von in einem Verstärker verstärkten, impulsförmigen Signalen |
US4466089A (en) * | 1981-06-30 | 1984-08-14 | Sony Corporation | Information signal reproducing apparatus |
Non-Patent Citations (1)
Title |
---|
JP 2-54177 A in: Patents Abstr. of Japan, Sect. P, Vol. 14, No. 226 (P-1047), 14. Mai`90 * |
Also Published As
Publication number | Publication date |
---|---|
DE4142339C2 (de) | 1995-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0269812A1 (de) | Verfahren und Anordnung zur Versorgung einer Taktleitung mit einem von zwei Taktsignalen in Abhängigkeit vom Pegel eines der beiden Taktsignale | |
EP0137948B1 (de) | Schaltungsanordnung zum Überprüfen des zeitlichen Abstands von Rechtecksignalen | |
DE2515043B2 (de) | ||
DE2632025A1 (de) | Abstimmschaltung fuer hochfrequenzempfangsgeraete nach dem ueberlagerungsprinzip | |
DE4142339C2 (de) | Verfahren und Schaltungsanordnung zum Umsetzen von spannungsmodulierten Eingangssignalen in Datensignale | |
DE1288133B (de) | Verfahren zur Wiederherstellung der Impulse einer Impulsfolge nach UEbertragungsverzerrung und Kompensationsschaltung zur Durchfuehrung des Verfahrens | |
EP0332642B1 (de) | Verfahren und schaltungsanordnung zur adaptiven entzerrung von impulssignalen | |
DE2606230C3 (de) | Abstimmschaltung für Überlagerungsempfänger | |
DE2457611C3 (de) | Multiplex-Übertragungssystem | |
DE3340808A1 (de) | Warntongeber fuer mobile verkehrsrundfunkempfaenger | |
DE3117927C2 (de) | Anordnung zur Erkennung der längsten von in digitalen Signalen periodisch enthaltenen Folgen von Nullzeichen | |
DE2735203C2 (de) | Verfahren und Anordnung zur Bitfehlerquotenmessung in einem Zeitmultiplexsystem | |
DE2719223C2 (de) | Anordnung zum Umsetzen von Alarmsignalen zwischen einem digitalen Nachrichtenübertragungssystem und einer zentralen Betriebsüberwachung | |
DE2624173A1 (de) | Signal-erkennungsschaltung | |
DE1928986B2 (de) | Übertragungssystem mit einer Sende- und einer Empfangsvorrichtung zur Übertragung von Informationen in einem vorgeschriebenen Frequenzband und dafür geeignete Sende- und Empfangsvorrichtungen | |
DE3342739C2 (de) | A/D- und D/A-Wandlung | |
DE2319095B2 (de) | Regenerator für PCM-Signale | |
DE1224357C2 (de) | Modulator mit Momentanwertkompander fuer mit Pulsmodulation arbeitende Geraete | |
DE2912854A1 (de) | Demodulationsverfahren fuer binaere frequenzmodulierte signale | |
DE3153249C2 (en) | Phase discriminator arrangement | |
DE2430340A1 (de) | Radar-empfaenger | |
EP0311181B1 (de) | Schaltungsanordnung zur Sicherstellung der zeitrichtigen Kanalzuordnung in einem digitalen Nachrichtenübertragungssystem | |
DE2736522C2 (de) | Schaltungsanordnung zum Obertragen von Daten | |
DE2165750C3 (de) | Zeitmultiplex Mehrkanal-Übertragungssystem | |
AT226281B (de) | Einrichtung zur Feststellung von Betriebsfehlern in impulsregenerierenden Zwischenverstärkern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20110701 |