DE2735203C2

DE2735203C2 - Verfahren und Anordnung zur Bitfehlerquotenmessung in einem Zeitmultiplexsystem

Info

Publication number: DE2735203C2
Application number: DE2735203A
Authority: DE
Inventors: Reinhard Ing.(Grad.) 8000 Muenchen Hergert
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1977-08-04
Filing date: 1977-08-04
Publication date: 1979-07-12
Also published as: FR2399769B1; GB1568340A; DE2735203B1; BE869546A; FR2399769A1; IN149558B; IT1097984B; IT7826219A0

Description

bleibt die Anzahl der für einen Meßwert herangezogenen Fehlerereignisse über einen beliebig großen Bereich innerhalb festgelegter Grenzen, so daß dadurch die Streuung des Meßergebnisses wesentlich eingeengt wird und eine sehr zuverlässige Aussage über die Güte des untersuchten Zeitmultiplexsystems möglich ist.

Zur leichteren Berechnung der Bitfehlerquote nach einer Meßbereichsumschaltung ist eine Variante des erfindungsgemäßen Verfahrens zweckmäßig, bei der die Verkürzung bzw. Verlängerung des Zeitintervalls schrittweise um eine Zehnerpotenz erfolgt

Eine erfindungsgemäße Anordnung zur Durchführung der Bitfehlerquotenmessung ist dadurch gekennzeichnet, daß sendeseiiig ein erster taktgesteuerter Quasi-Zufalls-Generator zur Erzeugung eines Sendesignals vorgesehen ist, daß empfangsseitig ein zweiter, dem ersten entsprechender taktgesteuerter Quasi-Zufallü-Generator vorgesehen ist, der nach dem Empfang einer charakteristischen Bitfolge im Eingangsteil durch eine an dieses angeschlossene Synchronisierschaltung gestartet wird, daß eine Vergleichsschaltung vorgesehen ist, die mit dr.m Eingang des Eingangsteiles und mit dem Ausgang des zweiten Zufallsfolgen-Generators verbunden ist und einen Fehlervergleich durchführt, daß ein Fehlerzähler vorgesehen ist, der mit dem Ausgang der Vergleichsschaltung verbunden ist und die auftretenden Vergleichsdifferenzen zählt, daß eine Zeitbasisanordnung vorgesehen ist, die eingangsseitig mit dem Taktgene rator des Eingangsteils und außerdem über eine Anordnung zur Meßbereichsumschaltung mit dem Ausgang des Fehlerzählers verbunden ist und die Steuersignale so an den Fehlerzähler, an einen mit diesem und mit der Zeitbasisschaltung verbundenen Fehlerspeicher und an einen an den Fehlerspeicher angeschlossenen Wandler abgibt, daß ein Anschluß für eine erste Synchronisationsanzeige vorgesehen ist, der mit dem Ausgang des Fehlerzählers und mit dem Eingang der Synchronisierschaltung verbunden ist und daß ein zweiter Anschluß für eine weitere Anzeigevorrichtung vorgesehen ist, der mit dem Ausgang des Wandlers verbunden ist. Bei dieser Anordnung ist wegen der automatischen Nachführung der Meßzeit nur ein Fehlerzähler mit einem relativ kleinen Zählbereich notwendig, so daß sich insgesamt kein wesentlich höherer Aufwand als beim Stande der Technik ergibt.

Zweckmäßigerweise wird die erfindungsgemäße Anordnung zur Bitfchlerquotenmessung so aufgebaut, daß die Anordnung zur Meßbereichsumschaltung eine Teilerkette und eine Logikschaltung enthält und daß jeweils einer der Stufenausgänge der Teilerkette durch die Logikschaltung gesteuert mit dem Ausgang der Anordnung zur Meßbereichsumschaltung verbunden ist.

Die Erfindung soll im folgenden an Hand der Zeichnung nnher erläutert werden.

In der Figur ist das Blockschaltbild des Empfangstcils des erfindungsgemäßen Bitfehlerquotenmeßplatzes dargestellt. Der Empfangsteil besitzt die beiden Eingänge D und T, die mit dem Daten- bzw. Taktausgang des zu prüfenden Zeitmultiplexsystems verbunden sind. An den Eingang des Zeitmultiplexsystems ist der in der Figur nicht dargestellte Sendeteil des Bitfchlerquotcnmeßplatzcs angeschlossen, der einen integrierten Quarzgenerator mit einer Ausgangsfrcciucnz von 18432 kHz enthält, wobei die Aus-

gangsfrequenz so gewählt ist, daß es sich um das kleinste gemeinsame Vielfache der Bitraten, die zu prüfen sind, handelt. An den Quarzgenerator ist ein hinsichtlich des Teilerverhältnisses umschaltbarer Frequenzteiler angeschlossen, der den Sendetaktpuls für die jeweils gewünschte Bitrate erzeugt. Weiterhin ist im Sendeteil ein 15stufiges rückgekoppeltes Schieberegister enthalten, das eine binäre Pseudozufallsfolge, das Testsignal, erzeugt. Die Ausgänge des Taktgenerators und des Pseudozufallsgenerators sind über eine Schnittstellenanpaßschaltung an den Daten- bzw. Taktausgang des Sendeteils angekoppelt, an die während der Prüfung die Eingänge des zu prüfenden Zeitmultiplexsystems angeschlossen sind.

Der Empfangsteil enthält einen Eingangsteil Et, in dem sich Anpaßschaltungen für die über den Eingang D zugeführten Datensignale und die über den Eingang Γ zugeführten Taktsignale sowie ein Taktgenerator Tr befinden. Mit dem Datenausgang des Empfangsteils Et sind die Eingänge einer Synchronisierschaitung SYNC und eines Vergleichers VGL verbunden. Die Synchronisierschaltung überprüft die empfangenen Datensignale und gibt nach Erkennen der übertragenen Pseudozufallsfolge an einem Anfang dieser Pseudozufallsfolge ein Startsignal an einen angeschlossenen Quasizufallsfolgengene/ator QZG ab, der eme gleiche Quasizufallsfolge erzeugt und diese an einen zweiten Eingang des Vergleichers VGL abgibt, der durch Vergleich zwischen der erzeugten und der empfangenen Quasizufallsfolge die Bitfehler ermittelt und den Bitfehlern entsprechende Ausgangssignale an einen Anschluß ZE für einen externen Fehlerzähler und an einen Eingang des im Empfangsteil angeordneten Fehlerzählers FZ abgibt. Ein weiterer Eingang des Fehlerzählers FZ ist mit dem Taktausgang des Eingangsteils Et verbunden. Stellt der interne Fehlerzähler FZ eine Fehlerquote von >25% fest, dann gilt dies als NichtSynchronismus zwischen den empfangenen und den örtlich erzeugten Quasi-Zufalls-Signalen, worauf der Fehlerzähler FZ an einem ersten Ausgang ein Steuersignal abgibt, das ei-ητη Eingang der Synchronisierschaltung SYNC und einem externen Synchronisieranschluß AS zugeführt wird. An den externen Ausgang AS kann eine Leuchtdiodenanzeige angeschlossen sein, die den Zustand des fehlenden Synchronismus anzeigt. Zur Neusynchronisation wird eine Rückkopplungsschleife des im Quasizufallsgenerator enthaltenen 15stufigen Schieberegisters aufgetrennt, und nachdem 15 Bit der Empfangsraten durchgelaufen sind, wieder geschlossen. Nach erneuter Überprüfung wird entweder Synchronismus festge3tellt oder der Synchronisiervorgang wiederholt.

Der Eingangsteil enthält weiterhin taktgesteuertc Anurönungen zur Meßbereichsumschaltung Ml und zur Erzeugung der Meß-Zeitbasis ZB sowie einen mit dem Ausgang der Zeitbasis ZB verbundenen Fehlerspeicher FS und einen mit einem weiteren Ausgang der Zeitbasis ZB verbundenen Wandler W sowie cxterne Anschlüsse FSA für den Ausgang des Fehlerspeichers und /IFfür den Ausgang des Wandlers W. Für die Feststellung der Fehlerquote ist ein weiterer Eingang des Fehlerzählers FZ mit einem Ausgang der Zeitbasis ZB und weitere Ausgänge des Fehlerziihlcrs FZ mit Eingängen der Meßbereichsumschaltung MU und des Fehlerspe^:-;hcrs FS verbunden, der über einen weiteren Ausgang an den Wandler W angeschlossen ist.

Der Meßbereich des Bitfehlerquotenmeßpiatzes umfaßt in fünf Dekaden den Bereich von 1-1(1 ^h bis 1 K)"'. Eine Fehlerquote vo;i I · K) ^h bedeutet dabei, daß bei K)⁶ Bit im Mittel nur ein Fehler auftritt. Da aber die auf dem Übertragungsweg auftretenden Bitfehler statistischen Schwankungen unterworfen sind, streuen die Bitfehlerzahlen in zeitlich aufeinanderfolgenden Meßintervallen um einen Mittelwert. Diese Streuung ist um so kleiner, je größer die Anzahl der betrachteten Bits und je größer die Anzahl der in einem Meßintervall festgestellten Fehler ist. Zur Sicherung des Meßwertes muß aus diesem Grunde eine entsprechend lange Meßzeit vorgesehen werden. Im vorliegenden Falle wurde die Meßzeit so gewählt, daß mindestens sechs Fehlerereignisse zur Bildung eines Meßwertes herangezogen werden. Bei der niedrigsten noch meßbaren Fehlerquote von I ■ K) "muß demnach eine Anzahl von 6 ■ 1O* Bit geprüft werden:

,l;«r nrn'.Ut Wn', **\_n**w Ditrntn VO^ 2(MH kbit/". ϋΐΓΐ£ Msß" 9 und im dritten Fall eines von IO bis 99. Da diese beiden letzteren Fälle innerhalb des Zählbereichs liegen, bleibt die Meßzeit unverändert, von der Anordnung MUzur Meßbereichsumschaltiingwird also keir Impuls weitergegeben.

Im vierten Fall ist die vom Fehlerzähler FZ festgestellte Fehleranzahl größer als 99, in diesem Fall wire die Meßzeit um den Faktor K) verkleinert. Auf diese Weise erfolgt eine Variation der Meßzeit, durch die die Zahl der zur Messung herangezogenen Bii zwischen 6 · K)' und 6 ■ 1()^Λ entsprechr-nH di:i gewählten Bitratc und der auftretenden Fehlerquote schwankt.

Die Anordnung MU zur Mcßbereichsumvchaltunj!

'*> ist zusätzlich so eingerichtet, daß nach erfolgter Synchronisation die erste Messung grundsätzlich mit dei kürzesten Meßzeit durchgeführt wird. Andererseits wird bei einem Überlauf des Fehlerzählers das \:·.< <

intt*rijall cnft-irt

Hpn

zeit von etwa 3 see und bei 16 kbit/s eine Meßzeit von etwa 6 min. Damit nicht grundsätzlich mit dieser noch sehr langen Meßzeit von 6 Minuten gearbeitet werden muß, wird die festgestellte Fehlerquote zur Steuerung der Meßzeit herangezogen.

Der Fehlerzähler FZ ist zu diesem Zweck mit der Anordnung MU zur automatischen Meßbereichsumschaltung verbunden und gibt an diese das innerhalb des Zählbereichs von 2 Dekaden liegende Zäh'ergebnis ab. Das Zählergebnis kann inneihain von vier möglichen Zuständen liegen. Im ersten Fall ist die Fehleranzahl im Meßintervall gleich Null. In diesem Fall wird durch die Anordnung MU zur Meßbereichsumschaltung ein entsprechender Impuls an die Zeitbasis ZB abgegeben und von dieser das Meßzeitintervall um den Faktor K) vergrößert. Im zweiten Fall enthalt der Fehlerzähler ein Zählergcbnis von 1 bis -» tor K) längere Meßzeit gewählt und der Fehlerzählei erneut gestartet. Das jeweils festgestellte Zahiergebnis wirij i;n Fehlerspeicher FS während der nächster Meßzeit gespeichert und steht während dieser Zeit ar dem Anschluß FSA zur Verfugung.

-'"· iur Anzeige des Meßergebnisses ist eine mit den-Anschluß AF verbundene Leuchtdiodenzeile vorgesehen, für die ;;>-, Wandler W das im Fehlcrspeichci / S vorlegende Meßergebnis in eine dem Logarithmic des Meßergebnisses proportionale Gleichspannung

)<> umgeformt wird. Zu diesem Zweck enthält der Wand ler W einen Umformer, der eirrn (Iqticrmoduliertcr Puls mit einem Tastverhältnis erlsp;<jchend dem Logarithmus des Meßwertes erzeugt. Zusätzlich könnei aber auch Anzeigeeinrichtungen für den BCD-Code

t' angeschlossen werden, durch die eine Anzeige in digitaler Form erfolgt.

Hierzu I Blatt Zeichnungen

Claims

Patentansprüche:

1. Verfahren zur Bitfehlerquotenmessung in einem Zeitmultiplex-System mittels Vergleich eines übertragenen ersten Testsignal:,, insbesondere eines Quasi-Zufalls-Signals, mit einem örtlich erzeugten zweiten Testsignal und Zählung der den Bitfehlern entsprechenden auftretenden Vergleichsdifferenzen innerhalb eines, einer bestimmten Anzahl übertragener Bit entsprechenden Zeitintervalls, dadurch gekennzeichnet, daß die Dauer des folgenden Zeitintervalls in Abhängigkeit von der Anzahl der im vorhergehenden Zeitintervall festgestellten Bitfehler eingestellt wird, und zwar so, daß das folgende Zeitintervall bei Überschreiten einer festgelegten Anzahl von Bitfehlern um einen bestimmten Wert verkürzt und bei Unterschreiten um einen bestimmten Wert verlängert wird.

2. Verfahren nach Patentanspruch 1, dadurch gekennzeichnet, daß die Verkürzung bzw, Verlängerung des Zeitintervalls schrittweise um c;ine Zehnerpotenz erfolgt.

3. Anordnung zur Durchführung der Verfahren nach Patentansprüchen 1 und 2, dadurch gekennzeichnet, daß sendeseitig ein erster taktgesteue rter Quasi-Zufalls-Generator zur Erzeugung eines Sendesignals vorgesehen ist, daß empfangsseitig ein zweiter, dem ersten entsprechender laki:gesteuerter Quasi-Zufalls-Generator (QZG) vorgesehen ist, d?.r nach dem Empfang einer charakteristischen Bitfolge im Eingangsteil (Et) durch eine an dieses angeschlossene iyynchronisierschaltung (SYNC) gestartet wirü, daß eine Vergleichsschaltung ( VGL) vorgesehen ist, ,. ie mit dem Eingang des Eingangsteils (Et) und mit dem Ausgang des zweiten Zufallsfolgen-Generators (QZG) verbunden ist und einen Fehlervergleich durchführt, daß ein Fehlerzähler (FZ) vorgesehen ist, der mit dem Ausgang der Vergleichsschaltung (VGL) verbunden ist und die auftretenden Vergleichsdifferenzen zählt, daß eine Zeitbasisanordnung (ZB) vorgesehen ist, die eingangsseitig mit dem Ta.ktcingangdes Eingangsteils (Et) und außerdem über eine Anordnung (MU) zur Meßbereichsumsclialtung mit dem Ausgang des Fehlerzählers (FZ) verbunden ist und die Steuersignale so an den Fehlerzähler (FZ), an einen mit diesem und mit der Zeitbasisschaltung (ZB) verbundenen Fehlerspeicher (FS) und an einen an den Fehlerspeicher (FS) angeschlossenen Wandler ( W) abgibt, daß ein Anschluß (AS) für eine erste Synchronisationsanzeige vorgesehen ist, der mit dem Ausgang des Fehlerzählers (FZ) und mit dem Eingang der Synchronisierschaltung (SYNC) verbunden ist und daß ein zweiter Anschluß für eine weitere Anzeigevorrichtung vorgesehen ist, der mit dem Ausgang des Wandlers verbunden ist.

4. Anordnung nach Patentanspruch 3, dadurch gekennzeichnet, daß die Anordnung (MU) zur McBbereichsumschaltung eine Teilerkette und eine Logikschaltung enthält und daß jeweils einer der Stufenausgänge der Teilerkctte durch die Logikschaltung gesteuert mit dem Ausgang der An-Ordnung (MU) der Meßbcreichsumschaltung verbunden ist.

Die Erfindung betrifft ein Verfahren zur Bitfehlerquotenmessung in einem Zeitmultiplex-System mittels Vergleich eines übertragenen ersten Testsignals, insbesondere eines Quasi-Zufalls-Signals, mit einem örtlich erzeugten zweiten Testsignal und Zählung der den Bitfehlern entsprechenden auftretenden Vergleichsdifferenzen innerhalb eines, einer bestimmten Anzahl übertragener Bit entsprechenden Zeitintervalls sowie eine Anordnung zur Durchführung dieses Verfahrens.

Das wesentliche Maß für die Güte von digitalen Nachrichtenverbindungen ist die Bitfehlerquote. Die auch als Bitfehlerrate bezeichnete Bitfehlerquote ist das Verhältnis der Anzahl verfälschter Bits zur Anzahl der ,gesendeten Bits. Bei einer Übertragung von Fernsprechsignalen mittels PCM wirkt beispielsweise eine Bitfehlerquote von 10~⁴ schon leicht störend, so daß die Fernmeldeverwaltungen in der Regel vorschreiben, daß die Bitfehlerquote einer Gesamtverbindung einen Wert von 10~^s nicht überschreiten soll. Bei der Übertragung mittels anderer Zeitmultiplexverfahren kann die zulässige Bitfehlerquote unter Umständen wesentlich höher liegen, so ist eine Fernsprechübertragung mittels adaptiver Deltamodulation bei einer Bitfehlerquote von 10~² noch möglich.

Die Bitfehlerquotenmessung in einem Zeitmultiplexsystem erfolgt in der Regel so, daß ein Testsignal, insbesondere ein Quasi-Zufalls-Signal, das in bekannter Weise mittels eines rückgekoppelten Schieberregisters gewonnen werden kann, an den Eingang eines Zeitmultiplexübertragungssystems abgegeben wird. Nach Übertragung über das Zeitmultiplexsystem wird das Testsignal dem Empfangsteil des Bitfehlerquotenmeßgerätes zugeführt und in diesem Bit für Bit mit einem lokal erzeugten zweiten Testsignal, dem Sollsignal, verglichen. Die auftretenden Vergleichsdifferenzen sind, sofern Sende- und Empfangsseite des Bitfehlerquotenmeßgeräts sich in Synchronistation befinden, gleich der Anzahl der aufgetretenen Bitfehler. Die gesamte Anzahl df 7 übertragenen Bits liegt dabei durch die Dauer des Meß-Zeitintcrvalls fest, so daß die Bitfehlerquote lekht ermittelt werden kann.

Insbesondere bei Zeitmultiplexsystcmen mit niedriger Bitrate und bei solchen mit sehr niedriger Bitfehlerquote ist zur Erhaltung eines gesicherten Meßergebnisses eine relativ lange Meßzeit notwendig. Beim Übergang zu einer höheren Bitrate oder beim plötzlichen Auftreten einer hohen Bitfehlerquote ist dann eine entsprechende Umschaltung des Meßbereichs notwendig, die ein derartiges Bitfehlerquotenmeßgerät bedienungsintensiv macht und außerdem zu Meßfehlern führt.

Die Aufgabe der Erfindung besteht also darin, Verfahren zur Bitfehlerquotenmessung zu ermitteln, die weitgehend von einer Bedienungsperson unabhängig funktionieren.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß die Dauer des folgenden Zeitintervalls in Abhängigkeit von der Anzahl der im vorhergehenden Zeitintervall festgestellten Bitfehler eingestellt wird, und zwar so, daß das folgende Zeitintervall bei Überschreiten einer festgelegten Anzahl von Bitfehlern um einen bestimmten Wert verkürzt und bei Unterschreiten um einen bestimmten Wert verlängert wird.

Das erfindungsgemäße Verfahren ergibt eine sehr vorteilhafte Meßzeitverkürzung bei größeren Bitfehlcruuotcn und bei höheren Bitfehlerraten, außerdem