DE4135183C2 - Anschlussleiste und deren Verwendung in einer Halbleiter-Anordnung - Google Patents

Anschlussleiste und deren Verwendung in einer Halbleiter-Anordnung

Info

Publication number
DE4135183C2
DE4135183C2 DE4135183A DE4135183A DE4135183C2 DE 4135183 C2 DE4135183 C2 DE 4135183C2 DE 4135183 A DE4135183 A DE 4135183A DE 4135183 A DE4135183 A DE 4135183A DE 4135183 C2 DE4135183 C2 DE 4135183C2
Authority
DE
Germany
Prior art keywords
area
connection
inner connection
terminal block
connection area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Revoked
Application number
DE4135183A
Other languages
English (en)
Other versions
DE4135183A1 (de
Inventor
Toshifusa Yamada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17858825&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE4135183(C2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE4135183A1 publication Critical patent/DE4135183A1/de
Application granted granted Critical
Publication of DE4135183C2 publication Critical patent/DE4135183C2/de
Anticipated expiration legal-status Critical
Revoked legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48747—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

Die vorliegende Erfindung betrifft eine Anschlussleiste für eine innere Verbindung zur Verwendung in einer Festkörper-Halbleiter-Anordnung gemäß dem Oberbegriff des Anspruchs 1 und die Verwendung mindestens einer Anschlussleiste gemäß der Ansprüche 1 oder 2 in einer Halbleiter-Anordnung.
Eine Anschlussleiste der eingangs genannten Art ist bereits, wie auch in den Fig. 5 bis 7 gezeigt, aus der Druckschrift JP-B2-1-51058 bekannt.
Fig. 5 ist eine perspektivische Darstellung, die beispielsweise den Aufbau einer abge­ dichteten Halbleiter-Anordnung vor dem Abdichten der Anordnung zeigt. Die abge­ dichtete Halbleiter-Anordnung, die gezeigt ist, ist mit einer herkömmlichen inneren An­ schlussleiste 21 versehen. Fig. 6 zeigt einen schematischen Aufbau der Halbleiter- Anordnung nach ihrer Abdichtung. Fig. 7 stellt eine perspektivische Ansicht einer alter­ nativen Anordnung einer herkömmlichen, inneren Anschlussleiste 21 mit Ver­ bindern dar, die von der abgedichteten Halbleiter-Anordnung abgenommen ist.
In dem Aufbau der in Fig. 5 gezeigten Anordnung weist ein Halbleiter-Mikrochip 1 eine Vielzahl von integrierten, darin enthaltenen Halbleiter-Elementen auf. Der Halbleiter- Mikrochip 1, die innere Anschlussleiste, die Steuerungsanschlussleiste (nicht gezeigt) etc. sind auf einer kupferbeschichteten Verdrahtungs-Leiterplatte angeordnet. Die jewei­ ligen Anschlüsse des Halbleiter-Mikrochips 1 und die Leiterplatte sind über innere Drähte 3, aus irgendeinem vorbestimmten Material bestehend, wie beispielsweise Alu­ minium, miteinander verbunden.
Die Anschlussleiste 21 für die innere Verbindung ist aus einer leitenden Metallplatte ge­ bildet und ist typischerweise mit der kupferbeschichteten Verdrahtungs-Leiterplatte 2 an einer vorbestimmten Stelle verlötet. Die Anschlussleiste 21 für die innere Verbindung besteht aus einem lötbaren, festen inneren Anschlussbereich 22 und einem mittleren, sich vertikal erstreckenden Bereich 23, der einen Verbindungsbereich 24 aufweist, der sich nach oben von dem inneren Anschlussbereich 22 erstreckt. Der Verbindungsbe­ reich 24 ist U-förmig parallel zu der Richtung der Breite der Leiterplatte geformt. Ein äußerer Anschlussbereich 25 erstreckt sich zunächst horizontal von dem mittleren, vorste­ henden Bereich 23 und dann nach oben, so dass er von der abgedichteten Halbleiter- Vorrichtung vorsteht.
Wie in Fig. 6 gezeigt ist, ist die kupferbeschichtete Verdrahtungs-Leiterplatte 2 auf ei­ nem isolierenden Substrat 4 angeordnet. Die Metall-Basisplatte 5, die die Funktion hat, Wärme abzuleiten, trägt das Substrat 4. Eine Seitenwandung 6 und die Basisplatte 5 bilden ein Gehäuse. Die kupferbeschichtete Verdrahtungs-Leiterplatte 2, der Halbleiter- Mikrochip 1 und das isolierende Substrat 4 (mit Ausnahme des Anschlussbereiches 25 der Anschlussleiste 21 für die innere Verbindung) sind in einer Schicht 7 aus einem Sili­ kon-Gel in dem Gehäuse, das aus der Basisplatte 5 und der Seitenwandung 6 besteht, eingebettet. Eine dichtende Harzschicht 8 (Kunstharz) ist auf der Oberseite der Schicht 7 aus dem Silikon-Gel aufgebracht und ausgehärtet. Ein Harzblock 9 ist derart angeord­ net, dass davon der äußere Anschlussbereich 25 der inneren Anschlussleiste 21 vor­ steht.
Die abgedichtete Halbleiter-Anordnung, die die Anschlussleiste für die innere Verbin­ dung in einer Art und Weise, wie vorstehend beschrieben, besitzt, ist in einer strah­ lungsgekühlten Anordnung eingesetzt worden, indem die Metall-Basisplatte 5 des Ge­ häuses an strahlungsgekühlten Einrichtungen, wie beispielsweise äußeren Kühlrippen, befestigt wurde. Wie allgemein bekannt ist, erzeugt ein Halbleiter-Mikrochip 1, wenn er unter Strom steht, proportional zu seiner Leistungsaufnahme Wärme. Im Allgemeinen ist der Halbleiter-Mikrochip für einen Normalbetrieb bei einer Temperatur unter 150°C kon­ struiert. Die innere Temperatur einer solchen Anordnung kann also auch etwa 150°C erreichen.
Die Komponenten der entsprechenden Bereiche der Anordnung dehnen sich thermisch infolge der durch den Halbleiter-Mikrochip während des Betriebes erzeugten Wärme aus. Die Wärme verursacht einen thermischen Dehnungsstress (thermische Spannung), der dazu führt, den inneren Anschlussbereich 22 der Anschlussleiste 21 für die innere Verbindung von dem Verbindungsbereich der kupferbeschichteten Verdrahtungs- Leiterplatte 2 abzulösen. Wenn der Betrieb unter Strom beendet wird, geht die Tempe­ ratur der Anordnung auf die Umgebungstemperatur (z. B. Raumtemperatur) zurück, wo­ durch die entsprechenden Komponenten der Anordnung von ihrem ausgedehnten Zustand in den unausgedehnten Zustand zurückkehren. Das Zusammenziehen in den un­ ausgedehnten Zustand erzeugt einen Stress, der den inneren Anschlussbereich 22 ge­ gen den Verbindungsbereich drückt. Demzufolge übt die wiederholte Expansion und Kontraktion Stress (thermische Wechselbelastung) auf den gelöteten Bereich aus, der den inneren Anschlussbereich 22 mit dem Verbindungsbereich der kupferummantelten Verdrahtungs-Leiterplatte 2 verbindet. Falls dieser Stress ein Maximum erreicht, ist es möglich, dass sich der gelötete Bereich von dem Verbindungsbereich infolge der Bil­ dung von Rissen in der gelöteten Verbindungsfläche löst. Die Verbindung zwischen dem inneren Anschlussbereich 22 und der kupferummantelten Verdrahtungs-Leiterplatte 2 ist dann unterbrochen, was zu einem Ausfall der Anordnung führt.
In dem Aufbau einer herkömmlichen abgedichteten Halbleiter-Anordnung wird, um den mechanischen Stress herabzusetzen, der durch die zyklische thermische Expansion, die durch die wahrend des Betriebes der Anordnung erzeugte Wärme hervorgerufen wird, ein U-förmiger vertikaler Verbindungsbereich 24 verwendet. Der Verbindungsbereich 24 in dem dazwischenliegenden, vorstehenden Bereich 23, vermindert und absorbiert den zyklischen Stress durch die federnde Wirkung des U-förmigen, vertikalen Verbindungs­ bereiches 24.
Obwohl der U-förmige Verbindungsbereich 24 den mechanischen Stress infolge der thermischen Expansion und Kontraktion während des Betriebes der Anordnung absor­ biert und vermindert, treten weitere Probleme auf, da sich der U-förmige Verbindungsbe­ reich 24 nach oben von dem inneren Anschlussbereich 22 erstreckt. Der U-förmige ge­ bogene Bereich 24 bringt weiterhin Probleme mit sich, da er sich in vertikaler Richtung von der Verdrahtungs-Leiterplatte 2 erstreckt, gerade deshalb, da er U-förmig in Rich­ tung der Breite der Leiterplatte gebogen ist. Die Dicke b, die eine Höhe des U-förmigen Verbindungsbereiches 24 darstellt, der in die Silikon-Gel-Schicht 7 eingebettet wird, muss vergrößert werden, wie in Fig. 6 gezeigt. Weiterhin ist es notwendig, die Dicke c zu vergrößern, die einen Abstand des U-förmigen Verbindungsbereiches 24 von der Verdrahtungs-Leiterplatte 2 aus darstellt, um den Kontakt zwischen den inneren Drähten (Metall-Drähten) 3 und der Anschlussleiste 21 für die innere Verbindung zu vermeiden. Demzufolge ist die Gesamtdicke a der Silikon-Gel-Schicht 7 so groß, dass eine nicht unwesentliche Menge von Silikon-Gel in den Zwischenraum eingefüllt werden muss.
Weiterhin ist es wichtig, um den mechanischen Stress zu vermindern und zu absorbie­ ren, die Breite der Leiter (Leiterplatte) an dem U-förmigen Verbindungsbereich 24 zu verringern, um so effektiv die erforderliche Federwirkung zu erhalten. Um das Problem innerer Induktion auszugleichen, wurde vorgeschlagen, dass ein Leistenbereich 24a an dem oberen Bereich des Verbindungsbereichs 24 gebildet wird, wie in Fig. 7 gezeigt ist. Dabei ist es jedoch schwierig, das Gehäuse 6 mit Silikon und Dichtungs-Harz zu füllen, wenn der Leistenbereich 24a vorhanden ist. Weiterhin werden die Kosten vergrößert, da sich das Gewicht der einzelnen Teile vergrößert.
Dokument DE 32 41 508 C2 beschreibt einen Transistor mit Anschlüssen, jedoch sind keine Öffnungsbereich in den Anschlüssen vorgesehen. Auch die Dokumente DE 28 19 327 A1, US 4,558,510, EP 0196747 A2 sowie US 4,884,126 beschreiben Halbei­ teranordnungen mit Anschlüssen ohne Öffnungen.
Ausgehend von dem geschilderten Stand der Technik ist es die Aufgabe der vorliegen­ den Erfindung, eine Anschlussleiste für eine innere Verbindung anzugeben, bei der der Einfluss der Induktion der Anschlussleiste herabgesetzt ist, ohne das die Querschnitts­ fläche des Anschlussbereiches der Anschlussleiste verringert wird, und deren Verwendung in einer Halbleiteranordnung anzugeben.
Diese Aufgabe wird durch eine gattungsgemäße Anschlussleiste mit den Merkmalen des kennzeichnenden Teils des Anspruchs 1 gelöst. Vorteilhafte Ausgestaltungen sind Gegenstand der Unteransprüche.
Mit einer erfindungsgemäßen Anschlussleiste wird der Einfluss der Induktion derart re­ duziert, dass die Anschlussleiste für die innere Verbindung nicht den Betrieb des Halb­ leiter-Mikrochips störend überlagert, mit dem sie verbunden ist. Dabei bleibt die Quer­ schnittsfläche des Anschlussbereiches der Anschlussleiste jedoch ausreichend groß, um eine sichere Befestigung an dem Halbleiter-Chip zu gewährleisten. Speziell im Ein­ satz mit einer abgedichteten Silikon-Gel-Schicht in einer Halbleiteranordnung ist die er­ findungsgemäße Anschlussleiste vor­ teilhaft, da die Dicke der Silikon-Gel-Schicht aufgrund der speziellen Ausformung der Anschlussleiste verringert sein kann. Eine Verringerung der Dicke der Silikon-Gel- Schicht dient der Herabsetzung der Herstellungskosten und der Verbesserung der Wärmeabfuhr. Aufgrund des Aufbaues der erfindungsgemäßen Anschlussleiste ist der Effekt des zyklischen mechanischen Stresses, der durch die thermische Expansion und Kontraktion einer abgedichteten Halbleiter-Anordnung entsteht, herabgesetzt.
Die vorliegende Erfindung gibt eine Anschlussleiste für eine innere Verbindung zur Ver­ wendung in einer Festkörper-Halbleiter-Anordnung an, die einen Halbleiter-Mikrochip aufweist, der auf einer metallenen Verdrahtungs-Leiterplatte angeordnet ist. Besonders vorteilhaft lässt sich eine erfindungsgemäße Anschlussleiste in einer abgedichteten Halbleiteranordnung einsetzen, wie es im Folgenden beschrieben ist.
Eine Anschlussleiste für die innere Verbindung ist mit einem äußeren Anschlussbereich vorgesehen, der von der abgedichteten Halbleiter-Anordnung vorsteht. Die entspre­ chenden Bereiche sind, mit Ausnahme des äußeren Anschlussbereiches, in dem Sili­ kon-Gel und dem dichtenden Harz eingebettet. Die Anschlussleiste für die innere Ver­ bindung weist einen mittleren, vorstehenden Bereich auf, der einen sich nach unten er­ streckenden Bereich besitzt, der mit dem inneren Anschlussbereich verbunden ist. Er weist weiterhin einen Verbindungsbereich unter einem vorgegebenen Winkel auf, der z. B. eine vorgegebene Anzahl von Öffnungsbereichen, die parallel oder im Wesentli­ chen parallel zu der Flussrichtung des Stromes ausgerichtet sind, besitzen kann. Die Anschlussleiste für die innere Verbindung weist einen Endbereich auf, der mit dem äu­ ßeren Anschlussbereich verbunden ist. Weiterhin wird es durch den Aufbau der Anord­ nung gemäß der vorliegenden Erfindung möglich, verschiedene Verbesserungen ge­ genüber herkömmlichen Anordnungen vorzunehmen. Die Anschlussleiste vermindert und absorbiert wirksam den mechanischen Stress, der durch die zyklische Expansion und Kontraktion der abgedichteten Halbleiter-Anordnung hervorgerufen wird. Das Silikon-Gel kann leicht in das Gehäuse des abgedichteten Halbleiters eingefüllt werden. Zudem wird durch die Bildung einer Vielzahl von Öffnungsbereichen, die effektive Oberfläche für den Stromfluss vergrößert, so dass die Leiter-Induktivität verringert wird. Im Speziellen wird dies deutlich, wenn die Stromfrequenz hoch ist.
Nachfolgend werden Ausführungsbeispiele der Erfindung anhand der Zeichnungen nä­ her erläutert, um den prinzipiellen Aufbau der erfindungsgemäßen Anschlussleiste zu erläu­ tern. In den Zeichnungen zeigen
Fig. 1 in einem Querschnitt den schematischen Aufbau eines Beispieles einer abge­ dichteten Halbleiter-Anordnung, an der eine Anschlussleiste für die innere Verbindung gemäß der vorliegenden Erfindung angeordnet ist;
Fig. 2 eine perspektivische Ansicht als ein Beispiel einer Halbleiter-Anordnung, be­ vor sie abgedichtet wird,
Fig. 3 und 4 perspektivische Ansichten, die jeweils die Anschlussleisten für die innere Verbindung gemäß alternativen Ausführungsformen der vorliegenden Erfin­ dung zeigen,
Fig. 5 eine perspektivische Ansicht einer Halbleiter-Anordnung vom abgedichteten Typ, die eine Anschlussleiste für die inne­ re Verbindung gemäß dem Stand der Technik aufweist.
Fig. 6 eine Querschnittsdarstellung, die den Aufbau der abgedichtete Halbleiter- Anordnung veranschaulicht, nachdem sie abgedichtet wurde, und
Fig. 7 eine perspektivische Darstellung eines alternativen Aufbaus einer herkömm­ lichen Anschlussleiste für die innere Verbindung, die von der Halbleiter-An­ ordnung abgenommen gezeigt ist.
Die Ausführungsformen der Anschlussleiste in einer abgedichteten Halbleiter-Anordnung werden nachfolgend detailliert unter Bezugnahme auf die Fig. 1 bis 4 erläutert.
In einer Vorrichtung entsprechend einer Ausführungsform, wie sie in den Fig. 1 und 2 gezeigt ist, wird die Anschlussleiste 11 für die innere Verbindung durch ein integrales Formen einer dünnen Metallleiste erhalten, die eine vorbestimmte Konduktivität (Leitfä­ higkeit) und Elastizität aufweist. Die Anschlussleiste 11 für die innere Verbindung weist einen inneren Anschlussbereich 12 auf, der durch Löten fest verbunden und an einem vorbestimmten Verbindungsbereich der kupferbeschichteten Verdrahtungs-Leiterplatte 2 befestigt ist. Ein dazwischenliegender, vorstehender Bereich besitzt einen nach oben gerichteten Bereich mit einer solchen Höhe, dass der dazwischenliegende, vorstehende Bereich nicht mit den inneren Drähten 3 in Kontakt gelangt. Der mittlere, vorstehende Bereich 13 besitzt einen Bereich, der unter einem vorbestimmten Winkel, und zwar rechtwinklig oder im Wesentlichen rechtwinklig gebogen ist, so dass er sich entlang der kupferbeschichteten Verdrahtungs-Leiterplatte 2 erstreckt. Der mittlere, vorstehende Be­ reich 13 besitzt einen Öffnungsbereich 14, der sich eine vorbestimmte Länge im We­ sentlichen parallel zu der Richtung des Stromflusses erstreckt. Ein äußerer Anschluss­ bereich 15, der mit einem gegenüberliegenden Endbereich des dazwischenliegenden, vorstehenden Bereiches 13 verbunden ist, ist vorgesehen, der von der Halbleiter- Anordnung durch einen Harzblock 9 hindurch vorsteht. Die Anschlussleiste 11 für die in­ nere Verbindung gemäß der vorliegenden Erfindung wird an einer Verdrahtungs- Leiterplatte 2 wie im Fall einer herkömmlichen Anordnung befestigt.
In der Anschlussleiste 11 für die innere Verbindung gemäß der vorliegenden Erfindung wird die vorstehend beschriebene mechanische Änderung infolge des Unterschiedes in der thermischen Ausdehnung durch den dazwischenliegenden, vorstehenden Bereich 13 vermindert und absorbiert. Die innere Induktivität des dazwischenliegenden, vorste­ henden Bereiches 13 wird außerdem durch den Öffnungsbereich 14 verringert.
Da der dazwischenliegende, vorstehende Bereich 13 der Anschlussleiste 11 für die in­ nere Verbindung im Hinblick auf die Richtung der Dicke der Leiterplatte gebogen ist, dient die Dicke c zur Vermeidung des Kontaktes der inneren Drähte 3 mit der An­ schlussleiste 11 für die innere Verbindung und ist im Wesentlichen die gleiche wie in ei­ ner herkömmlichen Anordnung, die Dicke b' (Dicke der Beschichtung des dazwischen­ liegenden, vorstehenden Bereiches) einer Silikon-Gel-Schicht 7 dient zur Einbettung des dazwischenliegenden, vorstehenden Bereiches 13 und weiterhin kann die Dicke a' (die gesamte Dicke der Silikon-Gel-Schicht) in signifikanter Weise um etwa 30% verringert werden. Dies kann zu einer Miniaturisierung der Anordnung führen. Die Verringerung der Dicke b' führt außerdem dazu, die Menge des erforderlichen Silikon-Gels herabzu­ setzen, das erforderlich ist, um den Zwischenraum auszufüllen. Daher kann die Volu­ menexpansion infolge einer Erwärmung minimiert werden und der Stress, der auf den inneren Anschlussbereich 12 ausgeübt wird, kann dadurch verringert werde. Gerade dann, wenn der gelötete Bereich des Verbindungsbereiches der kupferbeschichteten Verdrahtungs-Leiterplatte 2 gleich zu derjenigen einer herkömmlichen Anordnung ist, kann die Zuverlässigkeit des gelöteten und befestigten Bereiches effektiv verbessert werden. Die Maßnahme des Öffnungsbereiches 14, der über einen Bereich einer vorge­ gebenen Länge parallel zu oder im Wesentlichen parallel zu der Richtung des Strom­ flusses gebildet ist, der die effektive Oberfläche für den Stromfluss vergrößert, kann leicht und vollständig die innere Induktivität des Leiters in der Anschlussleiste 11 für die innere Verbindung um etwa 50% gegenüber derjenigen einer herkömmlichen, abge­ dichteten Halbleiter-Anordnung verringern. Es ist daher erkennbar, dass die An­ ordnung auch für Module größerer Leistung heran­ gezogen werden kann.
Typischerweise sind in der Anschlussleiste 11 für die Verbindung gemäß der Ausfüh­ rungsform wie sie in Fig. 1 und 2 gezeigt ist, der innere Anschlussbereich 12 und der dazwischenliegende, vorstehende Bereich 13 und der Öffnungsbereich 14 in einer Linie angeordnet. Dennoch können die inneren Anschlussbereiche 12 und der dazwischen­ liegende, vorstehende Bereich 13 aus einer Mehrzahl von Streifen bestehen, wie dies in den Fig. 3 und 4 gezeigt ist. Es ist verständlich, dass der dazwischenliegende, vorste­ hende Bereich 13 über einen Verbindungsbereich 13a verbunden sein kann und dass er mit einer Vielzahl von Öffnungsbereichen 14a, die in dem Verbindungsbereich 13a ge­ bildet sind, ausgestattet sein kann. Weiterhin können eine Vielzahl von Öffnungsberei­ chen 14 in einem einzigen linearen, dazwischenliegenden, vorstehenden Bereich 13 gebildet sein, um größere Vorteile bezüglich der Verringerung der internen Induktivität der Leiter zu erzielen, wie dies anhand der Fig. 4 gezeigt ist.

Claims (9)

1. Anschlussleiste (11) für eine innere Verbindung zur Verwendung in einer Festkörper- Halbleiter-Anordnung mit mindestens einem inneren Anschlussbereich (12), mindestens einem dazwischenliegenden, vorstehenden Bereich (13), der elektrisch mit dem mindestens einen inneren Anschlussbereich (12) verbunden ist, und mit einem äußeren Anschlussbereich (15), der elektrisch mit dem mindestens einen dazwischenlie­ genden, vorstehenden Bereich (13) verbunden ist, wobei der mindestens eine dazwi­ schenliegende, vorspringende Bereich (13) sich im wesentlichen senkrecht von dem mindestens einen inneren Anschlussbereich (12) über eine vorbestimmte Länge ober­ halb des mindestens einen inneren Anschlussbereiches derart erstreckt, daß ein ausreichender Abstand zu einer Oberfläche entsteht, auf der der innere Anschlussbe­ reich (12) befestigt ist, so daß kein Kurzschluss mit darauf befindlichen Drähten entste­ hen kann, und ein wesentlicher Bereiche des mindestens einen dazwischenliegenden, vorstehenden Bereiches (13) im wesentlichen parallel zu dem mindestens einen inneren Anschlussbereich (12) angeordnet ist gekennzeichnet durch mindestens eine Öffnung (14) durch den mindestens einen dazwischenliegenden, vorstehenden Bereich (13), wobei die mindestens eine Öffnung (14) im wesentlichen entlang einer Richtung des Stromflusses durch den mindestens einen dazwischenlie­ genden, vorstehenden Bereich (13) angeordnet ist.
2. Anschlussleiste für die innere Verbindung nach Anspruch 1, gekennzeichnet durch
einen Verbindungsbereich (13a), der eine Vielzahl von dazwischenliegenden, vor­ stehenden Bereichen (13) miteinander elektrisch verbindet, wobei der Verbindungsbe­ reich (13a) die Vielzahl von dazwischenliegenden, vorstehenden Bereichen mit dem äußeren Anschlussbereich verbindet, und
wobei der Verbindungsbereich (13a) mindestens eine Öffnung (14a) aufweist, die im wesentlichen entlang einer Richtung eines Stromflusses, der durch diesen Verbin­ dungsbereich hindurchführt, ausgerichtet ist.
3. Verwendung mindestens einer Anschlussleiste (11) gemäß einem der Ansprüche 1 oder 2
in einer Halbleiter-Anordnung mit mindestens einem Halbleiter-Mikrochip (1),
einer Verdrahtungs-Leiterplatte (2), die den mindestens einen Halbleiter-Mikrochip (1), der darauf angeordnet ist, aufweist,
mindestens einem inneren Draht (3), der den Halbleiter-Mikrochip (1) mit der Verdrah­ tungs-Leiterplatte (2) verbindet, und
einer Basisplatte (5), auf der die Verdrahtungs-Leiterplatte angeordnet ist, wobei die Basisplatte derart von allen Seiten umschlossen ist, daß ein Gehäuse gebildet ist.
4. Verwendung nach Anspruch 3, dadurch gekennzeichnet, daß
eine Silikon-Gel-Schicht (7) teilweise das Gehäuse ausfüllt,
eine dichtenden Harzschicht (8) in dem Gehäuse auf der Silikon-Gel-Schicht (7) angeordnet ist, und
ein Harzblock (9) in Kontakt mit der dichtenden Harzschicht (8) steht.
5. Verwendung nach Anspruch 4, dadurch gekennzeichnet, daß der Harzblock (9) innerhalb der dichtenden Harzschicht (8) angeordnet ist.
6. Verwendung nach Anspruch 4, dadurch gekennzeichnet, daß der Harzblock (9) auf der Oberseite der dichtenden Harzschicht angeordnet ist.
7. Verwendung nach Anspruch 4, dadurch gekennzeichnet, daß der mindestens eine innere Anschlussbereich (12) innerhalb der Silikon-Gel-Schicht (7) angeordnet ist.
8. Verwendung nach Anspruch 4, dadurch gekennzeichnet, daß der mindestens eine dazwischenliegende, vorstehende Bereich (13) im wesentli­ chen innerhalb der Silikon-Gel-Schicht (7) angeordnet ist.
9. Verwendung nach Anspruch 3, dadurch gekennzeichnet, daß ein isolierendes Substrat (4) vorgesehen ist, auf dem die Verdrahtungs-Leiterplatte (2) angeordnet ist, und wobei das isolierende Substrat (4) auf der Basisplatte (5) ange­ ordnet ist.
DE4135183A 1990-11-03 1991-10-24 Anschlussleiste und deren Verwendung in einer Halbleiter-Anordnung Revoked DE4135183C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29837190 1990-11-03

Publications (2)

Publication Number Publication Date
DE4135183A1 DE4135183A1 (de) 1992-05-07
DE4135183C2 true DE4135183C2 (de) 2002-03-14

Family

ID=17858825

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4135183A Revoked DE4135183C2 (de) 1990-11-03 1991-10-24 Anschlussleiste und deren Verwendung in einer Halbleiter-Anordnung

Country Status (3)

Country Link
US (1) US5243217A (de)
DE (1) DE4135183C2 (de)
GB (1) GB2250379B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10244748A1 (de) * 2002-09-25 2003-09-11 Siemens Ag Leistungshalbleitermodul und Verfahren zur Herstellung desselben

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2850606B2 (ja) * 1991-11-25 1999-01-27 富士電機株式会社 トランジスタモジュール
JPH06268102A (ja) * 1993-01-13 1994-09-22 Fuji Electric Co Ltd 樹脂封止形半導体装置
JP2973799B2 (ja) * 1993-04-23 1999-11-08 富士電機株式会社 パワートランジスタモジュール
DE4323827C1 (de) * 1993-07-15 1994-12-08 Siemens Ag Steckbare Baugruppe
US6020219A (en) * 1994-06-16 2000-02-01 Lucent Technologies Inc. Method of packaging fragile devices with a gel medium confined by a rim member
JPH08162569A (ja) * 1994-12-08 1996-06-21 Fuji Electric Co Ltd 半導体装置
US5581444A (en) * 1995-07-26 1996-12-03 Harris Corporation Device and method for enhancing thermal and high frequency performance of integrated circuit packages
DE19626086A1 (de) * 1996-06-28 1998-01-02 Siemens Ag Auf der Bestückungsoberfläche einer Leiterplatte montierbares Drucksensor-Bauelement
DE19649798A1 (de) * 1996-12-02 1998-06-04 Abb Research Ltd Leistungshalbleitermodul
DE19719703C5 (de) * 1997-05-09 2005-11-17 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleitermodul mit Keramiksubstrat
JP3006585B2 (ja) * 1998-06-01 2000-02-07 富士電機株式会社 半導体装置
WO2000055917A1 (de) * 1999-03-17 2000-09-21 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleitermodul
JP2003068940A (ja) * 2001-08-28 2003-03-07 Mitsubishi Electric Corp 電力用半導体装置
JP2006253516A (ja) * 2005-03-14 2006-09-21 Hitachi Ltd パワー半導体装置
DE102005039278A1 (de) * 2005-08-19 2007-02-22 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Leitungselement
DE102006006425B4 (de) * 2006-02-13 2009-06-10 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul in Druckkontaktausführung
DE102012216401A1 (de) * 2012-09-14 2014-04-10 Powersem GmbH Halbleiterbauelement
WO2016163237A1 (ja) * 2015-04-10 2016-10-13 富士電機株式会社 半導体装置
DE102016123917A1 (de) * 2016-12-09 2018-06-14 Endress+Hauser SE+Co. KG Elektronik-Baugruppe
DE102018204408B4 (de) 2018-03-22 2022-05-05 Danfoss Silicon Power Gmbh Stromschiene, verfahren zum herstellen derselben und leistungsmodul, welches eine solche aufweist
CN117198901B (zh) * 2023-11-07 2024-01-23 通富微电子股份有限公司 功率模块封装方法及功率模块

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2819327A1 (de) * 1978-05-03 1979-12-13 Semikron Gleichrichterbau Halbleiterbaueinheit
DE3415446A1 (de) * 1983-04-25 1984-10-25 Mitsubishi Denki K.K., Tokio/Tokyo Gegossene harz-halbleitervorrichtung
DE3127457C2 (de) * 1981-07-11 1985-09-12 Brown, Boveri & Cie Ag, 6800 Mannheim Stromrichtermodul
US4558510A (en) * 1983-03-31 1985-12-17 Tokyo Shibaura Denki Kabushiki Kaisha Method of producing a semiconductor device
EP0196747A2 (de) * 1985-01-31 1986-10-08 Kabushiki Kaisha Toshiba Substratstruktur für Halbleiteranordnung
DE3521572A1 (de) * 1985-06-15 1986-12-18 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungshalbleitermodul mit keramiksubstrat
EP0237739A2 (de) * 1986-02-15 1987-09-23 Asea Brown Boveri Aktiengesellschaft Leistungshalbleitermodul und Verfahren zur Herstellung des Moduls
DE3241508C2 (de) * 1982-11-10 1989-03-30 Asea Brown Boveri Ag, 6800 Mannheim, De
US4884126A (en) * 1985-03-23 1989-11-28 Hitachi, Ltd. Semiconductor device having parallel-connected, self turn-off type semiconductor elements
US4920405A (en) * 1986-11-28 1990-04-24 Fuji Electric Co., Ltd. Overcurrent limiting semiconductor device
EP0384482A2 (de) * 1989-02-23 1990-08-29 Mitsubishi Denki Kabushiki Kaisha Zusammengesetzte Halbleitervorrichtung
EP0398108A1 (de) * 1989-05-13 1990-11-22 Asea Brown Boveri Aktiengesellschaft Kunststoffgehäuse und Leistungshalbleitermodul mit diesem Gehäuse

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2937049A1 (de) * 1979-09-13 1981-04-02 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungs-halbleiterbauelement
FR2512275A3 (fr) * 1981-08-29 1983-03-04 Bosch Gmbh Robert Dispositif redresseur de courant avec plaquette a diode a semi-conducteur
JPS6393126A (ja) * 1986-10-08 1988-04-23 Fuji Electric Co Ltd 半導体装置
US4987474A (en) * 1987-09-18 1991-01-22 Hitachi, Ltd. Semiconductor device and method of manufacturing the same

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2819327A1 (de) * 1978-05-03 1979-12-13 Semikron Gleichrichterbau Halbleiterbaueinheit
DE3127457C2 (de) * 1981-07-11 1985-09-12 Brown, Boveri & Cie Ag, 6800 Mannheim Stromrichtermodul
DE3241508C2 (de) * 1982-11-10 1989-03-30 Asea Brown Boveri Ag, 6800 Mannheim, De
US4558510A (en) * 1983-03-31 1985-12-17 Tokyo Shibaura Denki Kabushiki Kaisha Method of producing a semiconductor device
DE3415446A1 (de) * 1983-04-25 1984-10-25 Mitsubishi Denki K.K., Tokio/Tokyo Gegossene harz-halbleitervorrichtung
US4849803A (en) * 1983-04-25 1989-07-18 Mitsubishi Denki Kabushiki Kaisha Molded resin semiconductor device
EP0196747A2 (de) * 1985-01-31 1986-10-08 Kabushiki Kaisha Toshiba Substratstruktur für Halbleiteranordnung
US4884126A (en) * 1985-03-23 1989-11-28 Hitachi, Ltd. Semiconductor device having parallel-connected, self turn-off type semiconductor elements
DE3521572A1 (de) * 1985-06-15 1986-12-18 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungshalbleitermodul mit keramiksubstrat
EP0237739A2 (de) * 1986-02-15 1987-09-23 Asea Brown Boveri Aktiengesellschaft Leistungshalbleitermodul und Verfahren zur Herstellung des Moduls
US4920405A (en) * 1986-11-28 1990-04-24 Fuji Electric Co., Ltd. Overcurrent limiting semiconductor device
EP0384482A2 (de) * 1989-02-23 1990-08-29 Mitsubishi Denki Kabushiki Kaisha Zusammengesetzte Halbleitervorrichtung
EP0398108A1 (de) * 1989-05-13 1990-11-22 Asea Brown Boveri Aktiengesellschaft Kunststoffgehäuse und Leistungshalbleitermodul mit diesem Gehäuse

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10244748A1 (de) * 2002-09-25 2003-09-11 Siemens Ag Leistungshalbleitermodul und Verfahren zur Herstellung desselben

Also Published As

Publication number Publication date
GB9121907D0 (en) 1991-11-27
US5243217A (en) 1993-09-07
GB2250379B (en) 1995-02-15
DE4135183A1 (de) 1992-05-07
GB2250379A (en) 1992-06-03

Similar Documents

Publication Publication Date Title
DE4135183C2 (de) Anschlussleiste und deren Verwendung in einer Halbleiter-Anordnung
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE10322745B4 (de) Leistungshalbleiter-Bauelement mit hoher Abstrahlungseffizienz
DE102011084803B4 (de) Leistungshalbleitervorrichtung
DE69838310T2 (de) Halbleitervorrichtung mit J-förmig gebogenen Aussenleitern
DE19709295B4 (de) Halbleiterbaugruppe
DE102006047989B4 (de) Leistungshalbleitervorrichtung und Verfahren zu deren Herstellung
DE19634202C2 (de) Halbleitervorrichtung
DE112016006332B4 (de) Leistungsmodul
DE3724703A1 (de) Entkopplungskondensator fuer schaltkreisbausteine mit rasterfoermigen kontaktstiftanordnungen und daraus bestehende entkopplungsanordnungen
DE4027072C2 (de) Halbleiteranordnung
EP0777955A1 (de) Gerät mit einer elektrischen schaltungsanordnung
DE3221199A1 (de) Halbleiteranordnung des isolierten typs
DE60110460T2 (de) Modularisierte stromversorgung
DE1951583A1 (de) Halbleitervorrichtungen mit einem laenglichen Koerper aus formbarem Material
DE4316639C2 (de) Halbleitermodul mit verbesserter Wärmeableitung und Verfahren zu seiner Herstellung
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE4130899C2 (de) Halbleitervorrichtung
DE69927765T2 (de) Ic-karte und ihre struktur
DE4335946C2 (de) Anordnung bestehend aus einer Leiterplatte
DE102017207727B4 (de) Halbleiteranordnung
DE10055436B4 (de) Kühlverguss für ein elektrisches Bauteil
DE60033476T2 (de) Von Bauelementen bestückte Leiterplatte mit in Harz eingebetteten Abschnitten, die die Leitungsmuster und die inneren Bauelemente bedeckt
DE102004041173A1 (de) Lötaufbau zwischen einem Streifen einer Stromschiene und einem bedruckten Substrat
DE3243689A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
8101 Request for examination as to novelty
8105 Search report available
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 23/48

D2 Grant after examination
8363 Opposition against the patent
8331 Complete revocation