DE4133195A1 - Anordnung von bauelementen auf traegern und verfahren zur herstellung elektrischer verbindungen zwischen den bauelementen - Google Patents

Anordnung von bauelementen auf traegern und verfahren zur herstellung elektrischer verbindungen zwischen den bauelementen

Info

Publication number
DE4133195A1
DE4133195A1 DE19914133195 DE4133195A DE4133195A1 DE 4133195 A1 DE4133195 A1 DE 4133195A1 DE 19914133195 DE19914133195 DE 19914133195 DE 4133195 A DE4133195 A DE 4133195A DE 4133195 A1 DE4133195 A1 DE 4133195A1
Authority
DE
Germany
Prior art keywords
components
circuit modules
circuit
arrangement
conductive tracks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19914133195
Other languages
English (en)
Inventor
Volker Dipl Ing Guengerich
Roland Dipl Ing Ramisch
Peter Prof Dr Russer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
RAMISCH ROLAND
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RAMISCH ROLAND filed Critical RAMISCH ROLAND
Priority to DE19914133195 priority Critical patent/DE4133195A1/de
Publication of DE4133195A1 publication Critical patent/DE4133195A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

1. Erfindungsbeschreibung
Ein bisher übliches Verfahren zum Einbau und zur elektrischen Kontaktierung von Bauteilen innerhalb hybrid integrierter Schaltungen besteht im Aufkleben der Bau­ teile und anschließendem Herstellen der elektrischen Verbindung durch Draht- oder Bändchenbonden.
Bei dieser Aufbautechnik ist die Geometrie der elektrischen Verbindungsleiter nicht frei wählbar. Angestrebt wird eine beliebige planare Strukturierbarkeit der Verbin­ dungsleiter, um die geometrische Struktur der Verbindungsleiter den schaltungs­ technischen Anforderungen anpassen zu können. Diese Möglichkeit ist insbesondere in Schaltungen für hohe Frequenzen von Vorteil, da sich dann durch die Verbin­ dungsleitungen verursachte, unerwünschte Effekte begrenzen lassen.
Es wird daher erfindungsgemäß vorgeschlagen, die Verbindungsleiter als Leiterbah­ nen in bekannter Weise durch photolithographische Strukturierung einer oder meh­ rerer auf den Träger aufgebrachter Leiterschichten herzustellen und anschließend durch Ätzen in den Träger eine Vertiefung herzustellen, in welche das Bauelement und/oder die Schaltungsmodule eingesetzt und durch Kleben, Löten oder in an­ derer Weise in der Vertiefung befestigt werden, wobei die Ätzung der Vertiefung erfindungsgemäß in der Weise erfolgt, daß die Leiterbahnen über den Rand der geätzten Vertiefung überstehen.
Diese Aufgabe wird erfindungsgemäß durch die in den kennzeichnenden Teilen des Anspruchs 1 angegebenen Merkmale gelöst.
Zweckmäßige Ausführungsformen sind in den Unteransprüchen zusammengestellt.
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Bezug­ nahme auf eine schematische Ausschnittszeichnung näher erläutert.
Fig. 1 zeigt in einer schematischen Querschnittszeichnung einen Ausschnitt der erfindungsgemäßen Anordnung.
Zunächst werden die Leiterbahnen 3 hergestellt. Anschließend werden in dem Träger 1 Vertiefungen 4 an den Positionen der einzusetzenden Bauelemente und/oder Schaltungsmodule 2 hergestellt. Die Bauelemente und/oder Schaltungs­ module werden in den Vertiefungen durch Kleben, Löten oder auf eine andere Weise befestigt. Die Leiterbahnen werden mit den Kontaktflächen der Bauele­ mente und/oder Schaltungsmodule verbunden. Ein weiterer Vorteil der erfindungs­ gemäßen Anordnung und des Verfahrens zur Herstellung der Anordnung besteht in der Möglichkeit, elektrisch kurze Verbindungsleitungen zu realisieren.
Der erste Schritt des erfindungsgemäßen Verfahrens zur Herstellung der erfindungs­ gemäßen Anordnung ist die Herstellung und Strukturierung der Leiterbahnen auf dem Träger, welche für die elektrische Verbindung von Bauelementen und/oder Schaltungsmodulen nötig sind. In vorteilhafter Weise können die Leiterbahnen oder Teile derselben die Funktion von Resonatoren oder sonstigen passiven Schal­ tungselementen erfüllen. Als Trägermaterialien kommen unter anderem Halbleiter-, dielektrische-, ferrimagnetische Materialien oder Kunststoffmaterialien in Frage wie sie beispielsweise in dem Buch "Integrierte Mikrowellenschaltungen" von R.K. Hoff­ mann erschienen im Verlag Springer, Berlin (1983) aufgeführt sind. Die Herstel­ lung und Strukturierung erfolgt nach den bekannten Methoden der Leiterplatten-, Dünnfilm- oder Halbleitertechnologie wie sie beispielsweise in dem Buch "Bau hybri­ der Mikroschaltungen" von E. Lüder, erschienen im Verlag Springer, Berlin (1977) beschrieben sind.
Die geometrische Form der zur Herstellung der Kontaktierung verwendeten Ab­ schnitte der Leiterbahnen wird nach der Form der Kontaktflächen der einzuset­ zenden Bauelemente und/oder Schaltungsmodule gewählt. In der frei wählbaren planaren Struktur liegt gleichzeitig ein Vorteil des Verfahrens gegenüber herkömm­ lichen Kontaktierungsverfahren wie Draht-, Bändchen- oder Beam-Lead Bonden. Die Strukturierung der Leiterbahnen wird in bekannter Weise durch Maskentechnik, Photolithographie- und Ätzprozesse vorgenommen. Diese Verfahren werden unter anderem in dem Buch "VLSI Technology" von S.M. Sze erschienen bei McGraw- Hill, New York (1988) beschrieben.
Nach diesem Verfahrensschritt existiert eine Leiterstruktur auf dem Träger. In der Fig. 1 sind für eine erfindungsgemäße Ausführungsform als Dünnfilmschaltung die Leiterbahnstrukturen 3 auf der Trägeroberseite eingezeichnet. In einem weiteren Schritt des erfindungsgemäßen Verfahrens wird auf dem Träger eine Maske her­ gestellt, die Öffnungen angepaßt an die Abmessungen der einzusetzenden Bauele­ mente und/oder Schaltungsmodule 2 aufweist. In vorteilhafter Weise können für die Maske die aus der Dünnfilm- und Halbleitertechnologie bekannten Materialien, wie sie in dem oben erwähnten Buch "VLSI-Technology" von S.M. Sze aufgeführt sind, verwendet werden. Beispiele für Maskenmaterialien sind Photolack, Siliziumdioxid, Siliziumnitrid oder Gold.
Anschließend werden Vertiefungen 4 an den Öffnungen der Maske in den Träger ein­ gebracht, deren Tiefe den einzusetzenden Bauteilen entspricht. Diese Vertiefungen können in vorteilhafter Weise durch naßchemische Ätz- oder Trockenätzverfahren hergestellt werden, wie sie aus der Halbleitertechnik bekannt sind und ebenfalls in dem oben erwähnten Buch "VLSI-Technology" von S.M. Sze beschrieben sind. Nach der Herstellung der Vertiefungen stehen die für den Anschluß der Bauelemente und/oder Schaltungsmodule vorgesehenen Abschnitte der Leiterbahnen über den Rand der Vertiefungen über. Die Leiterbahnabschnitte behalten ihre Form infolge ihrer Steifigkeit bei.
In einem weiteren Schritt des erfindungsgemäßen Verfahrens werden die einzuset­ zenden Bauelemente und/oder Schaltungsmodule in die Vertiefungen eingebracht. Ein mögliches Verfahren besteht darin, zunächst die überstehenden Leiterbahn­ abschnitte in geeigneter Weise nach oben zu biegen. Das Einsetzen der Bauele­ mente und/oder Schaltungsmodule in die Vertiefungen kann in vorteilhafter Weise durch manuelle oder automatische Mikromanipulatoren mit gekoppelten Druckluft- Vakuumhebern vorgenommen werden. Die Bauelemente und/oder Schaltungsmo­ dule werden in den Vertiefungen durch Klebstoffe, beispielsweise Epoxidkleber, Löten oder auf andere Weise befestigt. Die Kontaktierung der überstehenden Lei­ terbahnabschnitte an die Kontaktflächen der eingesetzten Bauelemente und/oder Schaltungsmodule kann nach dem Zurückbiegen der Leiterbahnabschnitte durch manuelle oder automatische Verfahren vorgenommen werden. Abhängig von den verwendeten Bauelemente- und Trägermaterialien kommen Thermokompressions-, Ultraschall-Bonden, Löten, Kleben oder Kombinationen dieser Verfahren zur An­ wendung. Solche Verfahren werden unter anderem in dem Buch "Hybridintegration" von H. Reichl erschienen im Verlag Hüthig, Heidelberg (1988) beschrieben.
2. Anwendung
Die vorgestellte Anordnung und das Verfahren zur Herstellung der Anordnung läßt sich in vorteilhafter Weise für den Aufbau hybrider Mikrowellenschaltungen anwen­ den, da hierdurch kurze induktivitätsarme Verbindungen erzielt werden.
Ebenso läßt sich die erfindungsgemäße Anordnung und das Verfahren zur Herstel­ lung der Anordnung für Multichip Systeme auf einem Trägersubstrat anwenden. Hierbei werden auf einem Trägersubstrat die Leiterbahnen strukturiert und an den für Chips vorgesehenen Positionen Vertiefungen hergestellt. Die Form der über die Vertiefungen überstehenden Leiterbahnabschnitte wird an die Kontaktflächen der Chips angepaßt.
In vorteilhafter Weise besteht die Möglichkeit, aus unterschiedlichen Materialien hergestellte Bauelemente und/oder Schaltungseinheiten auf einem Träger zu ver­ wenden. Es können beispielsweise Silizium- und Galliumarsenid-Bauelemente gleich­ zeitig in einer Schaltung eingesetzt werden.
Eine vorteilhafte Anwendung der beschriebenen Anordnung und des Verfahrens zur Herstellung der Anordnung ist der Einbau von Bauteilen und/oder Schaltungsmo­ dulen mit hoher Verlustleistung in Hybridschaltungen. Durch die geringere Distanz zwischen Bauteilen und/oder Schaltungsmodulen und Wärmesenke, die sich in der Regel an der Trägerunterseite befindet, tritt ein geringerer Wärmewiderstand auf.

Claims (5)

1. Anordnung sowie Verfahren zur Herstellung der Anordnung zum Einbau und zur Kontaktierung von Bauelementen und/oder Schaltungsmodulen in einen Träger, dadurch gekennzeichnet, daß Bauelemente und/oder Schaltungsmodule in Vertiefungen im Träger eingesetzt werden und über die Ränder der Vertiefungen überstehende Leiterbahnen hergestellt werden.
2. Anordnung sowie Verfahren zur Herstellung der Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die geometrischen Abmessungen der überstehenden Leiterbahnen an die Kon­ taktierungsflächen der Bauelemente und/oder Schaltungsmodule angepaßt sind.
3. Anordnung sowie Verfahren zur Herstellung der Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß Bauelemente und/oder Schaltungsmodule in Chipform in Vertiefungen einer Hybridschaltung eingesetzt werden.
4. Anordnung sowie Verfahren zur Herstellung der Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß Bauelemente und/oder Schaltungsmodule aus unterschiedlichen Materialien eingesetzt werden.
5. Anordnung sowie Verfahren zur Herstellung der Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Träger und die eingesetzten Bauelemente und/oder Schaltungsmodule aus unterschiedlichen Materialien hergestellt sind.
DE19914133195 1991-10-07 1991-10-07 Anordnung von bauelementen auf traegern und verfahren zur herstellung elektrischer verbindungen zwischen den bauelementen Ceased DE4133195A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19914133195 DE4133195A1 (de) 1991-10-07 1991-10-07 Anordnung von bauelementen auf traegern und verfahren zur herstellung elektrischer verbindungen zwischen den bauelementen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19914133195 DE4133195A1 (de) 1991-10-07 1991-10-07 Anordnung von bauelementen auf traegern und verfahren zur herstellung elektrischer verbindungen zwischen den bauelementen

Publications (1)

Publication Number Publication Date
DE4133195A1 true DE4133195A1 (de) 1993-04-08

Family

ID=6442198

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19914133195 Ceased DE4133195A1 (de) 1991-10-07 1991-10-07 Anordnung von bauelementen auf traegern und verfahren zur herstellung elektrischer verbindungen zwischen den bauelementen

Country Status (1)

Country Link
DE (1) DE4133195A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2765840A3 (de) * 2013-02-08 2014-11-12 SEMIKRON Elektronik GmbH & Co. KG Schaltungsanordnung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2765840A3 (de) * 2013-02-08 2014-11-12 SEMIKRON Elektronik GmbH & Co. KG Schaltungsanordnung

Similar Documents

Publication Publication Date Title
DE69320090T2 (de) Leiterplatte zur Montage von Halbleitern und sonstigen elektronischen Bauelementen
DE69635440T2 (de) Halbleiteranordnung mit einem Schaltungssubstrat und einem Gehäuse
DE1933547B2 (de) Traeger fuer halbleiterbauelemente
DE2554965A1 (de) Elektrische kompaktschaltungsanordnung
DE10121970A1 (de) Leistungshalbleitermodul in Druckkontaktierung
DE3538933A1 (de) Leistungshalbleitermodul
DE2352357A1 (de) Halbleitergehaeuse
DE19700963A1 (de) Verfahren zur Herstellung eines Leistungsmoduls mit einer aktive Halbleiterbauelemente und passive Halbleiterbauelemente aufweisenden Schaltungsanordnung
DE102007032775B4 (de) Leistungsverstärker
DE19924993C2 (de) Intelligentes Leistungsmodul in Sandwich-Bauweise
DE4133598C2 (de) Anordnung mit einem auf einem Substrat oberflächenmontierten Chip mit einer integrierten Schaltung und Verfahren zu seiner Herstellung
DE4026972A1 (de) Loetverbinder und verfahren zur herstellung einer elektrischen schaltung mit diesem loetverbinder
WO2007071216A1 (de) Leistungshalbleitermodul, verfahren zu seiner herstellung und verwendung in einem schaltnetzteil
DE3604313A1 (de) Leistungshalbleitermodul
DE69115856T2 (de) Gegossenes Gehäuse für eine integrierte Schaltung mit einer Vorrichtung zur Reduzierung der dynamischen Impedanz
DE4133195A1 (de) Anordnung von bauelementen auf traegern und verfahren zur herstellung elektrischer verbindungen zwischen den bauelementen
EP1309998B1 (de) Verfahren zur elektrischen verbindung eines halbleiterbauelements mit einer elektrischen baugruppe
DE2633884A1 (de) Elektronische vorrichtung mit flexiblem film als traegerplatte und verfahren zu deren herstellung, insbesondere elektronischer taschenrechner
DE3614087A1 (de) Vorrichtung und verfahren zur verbesserten verkapselung von halbleitervorrichtungen
WO2005091365A2 (de) Kopplungssubstrat für halbleiterbauteile und verfahren zur herstellung desselben
DE69520624T2 (de) Anordnung mit einer mehrschichtigen Leiterplatte und einem Träger
DE102015115133B3 (de) Verfahren zum Verbinden eines Kühlkörpers mit wenigstens einem Schaltungsträger durch Aufschrumpfen
DE3412296A1 (de) Hybridschaltung in multilayer-technik
EP3973570B1 (de) Elektronikbaugruppe und elektronikanordnung
WO2003071601A2 (de) Schaltungsmodul und verfahren zu seiner herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: SIEMENS AG, 80333 MUENCHEN, DE

8181 Inventor (new situation)

Free format text: GUENGERICH, VOLKER, DIPL.-ING., 80939 MUENCHEN, DE RAMISCH, ROLAND, DIPL.-ING., 81377 MUENCHEN, DE RUSSER, PETER, PROF. DR., 81929 MUENCHEN, DE

8131 Rejection