DE4130826C1 - - Google Patents
Info
- Publication number
- DE4130826C1 DE4130826C1 DE4130826A DE4130826A DE4130826C1 DE 4130826 C1 DE4130826 C1 DE 4130826C1 DE 4130826 A DE4130826 A DE 4130826A DE 4130826 A DE4130826 A DE 4130826A DE 4130826 C1 DE4130826 C1 DE 4130826C1
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- integrator
- input voltage
- integration time
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/52—Input signal integrated with linear return to datum
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Wandlung eines Analogsignals in
ein Digitalsignal, nämlich einer analogen Eingangsspannung (in Form einer
vorzugsweise niederfrequenten Rechteckspannung) in ein der Eingangsspannung
proportionales digitales Ausgangssignal, bei dem die Eingangsspannung
während einer vorgegebenen Aufintegrationszeit auf eine Integratorspannung
aufintegriert wird, nach Ablauf der Aufintegrationszeit die
Integratorspannung während einer Abintegrationszeit durch eine Referenzspannung
auf Null abintegriert wird und aus dem Verhältnis von Abintegrationszeit
zu Aufintegrationszeit, multipliziert mit der Referenzspannung
die Eingangsspannung bestimmt wird.
Verfahren zur Wandlung eines Analogsignals in ein Digitalsignal sind vielfach
bekannt; insbesondere sind das Parallelverfahren, das Wägeverfahren
und das Zählverfahren bekannt.
Beim Parallelverfahren wird die Eingangsspannung gleichzeitig mit n Referenzspannungen
verglichen; man stellt fest, zwischen welchen beiden Referenzspannungen
die Eingangsspannung liegt. Auf diese Weise erhält man das
der Eingangsspannung proportionale digitale Ausgangssignal, also eine
bestimmte Zahl, in einem Schritt. Allerdings ist der Aufwand sehr hoch,
da man für jede mögliche Zahl einen Komparator benötigt. Für einen Meßbereich
von 0 bis 100 in Schritten von Eins benötigt man also n=100 Komparatoren.
Beim Wägeverfahren wird nicht das ganze Ergebnis in einem Schritt gebildet,
vielmehr wird jeweils nur eine Stelle der Zahl (als Dualzahl) ermittelt.
Dabei beginnt man mit der höchsten Stelle und stellt fest, ob die Eingangsspannung
größer oder kleiner ist als die Referenzspannung für die höchste
Stelle. Ist sie größer, setzt man die höchste Stelle auf Eins und subtrahiert
die Referenzspannung. Den Rest vergleicht man mit der nächstniedrigeren
Stelle usw. Man benötigt also so viele Schritte, wie die Zahl
Stellen besitzt, und ebenso viele Referenzspannungen.
Das einfachste Verfahren ist das Zählverfahren. Dabei zählt man ab, wie
oft man die Referenzspannung der niedrigsten Stelle addieren muß, um
die Eingangsspannung zu halten. Die Zahl der Schritte ist das Ergebnis.
Das eingangs beschriebene Verfahren zur Wandlung eines Analogsignals in
ein Digitalsignal ist eine besondere Art des Zählverfahrens, nämlich
das sog. Zwei-Rampen-Verfahren (vgl. die DE-PS 38 14 813). Dabei ist es
auch bekannt, dreistufig zu arbeiten, nämlich Aufintegration der Eingangsspannung,
Aufintegration der Eingangsspannung und der Referenzspannung und
Abintegration durch die Referenzspannung. Der Zeitpunkt, zu dem während der
Aufintegration der Eingangsspannung die Referenzspannung zugeschaltet wird,
wird dabei derart geregelt, daß der Nulldurchgang der Integratorspannung
eine vorgegebene Zeit nach dem Beginn der Aufintegration der Eingangsspannung
erfolgt.
Im folgenden wird anhand einer Zeichnung das bekannte Zwei-Rampen-Verfahren und
eine entsprechende Schaltungsanordnung beschrieben; es zeigt
Fig. 1 eine Schaltungsanordnung für das Zwei-Rampen-Verfahren,
Fig. 2 eine grafische Darstellung einer in ein digitales Ausgangssignal
zu wandelnden Eingangsspannung und
Fig. 3 bei der Schaltungsanordnung nach Fig. 1 auftretende Integratorspannungen.
Die in Fig. 1 dargestellte Schaltungsanordnung zur Durchführung des Zwei-Rampen-Verfahrens
weist zunächst funktionsnotwendig einen Integrator 1 und
einen Komparator 2 auf. Zusätzlich sind vorgesehen ein Summationsverstärker
3 mit einem D/A-Wandler 4, der, durch einen nicht dargestellten Mikroprozessor
gesteuert, die Referenzspannung ersetzt, ein 10 : 1-Teiler 5 zur
Vergrößerung der Dynamik und ein ±-Verstärker 6, damit der Komparator 2
immer einseitig abgesteuert wird und damit der Einfluß von Offset und von Reaktionszeiten
als additiver Anteil möglichst konstant gehalten werden kann.
Im Ruhezustand ist der Schalter S₁ offen, der Schalter S₃ geschlossen,
der D/A-Wandler 4 nicht angesteuert; die Integratorspannung Uint ist
Null. Beim Meßbeginn wird ein ausgangsseitig vorhandener, nicht dargestellter
Zähler, der Teil eines Mikroprozessors sein kann, gelöscht,
der Schalter S₃ geöffnet und der Schalter S₁ geschlossen. Dadurch wird
die Eingangsspannung Ue während einer vorgegebenen Aufintegrationszeit
tauf, die mit Hilfe des nicht dargestellten Zählers gemessen wird, auf
eine bestimmte Integratorspannung Uint aufintegriert. Am Ende der Aufintegrationszeit
tauf gilt für die Integratorspannung Uint:
Anschließend wird die Integratorspannung Uint während einer Abintegrationszeit
tab durch den D/A-Wandler 4, der eine Referenzspannung Uref
ersetzt, also praktisch durch eine Referenzspannung Uref auf Null abintegriert.
Mit Hilfe des Komparators 2 und des nicht dargestellten Zählers
wird die Abintegrationszeit tab festgestellt. Es gilt
Damit bestimmt sich dann die Eingangsspannung Ue wie folgt:
Der Vorteil des Zwei-Rampen-Verfahrens besteht darin, daß weder die Taktfrequenz,
die allerdings stabil sein muß, noch die Integrationszeitkonstante
in das Ergebnis eingehen. Im übrigen geht nicht der Momentanwert
der Eingangsspannung in das Ergebnis ein, sondern nur ihr Mittelwert über
die Aufintegrationszeit. Daher werden Wechselspannungen umso stärker abgeschwächt,
je höher ihre Frequenz ist. Wechselspannungen, deren Frequenz
gleich einem ganzzahligen Vielfachen des Kehrwerts der Aufintegrationszeit
ist, werden vollständig unterdrückt. So kann der Einfluß der Brummspannung
der Netzfrequenz durch die Wahl der Aufintegrationszeit beseitigt werden.
Für das bisher beschriebene Zwei-Rampen-Verfahren gilt folgendes:
- a) Unterschiedliche Eingangsspannungen führen zu unterschiedlicher Aussteuerung des Integrators (siehe die Kurven 1 und 2 in Fig. 3).
- b) Bei kleiner Aussteuerung des Integrators ist die Übersteuerungsfestigkeit des Integrators klein.
- c) Kleine Aussteuerungen des Integrators führen automatisch zu dem Problem, eine Gleichspannungskompensation so durchzuführen, daß der Integrator immer um Null herum angesteuert wird.
- d) Der D/A-Wandler erzeugt unterschiedliche Referenzspannungen. Lineare Abweichungen des D/A-Wandlers gehen somit direkt in das Ergebnis ein. Es muß ein D/A-Wandler mit hoher Auflösung und guter Linearität eingesetzt werden.
- e) Zur Erweiterung der Dynamik ist ein hochgenauer 10 : 1-Teiler erforderlich.
- f) Der ±-Verstärker ist nötig, damit der Komparator immer einseitig angesteuert wird und damit man den Einfluß von Offset und von Reaktionszeiten möglichst als additiven Anteil konstanthalten kann.
Der Erfindung liegt nun die Aufgabe zugrunde, das zuvor im einzelnen beschriebene
Verfahren zur Wandlung eines Analogsignals in ein Digitalsignal,
also das Zwei-Rampen-Verfahren als eine Art des Zählverfahrens, so auszugestalten
und weiterzubilden, daß es mit einer einfacheren Schaltungsanordnung
und besserem Ergebnis durchgeführt werden kann.
Das erfindungsgemäße Verfahren ist nun zunächst und im wesentlichen dadurch
gekennzeichnet, daß während der Aufintegrationszeit der Eingangsspannung
- vorzugsweise aus der Referenzspannung abgeleitete - Aussteuerimpulse überlagert
werden und damit die Integratorspannung beeinflußt wird. Damit wird
erreicht, daß auch bei unterschiedlichen Eingangsspannungen stets eine
gleiche - oder nahezu gleiche - Aussteuerung des Integrators erreicht
werden kann. Damit entfallen die weiter oben beschriebenen, mit unterschiedlichen
Aussteuerungen des Integrators verbundenen Nachteile des
im Stand der Technik bekannten Zwei-Rampen-Verfahrens.
Im einzelnen gibt es nun verschiedene Möglichkeiten, das erfindungsgemäße
Verfahren auszugestalten und weiterzubilden, was im folgenden nur beispielhaft
angesprochen werden soll.
Zunächst empfiehlt es sich, bei dem erfindungsgemäßen Verfahren der Eingangsspannung
je nach Bedarf positive und/oder negative Aussteuerimpulse
zu überlagern. Um stets - mehr oder weniger - zu der gleichen Integratorspannung
zu kommen, kann es nötig sein, nur mit positiven Aussteuerimpulsen,
nur mit negativen Aussteuerimpulsen oder mit positiven und mit negativen
Aussteuerimpulsen zu arbeiten.
Damit erfindungsgemäß besonders "feinfühlig" gearbeitet werden kann, wird
man mit Aussteuerimpulsen arbeiten, deren Impulsbreite klein ist gegenüber
der Aufintegrationszeit. Wählt man Aussteuerimpulse mit einer
- relativ zur Aufintegrationszeit - besonders geringen Impulsbreite, so
können alle Aussteuerimpulse die gleiche Impulsbreite haben. Man benötigt
dann jedoch unter Umständen eine große Anzahl von Aussteuerimpulsen. Deshalb
geht eine weitere Lehre der Erfindung dahin, mit Aussteuerimpulsen
zu arbeiten, deren Impulsbreite gesteuert wird. Die Steuerung der Impulsbreite
kann insbesondere nach der Puls-Width-Modulation (PWM) erfolgen.
Insgesamt kann man dann, wenn man bei dem erfindungsgemäßen Verfahren die
Anzahl und/oder die Polarität und/oder die Impulsbreite der Aussteuerimpulse
steuert, das erfindungsgemäße Ziel, unabhängig von der Eingangsspannung
zu einer vorgegebenen Integratorspannung zu kommen, nahezu beliebig
genau erreichen.
Nach einer weiteren Lehre der Erfindung, der besondere Bedeutung zukommt,
erfolgt bei der m-ten Wandlung das Steuern der Anzahl und/oder der Polarität
und/oder der Impulsbreite der Aussteuerimpulse in Abhängigkeit davon,
welche Integratorspannung bei der (m-1)-ten Wandlung erzielt worden
ist; dies ist also ein iteratives Arbeiten.
Im folgenden wird nun das erfindungsgemäße Verfahren, wie das Verfahren
im Stand der Technik, von dem die Erfindung ausgeht, ein Zwei-Rampen-Verfahren,
und eine erfindungsgemäße Schaltungsanordnung anhand einer
Zeichnung nochmals und ergänzend beschrieben; es zeigt
Fig. 4 eine bevorzugte Ausführungsform einer erfindungsgemäßen Schaltungsanordnung
zur Durchführung des erfindungsgemäßen Verfahrens,
Fig. 5 eine - der Fig. 2 entsprechende - grafische Darstellung einer
in ein digitales Ausgangssignal zu wandelnden Eingangsspannung,
Fig. 6 entsprechend Fig. 3, die bei der Schaltungsanordnung nach
Fig. 4 auftretende Integratorspannung und
Fig. 7 eine ergänzte Ausführungsform einer erfindungsgemäßen Schaltungsanordnung
zur Durchführung des erfindungsgemäßen Verfahrens.
Die in den Fig. 4 und 7 dargestellten Schaltungsanordnungen zur Durchführung
des Zwei-Rampen-Verfahrens weisen zunächst wiederum, funktionsnotwendig,
einen Integrator 1 und einen Komparator 2 auf. Zusätzlich ist
ein Aussteuernetzwerk 7 vorgesehen, zu dem zwei Widerstände Rab und Rk
und drei Schalter S₂, S₄a und S₄b gehören und das einerseits an der Referenzspannung
Uref liegt, andererseits an den Integrationseingang des
Integrators 1 angeschlossen ist.
Im Ausführungsbeispiel nach Fig. 7 sind zusätzlich noch, wie im Stand der
Technik, ein Summationsverstärker 3, zusätzlich außerdem ein A/D-Wandler
8 vorgesehen. Mit Hilfe des Summationsverstärkers kann auch hier zur
weiteren Erhöhung der Dynamik eine Gleichspannungskompensation durchgeführt
werden. Da der eingestellte Wert über mehrere Messungen konstantgehalten
und nur die Differenz von zwei Messungen bewertet wird, spielen
Nichtlinearitäten des D/A-Wandlers keine Rolle. Hier kann also ein sehr
preiswerter D/A-Wandler 4 mit acht Bit eingesetzt werden. Der beim Ausführungsbeispiel
nach Fig. 7 zusätzlich vorgesehene A/D-Wandler 8 dient
der zusätzlichen Steigerung der Übersteuerungsfestigkeit des Integrators 1.
Dazu wird die Integratorspannung während der Aufintegrationszeit ständig
mit dem A/D-Wandler 8 gemessen. Weicht sie während der Aufintegrationszeit
stark von Vorgabewerten ab, so werden die Aussteuerimpulse so beeinflußt,
daß ein gültiges Spannungsfenster erreicht wird. Auch der A/D-Wandler 8
kann preiswert mit acht Bit gewählt werden.
Zur Funktionsweise des erfindungsgemäßen Verfahrens und der erfindungsgemäßen
Schaltungsanordnungen folgendes:
Im Ruhezustand sind die Schalter S₁, S₂, S₄a und S₄b geöffnet, der Schalter S₃ geschlossen; die Integratorspannung Uint ist Null. Beim Meßbeginn wird ein ausgangsseitig vorhandener, nicht dargestellter Zähler, der Teil eines Mikroprozessors sein kann, gelöscht, der Schalter S₃ geöffnet und der Schalter S₁ geschlossen. Während der jetzt beginnenden Aufintegrationszeit werden der Eingangsspannung Ue - aus der Referenzspannung Uref abgeleitete - Aussteuerimpulse überlagert, und zwar dadurch, daß die Schalter S₄a und S₄b gesteuert geöffnet bzw. geschlossen werden. Am Ende der Aufintegrationszeit tauf wird der Schalter S₁ geöffnet. Danach werden die Schalter S₂ und S₄b geschlossen, während der Abintegrationszeit tab die Integratorspannung Uint auf Null abintegriert. Danach gilt für die Eingangsspannung Ue:
Im Ruhezustand sind die Schalter S₁, S₂, S₄a und S₄b geöffnet, der Schalter S₃ geschlossen; die Integratorspannung Uint ist Null. Beim Meßbeginn wird ein ausgangsseitig vorhandener, nicht dargestellter Zähler, der Teil eines Mikroprozessors sein kann, gelöscht, der Schalter S₃ geöffnet und der Schalter S₁ geschlossen. Während der jetzt beginnenden Aufintegrationszeit werden der Eingangsspannung Ue - aus der Referenzspannung Uref abgeleitete - Aussteuerimpulse überlagert, und zwar dadurch, daß die Schalter S₄a und S₄b gesteuert geöffnet bzw. geschlossen werden. Am Ende der Aufintegrationszeit tauf wird der Schalter S₁ geöffnet. Danach werden die Schalter S₂ und S₄b geschlossen, während der Abintegrationszeit tab die Integratorspannung Uint auf Null abintegriert. Danach gilt für die Eingangsspannung Ue:
Claims (7)
1. Verfahren zur Wandlung eines Analogsignals in ein Digitalsignal, nämlich
einer analogen Eingangsspannung (in Form einer vorzugsweise niederfrequenten
Rechteckspannung) in ein der Eingangsspannung proportionales
digitales Ausgangssignal, bei dem die Eingangsspannung während einer vorgegebenen
Aufintegrationszeit auf eine Integratorspannung aufintegriert
wird, nach Ablauf der Aufintegrationszeit die Integratorspannung während
einer Abintegrationszeit durch eine Referenzspannung auf Null abintegriert
wird und aus dem Verhältnis von Abintegrationszeit zu Aufintegrationszeit,
multipliziert mit der Referenzspannung die Eingangsspannung
bestimmt wird, dadurch gekennzeichnet, daß während der Aufintegrationszeit
der Eingangsspannung - vorzugsweise aus der Referenzspannung abgeleitete
- Aussteuerimpulse überlagert werden und damit die Integratorspannung
so beeinflußt wird, daß auch bei unterschiedlichen Eingangsspannungen
stets eine gleiche - oder nahezu gleiche - Aussteuerung des
Integrators erreicht wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Eingangsspannung
positive und/oder negative Aussteuerimpulse überlagert werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Impulsbreite
der Aussteuerimpulse gesteuert wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Steuerung
der Impulsbreite der Aussteuerimpulse nach der Puls-Width-Modulation
erfolgt.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet,
daß die Anzahl und/oder Polarität und/oder die Impulsbreite der Aussteuerimpulse
gesteuert wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß bei der m-ten
Wandlung das Steuern der Anzahl und/oder der Polarität und/oder der Impulsbreite
der Aussteuerimpulse in Abhängigkeit davon erfolgt, welche
Integratorspannung bei der (m-1)-ten Wandlung erzielt worden ist.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet,
daß die Integratorspannung während der Aufintegrationszeit ständig
- vorzugsweise mit einem A/D-Wandler - gemessen wird und dann, wenn die
Integratorspannung während der Aufintegrationszeit von Vorgabewerten abweicht,
die Aussteuerimpulse so beeinflußt werden, daß ein vorgegebenes
Spannungsfenster erreicht wird.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4130826A DE4130826C2 (de) | 1991-09-02 | 1991-09-17 | Verfahren zur Wandlung eines Analogsignals in ein Digitalsignal |
DE59208993T DE59208993D1 (de) | 1991-09-02 | 1992-08-27 | Verfahren zur Wandlung eines Analogsignals in ein Digitalsignal |
EP92114566A EP0530666B1 (de) | 1991-09-02 | 1992-08-27 | Verfahren zur Wandlung eines Analogsignals in ein Digitalsignal |
US07/938,719 US5289187A (en) | 1991-09-02 | 1992-09-01 | Method and means for converting an analog signal into a digital signal |
JP4233580A JP2944832B2 (ja) | 1991-09-02 | 1992-09-01 | A/d変換方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4129150 | 1991-09-02 | ||
DE4130826A DE4130826C2 (de) | 1991-09-02 | 1991-09-17 | Verfahren zur Wandlung eines Analogsignals in ein Digitalsignal |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4130826C1 true DE4130826C1 (de) | 1993-01-07 |
DE4130826C2 DE4130826C2 (de) | 1995-04-06 |
Family
ID=6439686
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4130826A Expired - Fee Related DE4130826C2 (de) | 1991-09-02 | 1991-09-17 | Verfahren zur Wandlung eines Analogsignals in ein Digitalsignal |
DE59208993T Expired - Fee Related DE59208993D1 (de) | 1991-09-02 | 1992-08-27 | Verfahren zur Wandlung eines Analogsignals in ein Digitalsignal |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE59208993T Expired - Fee Related DE59208993D1 (de) | 1991-09-02 | 1992-08-27 | Verfahren zur Wandlung eines Analogsignals in ein Digitalsignal |
Country Status (1)
Country | Link |
---|---|
DE (2) | DE4130826C2 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0620652A3 (en) * | 1993-04-14 | 1995-08-16 | Fluke Corp | Improved multiple slope analog-to-digital converter. |
DE4441043C1 (de) * | 1994-11-18 | 1995-12-07 | Krohne Messtechnik Kg | Verfahren zur Wandlung eines Analogsignals in ein Digitalsignal |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1434414A (en) * | 1973-06-29 | 1976-05-05 | Solartron Electronic Group | Analogue to digital converters |
US4268820A (en) * | 1977-09-09 | 1981-05-19 | Nippon Electric Co., Ltd. | Integrating type analog-to-digital converter |
DE3814813C1 (en) * | 1988-05-02 | 1989-12-21 | Bran & Luebbe Industrie Automation Gmbh & Co, 6900 Heidelberg, De | Method and circuit arrangement for analog/digital conversion |
-
1991
- 1991-09-17 DE DE4130826A patent/DE4130826C2/de not_active Expired - Fee Related
-
1992
- 1992-08-27 DE DE59208993T patent/DE59208993D1/de not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1434414A (en) * | 1973-06-29 | 1976-05-05 | Solartron Electronic Group | Analogue to digital converters |
US4268820A (en) * | 1977-09-09 | 1981-05-19 | Nippon Electric Co., Ltd. | Integrating type analog-to-digital converter |
DE3814813C1 (en) * | 1988-05-02 | 1989-12-21 | Bran & Luebbe Industrie Automation Gmbh & Co, 6900 Heidelberg, De | Method and circuit arrangement for analog/digital conversion |
Non-Patent Citations (1)
Title |
---|
BAYATI, A.: Klassifizierung der integrierenden Analog-Digital-Umsetzer. In: Technisches Messen, H. 10, 1982, S. 363-370 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0620652A3 (en) * | 1993-04-14 | 1995-08-16 | Fluke Corp | Improved multiple slope analog-to-digital converter. |
DE4441043C1 (de) * | 1994-11-18 | 1995-12-07 | Krohne Messtechnik Kg | Verfahren zur Wandlung eines Analogsignals in ein Digitalsignal |
Also Published As
Publication number | Publication date |
---|---|
DE4130826C2 (de) | 1995-04-06 |
DE59208993D1 (de) | 1997-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2171739B1 (de) | Steuerungsvorrichtung für ein schaltgerät mit anzugs- und/oder haltespule sowie verfahren zum steuern des durch die spule fliessenden stroms | |
DE2756289C2 (de) | ||
EP1301984A1 (de) | Volldigitaler spannungswandler | |
DE4130826C1 (de) | ||
EP0369118A2 (de) | Verfahren zum Betreiben eines Boostreglers sowie Anordnung | |
DE2820601C2 (de) | Analog-Digital-Umsetzer nach dem Mehrfach-Rampenverfahren | |
DE2648515A1 (de) | Anordnung zur digitalen regelung | |
EP0530666B1 (de) | Verfahren zur Wandlung eines Analogsignals in ein Digitalsignal | |
DE2615162B1 (de) | Schaltungsanordnung zur Linearisierung der Ausgangssignale von Messfuehlern | |
DE1935124C3 (de) | Spannungskomparator | |
DE3901399A1 (de) | Anordnung zur umsetzung analoger signale in digitale | |
DE2454601C3 (de) | Einrichtung zur Ermittlung des Mittelwertes einer elektrischen Größe | |
DE2420857A1 (de) | Integrierender analog-digital-wandler | |
CH669464A5 (de) | ||
DE2757053C3 (de) | Steuersystem für einen impulsbreitenmodulierten, selbstgeführten Wechselrichter | |
DE2613872C3 (de) | Anordnung zur Erzeugung einer dem Produkt zweier analogen elektrischen Größen proportionalen Folge von Impulsen | |
DE2736783A1 (de) | Grenzwert-meldevorrichtung fuer wechselsignale | |
AT401985B (de) | Analog-digital-umsetzer | |
DE19537354B4 (de) | Verfahren und Vorrichtung zur Bestimmung eines Stromwertes eines digital geregelten Leistungsteils | |
DE2903555C2 (de) | Schaltanordnung mit einer von dem Wert des zu überwachenden Eingangssignals abhängigen Verzögerung | |
DE3616711C2 (de) | ||
DE3226168C2 (de) | Einrichtung zur Integration von Wechselspannungen | |
DE2842069C2 (de) | Analog-Digitalumsetzer | |
DE2158985B2 (de) | Einrichtung zur Regelung des Verstärkungsgrades eines Wechselspannungsverstärkers | |
DE2436238A1 (de) | Nicht linearer analog-digital-umsetzer zur verdichtungscodierung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
D1 | Grant (no unexamined application published) patent law 81 | ||
8363 | Opposition against the patent | ||
8366 | Restricted maintained after opposition proceedings | ||
8305 | Restricted maintenance of patent after opposition | ||
D3 | Patent maintained restricted (no unexamined application published) | ||
8339 | Ceased/non-payment of the annual fee |