DE4123171A1

DE4123171A1 - Octal-code calculator performing four basic arithmetic operations - is based on tetrad circuits incorporating 18 two-input AND=gates and octal-to-binary converter

Info

Publication number: DE4123171A1
Application number: DE19914123171
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1991-07-12
Filing date: 1991-07-12
Publication date: 1993-01-21

Abstract

The main circuit (1) consists of eight tetrads (5) switchable from addn. to subtraction and vice versa, and two shift registers (3,4) of corresp. length. One shift register (3) is used for the prodn., divided, first summand or minuend according to the operation in question, and subsequently for any sum or difference. The other shift register (4) serves for the multiplicand, divisor, second summand or subtrahend. Both are shifted by three bits per cycle. ADVANTAGE - Purely dual circuits of great simplicity are used in combination with 7s-complement circuit for subtraction in additive manner.

Description

Gegenstand der Erfindung ist die Ausbildung der Rechen schaltung nach P 41 15 226.3 als Spezial-Rechenschaltung, welche oktale Zahlen verarbeitet und die Ergebniszahlen auch in dieser oktalen Codierung liefert. Diese Rechen schaltung weist somit den Vorteil auf, daß als Schaltungen 5 rein duale Schaltungen verwendet werden können, welche sehr einfach sind. Die Subtraktionen erfolgen auch auf additive Weise; somit sind die Schaltungen 5 auch mit einer Komplementschaltung, also mit einer Siebener-Komplement schaltung kombiniert.The invention relates to the design of the arithmetic circuit according to P 41 15 226.3 as a special arithmetic circuit which processes octal numbers and also delivers the result numbers in this octal coding. This arithmetic circuit thus has the advantage that 5 purely dual circuits can be used as circuits, which are very simple. The subtractions are also done in an additive manner; thus the circuits 5 are also combined with a complement circuit, that is to say with a complement of seven.

In Fig. 1 ist die Haupt-Schaltung 1 dargestellt. In Fig. 2 ist eine Tetraden-Schaltung 5 dargestellt, welche von Addition auf Subtraktion und von Subtraktion auf Addition umschaltbar ist und mit einer Siebener-Komplementschaltung kombiniert ist. In Fig. 3 ist ein Teil-Stück des Schiebe registers 3 dargestellt. In Fig. 4 ist ein Teil-Stück des Schieberegisters 3b dargestellt, das die rechts-seitige Verlängerung des Schieberegisters 3 ist. In Fig. 5a bis 5c ist das Haupt-Steuerwerk 2 dargestellt. In Fig. 6 ist die Ziffern-Eingabeschaltung 50 dargestellt. In Fig. 7 ist das Komma- und Schieberegistersteuerwerk 60 dargestellt. In Fig. 8 ist die Schaltung 75 dargestellt. In Fig. 9 ist die Schaltung 85 dargestellt. In Fig. 10 ist der Impuls- Zähler 9 dargestellt. In Fig. 11 ist die Schaltung 18 dar gestellt. In Fig. 12 ist ein Teilstück des Schieberegis ters 4 dargestellt. In Fig. 13 ist die Schaltung 12 dar gestellt. In Fig. 14 ist die Schaltung 8 dargestellt. In Fig. 15 ist das Detail F der Ausführung B der Schaltung 75 dargestellt. In Fig. 16 ist die Impuls-Schaltung 11 darge stellt. In Fig. 17 ist die Schaltung 7 dargestellt. In Fig. 18 ist die Ausführung B des Komma- und Schieberegister Steuerwerks 60 dargestellt. The main circuit 1 is shown in FIG . In Fig. 2 is a tetrad circuit 5 is shown, which is switchable from addition to subtraction and addition and subtraction is combined with a seven-complement circuit. In Fig. 3 a part of the sliding register 3 is shown. In Fig. 4, a partial piece of the shift register 3 b is shown, which is the right-hand extension of the shift register 3 . The main control unit 2 is shown in FIGS. 5a to 5c. In Fig. 6 the numeric input circuit 50 is shown. In Fig. 7, the decimal point and the shift register controller 60 is shown. The circuit 75 is shown in FIG . Circuit 85 is shown in FIG . In Fig. 10 the pulse counter 9 is shown. In Fig. 11, the circuit 18 is provided. In Fig. 12, a portion of the shift register 4 is shown. In Fig. 13, the circuit 12 is provided. The circuit 8 is shown in FIG. 14. In Fig. 15 the detail F is the embodiment B of the circuit 75 illustrated. In Fig. 16, the pulse circuit 11 provides Darge. The circuit 7 is shown in FIG . In Fig. 18, the embodiment B of the decimal point and shift register control station 60 shown.

Diese Rechenschaltung für alle vier Grund-Rechenarten be steht aus der Haupt-Schaltung 1 und dem Zusatz-Schiebere gister 3b und dem Haupt-Steuerwerk 2 und der Ziffern-Ein gabeschaltung 50 und dem Komma- und Schieberegister-Steuer werk 60 und dem Quotienten-Schieberegister 20, das in Fig. 5c als Bestandteil des Steuerwerks 2 dargestellt ist und dem Multiplikator-Schieberegister 6, das in Fig. 6 als Bestandteil der Ziffern-Eingabeschaltung 50 dargestellt ist. Die Haupt-Schaltung 1 ist um zwei Teil-Schaltungen ver kürzt dargestellt und hat somit 8 Tetraden-Schaltungen 5, welche von Addition auf Subtraktion und von Subtraktion auf Addition umschaltbar sind. Die Haupt-Schaltung 1 besteht somit aus 8 Tetraden-Schaltungen 5 und den Schieberegistern 3 und 4, welche entsprechend lang sind. Das Schieberegister 3 ist bei Multiplikation das Ergebnis-Schieberegister und bei Division das Dividenden-Schieberegister und bei Additi on das Schieberegister für den ersten Summanden und nachfol gend das Schieberegister für die Additions-Ergebniszahl und bei Subtraktion das Minuenden-Schieberegister und nachfol gend das Schieberegister für die Subtraktions-Ergebniszahl. Das Schieberegister 4 ist bei Multiplikation das Schiebe register für den Multiplikanden und bei Division das Schie beregister für den Divisor und bei Addition das Schiebere gister für den zweiten Summanden und bei Subtraktion das Schieberegister für den Subtrahenden. Die Schieberegister 3 und 3b und 4 haben pro Takt eine Verschiebung um 3 bit.This arithmetic circuit for all four basic arithmetic operations consists of the main circuit 1 and the additional shift register 3 b and the main control unit 2 and the digit input circuit 50 and the comma and shift register control unit 60 and the quotient Shift register 20 , which is shown in FIG. 5c as part of the control unit 2 and the multiplier shift register 6 , which is shown in FIG. 6 as part of the digit input circuit 50 . The main circuit 1 is shown shortened by two sub-circuits and thus has 8 tetrad circuits 5 , which can be switched from addition to subtraction and from subtraction to addition. The main circuit 1 thus consists of 8 tetrad circuits 5 and the shift registers 3 and 4 , which are correspondingly long. The shift register 3 is the result shift register at multiplication and the dividend shift register at division and the addition register at the shift register for the first addend and subsequently the shift register for the addition result number and at subtraction the minuend shift register and subsequently the shift register for the subtraction result number. The shift register 4 is the shift register for the multiplicand and multiplication the shift register for the divisor and addition the shift register for the second addend and for subtraction the shift register for the subtrahend. The shift registers 3 and 3 b and 4 have a shift of 3 bits per cycle.

Eine Tetraden-Schaltung 5 (Fig. 2) besteht aus der Haupt- Schaltung 5a und der umschaltbaren Siebener-Komplement- Schaltung 5b, welche bei H-Potential-Ansteuerung geradeaus weiter-leitet und bei L-Potential-Ansteuerung die Siebener- Komplementziffer liefert. Ein dualer Voll-Addierer der Haupt-Schaltung 5a besteht aus 4 Und-Schaltungen 1 bis 4 mit je 2 Eingangen und 3 Oder-Schaltungen 5 bis 7 mit je 2 Eingängen. Die beiden Negier-Schaltung sind nur mittels Punkten angedeutet. Die Schaltung 5b besteht aus 6 Und- Schaltungen 11 mit je 2 Eingängen und 3 Oder-Schaltungen 12 mit je 2 Eingängen und 4 Negier-Schaltungen 13. Die Ein gänge A und B und die Ausgänge C sind mit den zugehörigen Zahlenwerten (4 2 1) gekennzeichnet. Der Übertrag-Eingang hat die Bezeichnung x und der Übertrag-Ausgang die Be zeichnung y.A tetrad circuit 5 ( FIG. 2) consists of the main circuit 5 a and the switchable complement of sevens 5 b, which passes straight on with H-potential control and the L-potential control with the sevens. Complement digit delivers. A dual full adder of the main circuit 5 a consists of 4 AND circuits 1 to 4 with 2 inputs each and 3 OR circuits 5 to 7 with 2 inputs each. The two negation circuits are only indicated by means of dots. The circuit 5 b consists of 6 AND circuits 11 , each with 2 inputs and 3 OR circuits 12 , each with 2 inputs and 4 negating circuits 13 . Inputs A and B and outputs C are marked with the associated numerical values ( 4 2 1). The carry input has the designation x and the carry output has the designation y.

In Fig. 3 sind 3 Teil-Schaltungen das Schieberegisters 3 dargestellt, das in beiden Richtungen eine Verschiebung um 3 Teil-Schaltungen pro Takt aufweist und außerdem Eingänge für die Parallel-Eingabe aufweist. Eine Teil-Schaltung besteht aus einem Doppel-Flip-Flop 40 und 2 Und-Schaltungen 1 mit je 2 Eingängen und 2 Negier-Schaltungen 2 und 3 und der Oder-Schaltung 4 mit 3 Eingängen und 3 Und-Schaltungen 5 mit je 2 Eingängen. Wenn die Leitungen t und b gleichzeitig mit einem H-Impuls angesteuert werden, wird der Inhalt die ses Schieberegisters 3 um 3 bit nach rechts verschoben. Wenn die Leitungen t und a gleichzeitig mit einem H-Impuls angesteuert werden, wird der Inhalt dieses Schieberegisters 3 um 3 bit nach links verschoben. Wenn die Eingänge nz an einer Potentialreihe liegen und die Leitungen t und c gleich zeitig mit einem H-Impuls angesteuert werden, wird die Poten tialreihe nz in diesem Schieberegister 3 gespeichert und ver schwindet somit der vorherige Inhalt dieses Schieberegisters 3.In Fig. 3 3 sub-circuits are shown the shift register 3 , which has a shift in both directions by 3 sub-circuits per cycle and also has inputs for parallel input. A partial circuit consists of a double flip-flop 40 and 2 AND circuits 1 with 2 inputs each and 2 negation circuits 2 and 3 and the OR circuit 4 with 3 inputs and 3 AND circuits 5 with 2 inputs each . If the lines t and b are driven simultaneously with an H pulse, the content of this shift register 3 is shifted to the right by 3 bits. If the lines t and a are driven simultaneously with an H pulse, the content of this shift register 3 is shifted to the left by 3 bits. If the inputs nz are at a potential row and the lines t and c are driven simultaneously with an H pulse, the potential row nz is stored in this shift register 3 and thus the previous content of this shift register 3 disappears.

In Fig. 4 sind 3 Teil-Schaltungen des Zusatz-Schieberegis ters 3b dargestellt, das in beiden Richtungen eine Ver schiebung um 3 bit pro Takt aufweist, aber keine Eingänge für eine Parallel-Eingabe aufweist. Eine Teil-Schaltung be steht aus einem Doppel-Flip-Flop 40 und 2 Und-Schaltungen 1 mit je 2 Eingängen und 2 Negier-Schaltungen 2 und 3 und der Oder-Schaltung 6 mit 2 Eingängen und 2 Und-Schaltungen 7 mit je 2 Eingängen. Wenn die Leitungen t und b gleichzeitig mit einem H-Impuls angesteuert werden, wird der Inhalt die ses Schieberegisters 3b um 3 bit nach rechts verschoben. Wenn die Leitungen t und a gleichzeitig mit einem H-Impuls angesteuert werden, wird der Inhalt dieses Schieberegisters 3b um 3 bit nach links verschoben. In Fig. 4 3 sub-circuits of the additional shift register 3 b are shown, which has a shift in both directions by 3 bits per cycle, but has no inputs for parallel input. A sub-circuit consists of a double flip-flop 40 and 2 AND circuits 1 with 2 inputs and 2 negation circuits 2 and 3 and the OR circuit 6 with 2 inputs and 2 AND circuits 7 with 2 each Entrances. If the lines t and b are driven simultaneously with an H pulse, the content of this shift register 3 b is shifted to the right by 3 bits. If the lines t and a are driven simultaneously with an H pulse, the content of this shift register 3 b is shifted 3 bits to the left.

Der Abschnitt 2a des Haupt-Steuerwerks 2 (Fig. 5a) be steht aus 4 Potential-Speicher-Flip-Flops 21 bis 24 und den Und-Schaltungen 26 bis 34 mit je 2 Eingängen und 4 Oder- Schaltungen 36 mit je 2 Eingängen und der Und-Schaltung 37 mit 4 Eingängen und und 6 Tast-Schaltern 38 und der Negier- Schaltung 39 und den zugehörigen Leitungen.The portion 2a of the main control station 2 (FIG. 5a) be stands of 4 potential memory flip-flops 21 to 24 and the AND circuits 26 to 34 with 2 inputs and 4 OR circuits 36 with 2 inputs and the AND circuit 37 with 4 inputs and and 6 key switches 38 and the negation circuit 39 and the associated lines.

Der Abschnitt 2b des Haupt-Steuerwerks 2 (Fig. 5b) be steht aus den Schaltungen 8 und 12 und dem Potential-Spei cher-Flip-Flop 26 und den Und-Schaltungen 47 bis 50 mit je 2 Eingängen und der Oder-Schaltung 51 und 2 Negier-Schalt ungen 52 und den zugehörigen Leitungen.The section 2 b of the main control unit 2 ( FIG. 5b) consists of the circuits 8 and 12 and the potential memory flip-flop 26 and the AND circuits 47 to 50 , each with 2 inputs and the OR circuit 51 and 2 Negier circuits 52 and the associated lines.

Der Abschnitt 2c des Haupt-Steuerwerks 2 (Fig. 5c) be steht aus dem Impuls-Zähler 17 und der Schaltung 18 und den Potential-Speicher-Flip-Flops 27 bis 29 und den Und-Schalt ungen 53 bis 59 mit je 2 Eingängen und den Negier-Schalt ungen 61 bis 64 und den Oder-Schaltungen 65 und 66 mit je 2 Eingängen und den zugehörigen Leitungen. Das Quotienten- Schieberegister hat die Nummer 20.Section 2 c of the main control unit 2 ( FIG. 5 c) consists of the pulse counter 17 and the circuit 18 and the potential memory flip-flops 27 to 29 and the AND circuits 53 to 59 , each with 2 Inputs and the Negier circuits 61 to 64 and the OR circuits 65 and 66 , each with 2 inputs and the associated lines. The quotient shift register has the number 20 .

Die Ziffern-Eingabeschaltung 50 (Fig. 6) besteht aus 9 Tipp-Schaltern H und der Oder-Schaltung 1 mit 7 Eingängen und der Oder-Schaltung 2 mit 2 Eingängen und 3 Oder-Schalt ungen 3 mit je 4 Eingängen und 3 Tor-Schaltungen 9 bis 11 mit je 3 Und-Schaltungen 12 und den zugehörigen Leitungen. Das Multiplikator-Schieberegister hat die Nummer 6.The digit input circuit 50 ( FIG. 6) consists of 9 tap switches H and the OR circuit 1 with 7 inputs and the OR circuit 2 with 2 inputs and 3 OR circuits 3 each with 4 inputs and 3 gates. Circuits 9 to 11 , each with 3 AND circuits 12 and the associated lines. The multiplier shift register is number 6 .

Das kombinierte Komma- und Schieberegister-Steuerwerk 60 (Fig. 7) besteht aus der Schaltung 75 und der Schaltung 85 und den Potentialspeicher-Flip-Flops 51 bis 54 und den Und- Schaltungen 56 bis 59 und 61 bis 69 mit je 2 Eingängen und den Und-Schaltungen 71 und 72 mit je 3 Eingängen und den Oder-Schaltungen 74 bis 79 mit je 2 Eingängen und den Oder- Schaltungen 81 bis 83 mit je 3 Eingängen und der Oder- Schaltung 84 mit 4 Eingängen und den zugehörigen Leitungen. The combined comma and shift register control unit 60 ( FIG. 7) consists of the circuit 75 and the circuit 85 and the potential memory flip-flops 51 to 54 and the AND circuits 56 to 59 and 61 to 69 , each with 2 inputs and the AND circuits 71 and 72 with 3 inputs each and the OR circuits 74 to 79 with 2 inputs each and the OR circuits 81 to 83 with 3 inputs each and the OR circuit 84 with 4 inputs and the associated lines.

Die Schaltung 75 (Fig. 8) ist ein Spezial-Vorwärts-Rück wärts-Impuls-Zähler, welcher mit zusätzlichen Teilen und Spezial-Eingängen und -Ausgängen versehen ist und als Spe zial-Ansteuerschaltung zur Verwendung kommt. Diese Schalt ung 75 besteht aus 8 einfachen Flip-Flops 1 bis 8 und 14 Und-Schaltungen 11 mit je 2 Eingängen und 4 Und-Schaltungen 12 mit je 2 Eingängen und dem weiteren einfachen Flip-Flop 13 und 4 Und-Schaltungen 14 mit je 2 Eingängen und 2 Und- Schaltungen 15 mit je 2 Eingängen und 2 Negier-Schaltungen 16 und 2 Oder-Schaltungen 17 mit je 2 Eingängen und der Verzögerungs-Schaltung 18 und den Und-Schaltungen 19 und 20 mit je 2 Eingängen und der Negier-Schaltung 21 und der Oder-Schaltung 22 mit 4 Eingängen und den zugehörigen Leit ungen. Die Impuls-Eingänge haben die Bezeichnungen a und b Der Eingang für die Zusatz-Impuls-Ansteuerung hat die Be zeichnung c. Die Impuls-Ausgänge haben die Bezeichnungen d e. Der Rückstell-Eingang hat die Bezeichnung r.The circuit 75 ( Fig. 8) is a special forward-backward pulse counter, which is provided with additional parts and special inputs and outputs and is used as a special control circuit. This circuit 75 consists of 8 simple flip-flops 1 to 8 and 14 AND circuits 11 with 2 inputs each and 4 AND circuits 12 with 2 inputs each and the further simple flip-flop 13 and 4 AND circuits 14 each 2 inputs and 2 AND circuits 15 with 2 inputs and 2 negation circuits 16 and 2 OR circuits 17 with 2 inputs each and the delay circuit 18 and the AND circuits 19 and 20 with 2 inputs each and the negation Circuit 21 and the OR circuit 22 with 4 inputs and the associated lines. The pulse inputs have the designations a and b. The input for the additional pulse control has the designation c. The pulse outputs have the designations d e. The reset input has the designation r.

Die Schaltung 85 (Fig. 9) ist ein Spezial-Impuls-Zähler mit einem Gesamt-Rückstell-Eingang und einem Zusatz-Rück stell-Eingang ny, mittels dessen dieser Impuls-Zähler zu nächst rückgestellt wird, wenn er gleichzeitig mit einer Impuls-Frequenz angesteuert wird und noch nicht rückgestellt ist. Diese Schaltung 85 ist somit ein Impuls-Zähler, der hier als Ansteuerschaltung verwendet wird, die nur 9 H-Im pulse freigibt, wenn sie entsprechend Fig. 7 eingebaut ist. Diese Schaltung 85 besteht aus 10 einfachen Flip-Flops 1 bis 10 und den zusätzlichen einfachen Flip-Flops 11 und 12 und 9 Und-Schaltungen 13 mit je 2 Eingängen und 5 Und- Schaltungen 14 mit je 2 Eingängen und der Und-Schaltung 15 mit 2 Eingängen und den Oder-Schaltungen 16 und 17 mit je 2 Eingängen und der Oder-Schaltung 18 mit 5 Eingängen und 2 Und-Schaltungen 19 mit je 2 Eingängen und 2 Und-Schaltungen 20 mit je 2 Eingängen und der Und-Schaltung 21. mit 2 Ein gängen und 3 Negier-Schaltungen 22 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung a. Der Spezial-Rückstell-Eingang hat die Bezeichnung ny. Der Rück stell-Eingang hat die Bezeichnung r. Der Ausgang hat die Bezeichnung f. The circuit 85 ( FIG. 9) is a special pulse counter with a total reset input and an additional reset input ny, by means of which this pulse counter is first reset when it is used simultaneously with a pulse Frequency is controlled and has not yet been reset. This circuit 85 is thus a pulse counter, which is used here as a control circuit which only releases 9 H-Im pulses if it is installed in accordance with FIG. 7. This circuit 85 consists of 10 simple flip-flops 1 to 10 and the additional simple flip-flops 11 and 12 and 9 AND circuits 13 with 2 inputs each and 5 AND circuits 14 with 2 inputs each and the AND circuit 15 with 2 inputs and the OR circuits 16 and 17 with 2 inputs each and the OR circuit 18 with 5 inputs and 2 AND circuits 19 with 2 inputs each and 2 AND circuits 20 with 2 inputs each and the AND circuit 21 . with 2 inputs and 3 negation circuits 22 and the associated lines. The pulse input has the designation a. The special reset input is called ny. The reset input has the designation r. The exit has the designation f.

Der Impuls-Zähler 9 (Fig. 10) besteht aus 8 einfachen Flip-Flops 1 bis 8 und 7 Und-Schaltungen 11 mit je 2 Ein gängen und 7 Und-Schaltungen 12 mit je 2 Eingängen und der Oder-Schaltung 13 mit 5 Eingängen und den Oder-Schaltungen 14 und 15 mit je 2 Eingängen und dem weiteren einfachen Flip-Flop 17 und 2 Und-Schaltungen 18 mit je 2 Eingängen und 2 Und-Schaltungen 19 mit je 2 Eingängen und 2 Negier schaltungen 20 und den zugehörigen Leitungen. Der Impuls- Eingang hat die Bezeichnung a. Der Rückstell-Eingang auf den Zählerstand 1 hat die Bezeichnung r1. Der Rückstell- Eingang auf den Zählerstand 0 hat die Bezeichnung r0.The pulse counter 9 ( Fig. 10) consists of 8 simple flip-flops 1 to 8 and 7 AND circuits 11 with 2 inputs and 7 AND circuits 12 with 2 inputs each and the OR circuit 13 with 5 inputs and the OR circuits 14 and 15 , each with 2 inputs and the further simple flip-flop 17 and 2 AND circuits 18 , each with 2 inputs and 2 AND circuits 19 , each with 2 inputs and 2 negating circuits 20 and the associated lines. The pulse input has the designation a. The reset input to counter reading 1 has the designation r 1 . The reset input to counter reading 0 has the designation r 0 .

Die Schaltung 18 (Fig. 11) besteht aus dem Impuls-Zähler 18b, welcher seinen Zählerstand im 1-aus-8-Code liefert und der Umcodier-Schaltung 18c, welche den Zählerstand der Schaltung 18b vom 1-aus-8-Code in den 4-2-1-Unter-Code umcodiert. Die Eingangs-Schaltung 18 a dieser Schaltung 18 besteht aus 4 Und-Schaltungen 16 mit je 2 Eingängen und dem zusätzlichen einfachen Flip-Flop 15 und 2 Negier-Schalt ungen 17. Die Teil-Schaltung 18 b besteht aus 7 einfachen Flip-Flops 1 bis 7 und 6 Und-Schaltungen 11 mit je 2 Ein gängen und 6 Und-Schaltungen 12 mit je 2 Eingängen und der Oder-Schaltung 13 mit 4 Eingängen. Die Teil-Schaltung 18 c besteht aus 3 Oder-Schaltungen 18. An sonstigen Teilen be steht diese Schaltung 18 aus den zugehörigen Leitungen. Der Zähl-Impuls-Eingang hat die Bezeichnung a. Der Rück stell-Eingang hat die Bezeichnung r.The circuit 18 ( FIG. 11) consists of the pulse counter 18 b, which supplies its counter reading in the 1-out-8 code, and the transcoding circuit 18 c, which the counter reading of the circuit 18 b from 1-out-8 Code recoded into the 4-2-1 sub-code. The input circuit 18 a of this circuit 18 consists of 4 AND circuits 16 , each with 2 inputs and the additional simple flip-flop 15 and 2 negation circuits 17th The sub-circuit 18 b consists of 7 simple flip-flops 1 to 7 and 6 AND circuits 11 with 2 inputs each and 6 AND circuits 12 with 2 inputs each and the OR circuit 13 with 4 inputs. The sub-circuit 18 c consists of 3 OR circuits 18 . In other parts, this circuit 18 consists of the associated lines. The count pulse input has the designation a. The reset input has the designation r.

In Fig. 12 sind 3 Teil-Schaltungen des Schieberegisters 4 dargestellt, das nur nach links eine Verschiebung um 3 bit pro Takt aufweist. Eine Teil-Schaltung besteht aus einem Doppel-Flip-Flop 40 und 2 Und-Schaltungen 1 mit je 2 Ein gängen und 2 Negier-Schaltungen 2 und 3. Wenn die Leitung t mit einem H-Impuls angesteuert wird, wird der Inhalt dieses Schieberegisters 4 um 3 bit nach links verschoben. In Fig. 12 3 sub-circuits of the shift register 4 are shown, which has a shift to the left by 3 bits per cycle. A sub-circuit consists of a double flip-flop 40 and 2 AND circuits 1 , each with 2 inputs and 2 negation circuits 2 and 3 . If the line t is driven with an H pulse, the content of this shift register 4 is shifted 3 bits to the left.

Die Schaltung 12 (Fig. 13) ist ein Vorwärts-Rückwärts- Impuls-Zähler, mittels dem die Takt-Ansteuerung bei Multi plikation unterbrochen wird, wenn die letzte und somit ers te Multiplikatorziffer verarbeitet ist. Wenn als Multiplika tor die Zahl 473 verarbeitet wird, wird somit abgeschaltet, wenn als letzte Ziffer die Ziffer 4 verarbeitet ist. Diese Schaltung 12 (Fig. 13) besteht aus 8 einfachen Flip-Flops 1 bis 8 und 2 weiteren einfachen Flip-Flops 9 und 10 und 14 Und-Schaltungen 11 mit je 2 Eingängen und 4 Und-Schalt ungen 12 mit je 2 Eingängen und der Oder-Schaltung 13 mit 4 Eingängen und der Und-Schaltung 14 mit 2 Eingängen und den Negier-Schaltungen 15 und 16 und 4 Und-Schaltungen 17 mit je 2 Eingängen und 2 Und-Schaltungen 18 mit je 2 Eingängen und 2 Negier-Schaltungen 19 und der Oder-Schaltung 20 und den zugehörigen Leitungen. Der Programmier-Eingang hat die Bezeichnung a. Der Kontra-Impuls-Eingang hat die Bezeich nung b. Der Rückstell-Eingang hat die Bezeichnung r. Der Ausgang hat die Bezeichnung ny.The circuit 12 ( Fig. 13) is a forward-backward pulse counter, by means of which the clock control is interrupted in multiplication when the last and thus first multiplier digit is processed. If the number 473 is processed as a multiplier, it is switched off when the last digit 4 is processed. This circuit 12 ( Fig. 13) consists of 8 simple flip-flops 1 to 8 and 2 further simple flip-flops 9 and 10 and 14 AND circuits 11 with 2 inputs each and 4 AND circuits 12 each with 2 inputs and the OR circuit 13 with 4 inputs and the AND circuit 14 with 2 inputs and the negation circuits 15 and 16 and 4 AND circuits 17 with 2 inputs each and 2 AND circuits 18 with 2 inputs and 2 negation circuits each 19 and the OR circuit 20 and the associated lines. The programming input has the designation a. The contra-pulse input has the designation b. The reset input has the designation r. The output is called ny.

Die Schaltung 8 (Fig. 14) besteht aus der Umcodierschalt ung 7, welche in Fig. 17 dargestellt ist und dem Impuls zähler 9, welcher in Fig. 10 dargestellt ist und 7 Und- Schaltungen 1 mit je 2 Eingängen und der Oder-Schaltung 2 mit 7 Eingängen und der Negier-Schaltung 3 und den zugehö rigen Leitungen.The circuit 8 ( Fig. 14) consists of the recoding circuit 7 , which is shown in Fig. 17 and the pulse counter 9 , which is shown in Fig. 10 and 7 AND circuits 1 , each with 2 inputs and the OR circuit 2 with 7 inputs and the negation circuit 3 and the associated lines.

Die Impuls-Schaltung 11 (Fig. 16) besteht aus den einfachen Flip-Flops 1 bis 4, welche 2 Doppel-Flip-Flops bilden und 4 Und-Schaltungen 5 mit je 2 Eingängen und 4 Und-Schaltun gen 6 mit je 2 Eingängen und 4 Und-Schaltungen 7 mit je 2 Eingängen und 4 Und-Schaltungen 8 mit je 2 Eingängen und der Und-Schaltung 9 und 2 Oder-Schaltungen 10 mit je 2 Eingängen und 2 Negier-Schaltungen 11 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung f. Der Rückstell- Eingang hat die Bezeichnung r. Die Impuls-Ausgänge sind mit den Buchstaben a bis d gekennzeichnet. The pulse circuit 11 ( Fig. 16) consists of the simple flip-flops 1 to 4 , which form 2 double flip-flops and 4 AND circuits 5 with 2 inputs each and 4 AND circuits 6 with 2 inputs each and 4 AND circuits 7 , each with 2 inputs and 4 AND circuits 8 , each with 2 inputs and the AND circuit 9 and 2 OR circuits 10 , each with 2 inputs and 2 negating circuits 11 and the associated lines. The pulse input has the designation f. The reset input has the designation r. The pulse outputs are marked with the letters a to d.

Die Umcodierschaltung 7 (Fig. 17), welche die an den Ein gängen A anliegende Oktalziffer vom dualen Unter-Code in den Zähl-Code umcodiert, besteht aus der Oder-Schaltung 11 mit 2 Eingängen und den Und-Schaltungen 12 und 13 mit je 2 Ein gängen und 4 Oder-Schaltungen 14 mit je 2 Eingängen und der Und-Schaltung 15 mit 3 Eingängen und den zugehörigen Leitungen. Die Ausgänge sind mit den Ziffern 1 bis 7 ge kennzeichnet. Wenn die Potentialreihe LHH an den Eingängen A anliegt, haben die Ausgänge die Potentialreihe LLLLHHH. Die Ausführung B der Schaltung 75 ist im Detail F nach Fig. 15 ausgebildet und weist somit an Stelle der Verzögerungs- Schaltung 95 ein zusätzliches Flip-Flop 24 auf, das erst dann rechts-seitig mit einem H-Impuls angesteuert wird, wenn derjenige H-Impuls, welcher das Flip-Flop 1 wieder in seine Rechts-Stellung kippt, zu Ende ist.The transcoding circuit 7 ( FIG. 17), which transcodes the octal number applied to the inputs A from the dual sub-code into the counting code, consists of the OR circuit 11 with 2 inputs and the AND circuits 12 and 13 each 2 inputs and 4 OR circuits 14 with 2 inputs each and the AND circuit 15 with 3 inputs and the associated lines. The outputs are marked with the numbers 1 to 7 . If the potential series LHH is present at the inputs A, the outputs have the potential series LLLLHHH. The version B of the circuit 75 is formed in detail F according to FIG. 15 and thus has an additional flip-flop 24 instead of the delay circuit 95 , which is only driven on the right-hand side with an H pulse when the H Pulse that flips flip-flop 1 back into its right position has ended.

Das Komma- und Schieberegister-Steuerwerk 60b (Fig. 18) weist im Vergleich mit dem Komma- und Schieberegister-Steu erwerk 60 (Fig. 7) den Unterschied auf, daß an Stelle der Schaltung 85 die Schaltung 85b angeordnet ist, welche beim Rechenwerk Type B nur dann zur Wirkung kommt, wenn die Taste A (Addition) oder S (Subtraktion) angetippt wird. Die Schaltung 85b ist somit nicht mit der Zusatz-Schaltung 96 versehen, welche aus den Und-Schaltungen 15 und 21 und den Oder-Schaltungen 16 und 17 und dem Flip-Flop 11 besteht.The comma and shift register control unit 60 b ( FIG. 18) has the difference in comparison with the comma and shift register control unit 60 ( FIG. 7) that the circuit 85 b is arranged in place of the circuit 85 , which Type B arithmetic unit only takes effect when the A (addition) or S (subtraction) key is pressed. The circuit 85 b is thus not provided with the additional circuit 96 , which consists of the AND circuits 15 and 21 and the OR circuits 16 and 17 and the flip-flop 11 .

In bezug auf Fig. 5a ergeben sich die Ansteuerungen wie folgt: Der Ausgang A steuert den Eingang a an. Der Ausgang B steuert den Eingang b an. Der Ausgang C steuert den Ein gang c an. Der Ausgang D steuert den Eingang d an. Der Aus gang E steuert den Eingang e an. Der Ausgang E2 steuert den Eingang e2 an. Der Ausgang F steuert den Eingang f an. Der Ausgang F2 steuert den Eingang f2 an. Der Ausgang G steuert den Eingang g an. Der Ausgang H steuert den Ein gang h an. Der Ausgang I steuert den Eingang i an. Der Aus gang K steuert den Eingang k an. Der Ausgang L steuert den Eingang l an. Der Ausgang M steuert den Eingang m an. With regard to FIG. 5a, the controls result as follows: Output A controls input a. Output B controls input b. The output C controls the input c. Output D controls input d. Output E controls input e. The output E 2 controls the input e 2 . Output F controls input f. The output F 2 controls the input f 2 . The output G controls the input g. The output H controls the input h. Output I controls input i. The output K controls the input k. Output L controls input l. The output M controls the input m.

Der Ausgang P steuert den Übertrag-Eingang der Tetraden- Schaltung 5E an. Der Ausgang Q steuert den Eingang q der Schaltung 60 an. Der Ausgang S steuert den Eingang s an. Der Ausgang U steuert den Eingang u an. Der Ausgang V steu ert den Eingang v an. Der Ausgang W steuert den Eingang w an. Der Ausgang Z steuert den Eingang z an. Der Ausgang Z2 steuert den Eingang z2 an. Der Eingang T ist der Eingang für die Takt-Frequenz. Der Eingang k2 ist der Eingang für den Dividenden-Schnell-Transport. Der Ausgang R steuert den Eingang r der Schaltung 60 an. Die Eingänge u2 liegen im Betriebszustand ständig an H-Potential.The output P controls the carry input of the tetrad circuit 5 E. The output Q drives the input q of the circuit 60 . Output S controls input s. Output U controls input u. The output V controls the input v. The output W controls the input w. The output Z controls the input z. The output Z 2 controls the input z 2 . The input T is the input for the clock frequency. The input k 2 is the input for the quick dividend transport. The output R drives the input r of the circuit 60 . In the operating state, inputs u 2 are constantly at H potential.

Die Ausgänge 1 bis 12 der Schaltung 60 steuern die Schiebe register wie folgt an: Vom Ausgang 1 werden die Schiebere gister 3 und 3b links-verschiebend Takt-angesteuert. Vom Ausgang 2 werden die Schieberegister 3 und 3b rechts-ver schiebend Takt-angesteuert. Vom Ausgang 3 wird die Parallel- Eingabe in das Schieberegister 3 Takt-angesteuert. Vom Aus gang 4 wird das Schieberegister 3 und das Schieberegister 3b gelöscht. Vom Ausgang 5 wird das Schieberegister 4 links-verschiebend Takt-angesteuert. Vom Ausgang 6 wird das Schieberegister 4 gelöscht. Vom Ausgang 7 wird das Schiebe register 6 links-verschiebend Takt-angesteuert. Vom Ausgang 8 wird das Schieberegister 6 rechts-verschiebend Takt-ange steuert. Vom Ausgang 9 wird das Komma-Schieberegister 7 links-verschiebend Takt-angesteuert. Vom Ausgang 10 wird das Komma-Schieberegister 7 rechts-verschiebend Takt-ange steuert. Vom Ausgang 11 wird das Quotienten-Schieberegister 20 links-verschiebend Takt-angesteuert. Vom Ausgang 12 wird das Quotienten-Schieberegister 20 rechts-verschiebend Takt angesteuert.The outputs 1 to 12 of the circuit 60 to control the shift register as follows: From the output of the 1 Schiebere be gister 3 and 3 b-left-shifting clock-driven. From the output 2 , the shift registers 3 and 3 b are clock-driven shifting right-ver. The parallel input to the shift register 3 is clocked from output 3 . From shift 4 , shift register 3 and shift register 3 b are deleted. From the output 5 , the shift register 4 is clock-driven, shifting to the left. The shift register 4 is deleted from the output 6 . From the output 7 , the shift register 6 is clock-shifted to the left. From the output 8 , the shift register 6 is clock-shifted right-shift controlled. From the output 9 , the comma shift register 7 is clock-shifted to the left. From the output 10 , the comma shift register 7 is clock-right-shifting controls. The quotient shift register 20 is clock-driven from the output 11 , shifting to the left. The quotient shift register 20 is driven clock-shifting clockwise from the output 12 .

Das Steuerwerk 2a kann auch mit einer Zusatz-Schaltung 90 versehen werden, mittels welcher der Dividend mittels Schnell-Gang in seine erste aktive Stellung transportiert wird. Diese Ansteuerung erfolgt über den Eingang k2 der Schaltung 60. The control unit 2 a can also be provided with an additional circuit 90 , by means of which the dividend is transported into its first active position by means of high-speed gear. This control takes place via the input k 2 of the circuit 60 .

Beim Multiplizieren ergibt sich die Wirkungsweise wie folgt: Zunächst wird die gesamte Rechenschaltung durch Antippen der Taste R rückgestellt. Dann wird über die Tastatur N zu nächst der oktale Multiplikand in die Schieberegister 3b und 4 eingetippt. Dann wird die Taste M (Multiplikation) an getippt und damit die Eingabe des oktalen Multiplikators in das Schieberegister 6 vor-angesteuert, wobei der Inhalt des Schieheregisters 3b wieder gelöscht wird. Dann wird über die Tastatur N der oktale Multiplikator in das Schie beregister 6 eingetippt. Falls der Multiplikand oder der Multiplikator oder diese beiden Eingabezahlen Komma-Stellen aufweisen, wird der Komma-Index pro Komma-Stelle um je ein bit nach links verschoben. Das Komma wird auch über die Taste P eingetippt. Der Rechenablauf wird damit ausgelöst, daß die Taste G angetippt wird. Bei diesem Rechen-Ablauf wird der Komma-Index im Komma-Schieberegister 7 immer zu sammen mit der jeweiligen Zwischen-Ergebniszahl in den Schieberegistern 3 und 3b nach rechts getaktet. Die Multi plikation ist dann zu Ende, wenn alle Multiplikator-Zif fern aufgearbeitet sind. Hierbei wechselt der Ausgang der Schaltung 12 von H-Potential auf L-Potential, womit die Und-Schaltung 30 nicht mehr vor-angesteuert ist. Mittels einer nicht dargestellten Umsetz-Schaltung wird dann die Ergebniszahl von bit-seriell auf Ziffern-seriell umgesetzt.Multiplication works as follows: First, the entire arithmetic circuit is reset by pressing the R key. The octal multiplicand is then typed into the shift registers 3 b and 4 using the keyboard N. Then the key M (multiplication) is tapped on and thus the input of the octal multiplier into the shift register 6 is pre-activated, the content of the shift register 3 b being deleted again. Then the octal multiplier is typed into the shift register 6 via the keyboard N. If the multiplicand or the multiplier or these two input numbers have decimal places, the decimal index per decimal place is shifted one bit to the left. The comma is also typed in using the P key. The calculation process is triggered by pressing the G key. In this arithmetic sequence, the comma index in the comma shift register 7 is always clocked to the right together with the respective intermediate result number in the shift registers 3 and 3 b. The multiplication ends when all the multiplier digits have been processed. Here, the output of the circuit 12 changes from H potential to L potential, with the result that the AND circuit 30 is no longer pre-activated. The result number is then converted from bit-serial to number-serial by means of a conversion circuit, not shown.

Beim Dividieren ergibt sich die Wirkungsweise wie folgt: Zunächst wird auch die gesamte Rechenschaltung durch Antip pen der Taste R rückgestellt. Dann wird über die Tastatur H der oktale Dividend in die Schieberegister 3b und 4 einge tippt. Dann wird die Taste D (Division) angetippt und damit die Eingabe des oktalen Divisors vor-angesteuert, wobei der Inhalt des Schieberegisters 4 wieder gelöscht wird. Dann wird über die Tastatur N der oktale Divisor in das Schiebe register 4 eingetippt. Bei den Komma-Stellen d,es Dividenden wird der Komma-Index x nach links verschoben und bei den Komma-Stellen des Divisors nach rechts verschoben. Der Re chen-Ablauf wird damit ausgelöst, daß die Taste G angetippt wird. Hierbei wird der Dividend zunächst so weit nach links getaktet, bis die erste Kontra-Stellung zum Divisor er reicht ist und dabei auch der Komma-Index x nach links mit getaktet. Dann folgt die erste Subtraktions-Serie, welche dann abgeschlossen ist, wenn der Ausgang G der Haupt- Schaltung 1 H-Potential hat. Im Normalfall erfolgt dann eine Verschiebung des Dividenden um eine Stelle (3 bit) nach links und dann die zweite Subtraktions-Serie. Wenn die Negier-Schaltung 64 der Schaltung 2c an ihrem Ausgang von H-Potential auf L-Potential wechselt, ist die Division zu Ende, weil dann die Und-Schaltung 30 nicht mehr vor-ange steuert ist. Der Quotient ist dann im Schieberegister 20 gespeichert. Der Komma-Index x befindet sich dann in bezug auf den Quotienten an der richtigen Stelle, weil er mit je dem Verschiebetakt des Dividenden um je 1 bit nach links getaktet wird.The division works as follows: First, the entire arithmetic circuit is reset by tapping the R key. Then the octal dividend is typed into the shift registers 3 b and 4 via the keyboard H. Then the D (division) key is tapped and the input of the octal divisor is thus pre-activated, the content of the shift register 4 being cleared again. Then the octal divisor is typed into the shift register 4 via the keyboard N. For the decimal places d, it dividends, the comma index x is shifted to the left and for the decimal places of the divisor to the right. The Re chen sequence is triggered by pressing the G key. The dividend is first clocked to the left until the first contra position to the divisor is reached and the comma index x is also clocked to the left. Then follows the first subtraction series, which is completed when the output G of the main circuit has 1 H potential. Normally, the dividend is shifted to the left by one digit ( 3 bits) and then the second subtraction series. If the negation circuit 64 of the circuit 2 c changes at its output from H potential to L potential, the division has ended because then the AND circuit 30 is no longer controlled in advance. The quotient is then stored in the shift register 20 . The comma index x is then in the right place with respect to the quotient, because it is clocked 1 bit to the left with each shift of the dividend.

Beim Addieren ergibt sich die Wirkungsweise wie folgt: Zu nächst wird auch die gesamte Rechenschaltung durch Antip pen der Taste R rückgestellt. Dann wird über die Tastatur H der oktale erste Summand in die Schieberegister 3b und 4 eingetippt und der Komma-Index x entsprechend der Anzahl der Komma-Stellen dieses ersten Summanden nach links ver schoben. Dann wird die Taste A (Addition) angetippt und da mit dieser erste Summand mit 9 Takten vom Schieberegister 3b in das Schieberegister 3 hineingetaktet. Dann wird über die Tastatur H der oktale zweite Summand in das Schiebere gister 4 eingetippt. Wenn der erste Summand 4 Komma-Stellen hatte und der zweite Summand nur 2 Komma-Stellen hat, lie fert dann beim Antippen der Taste G der Ausgang e der Schaltung 75 für den zweiten Summanden noch zwei Verschiebe takte nach links. Damit befindet sich der erste Summand und der zweite Summand in Komma-gleicher Stellung und liefert im Anschluß die Und-Schaltung 69 einen H-Impuls, mittels des sen die Additions-Ergebniszahl im Schieberegister 3 gespei chert wird und der erste Summand gelöscht wird. Falls der erste Summand 2 Komma-Stellen hat und der zweite Summand 4 Komma-Stellen hat, liefert die Schaltung 75 selbsttätig (ohne Fremd-Impulse) über ihren Ausgang d zwei Links-Ver schiebetakte für den ersten Summanden, der im Schieberegis ter 3 gespeichert ist. Hierbei wird der Komma-Index um 2 weitere bit nach links verschoben. Dann folgt die Umsetzung dieser bitseriell gespeicherten Additions-Ergebniszahl von bit-seriell auf Ziffern-seriell in einer nicht dargestell ten Umsetz-Schaltung.When adding, the mode of operation is as follows: First, the entire arithmetic circuit is reset by tapping the R key. Then the octal first summand is typed into the shift registers 3 b and 4 via the keyboard H and the comma index x is shifted to the left according to the number of decimal places of this first summand. Then the key A (addition) is tapped and there with this first summand clocked with 9 clocks from the shift register 3 b into the shift register 3 . Then the octal second summand is typed into the slide register 4 via the keyboard H. If the first summand had 4 decimal places and the second summand only has 2 decimal places, then when the G key is pressed, the output e of the circuit 75 for the second summand delivers two shift clocks to the left. Thus, the first summand and the second summand are in the same comma position and then supplies the AND circuit 69 with an H pulse, by means of which the addition result number is stored in the shift register 3 and the first summand is deleted. If the first addend has 2 decimal places and the second addend has 4 decimal places, the circuit 75 automatically delivers (without external pulses) via its output d two left-shift clocks for the first addend, which is stored in the shift register 3 is. The comma index is shifted 2 more bits to the left. This is followed by the conversion of this bit-serial addition result number from bit-serial to number-serial in a conversion circuit, not shown.

Beim Subtrahieren wird der Eingang c der Schaltung 1 nur mit L-Potential angesteuert und liegt am Eingang e2 auch nur L-Potential und ist die Haupt-Schaltung 1 (Fig. 1) so mit auf Subtraktion eingestellt. Somit besteht zwischen Addieren und Subtrahieren nur der Unterschied, daß die Haupt-Schaltung 1 unterschiedlich angesteuert wird. Beim Subtrahieren ist somit die Wirkungsweise bis auf diesen Un terschied gleich wie beim Addieren. Somit wird zunächst der Minuend in die Schieberegister 3b und 4 eingetaktet und dann das Schieberegister 4 gelöscht und der Subtrahend in das Schieberegister 4 eingetaktet. Beim Antippen der Taste G wird dann die Subtraktions-Ergebniszahl im Schieberegister 3 gespeichert und der Minuend gelöscht.When subtracting, input c of circuit 1 is only driven with L potential and is only at L input e 2 and main circuit 1 ( FIG. 1) is also set to subtraction. There is therefore only the difference between adding and subtracting that the main circuit 1 is controlled differently. When subtracting, the mode of action is the same except for adding this difference. Thus, the minuend is first clocked into shift registers 3 b and 4 and then shift register 4 is deleted and the subtrahend is clocked into shift register 4 . When the G key is pressed, the subtraction result number is then stored in the shift register 3 and the minuend is deleted.

Die jeweilige Multiplikations-Ergebniszahl oder Divisions- Ergebniszahl oder Additions-Ergebniszahl oder Subtraktions- Ergebniszahl wird dann zum Schluß automatisch einer Schalt ung nach P 40 31 603.3 zugeführt und erscheint dann formal richtig im Anzeigefeld der Anzeigeschaltung, weil diese Ergebniszahl-Verschiebeschaltung auch mit einer Nullen-Er gänzungs-Schaltung kombiniert ist.The respective multiplication result number or division Result number or addition result number or subtraction The result number is then automatically a switch at the end according to P 40 31 603.3 and then appears formally right in the display of the ad serving because this Result number shift circuit also with a zero Er complementary circuit is combined.

Bei der Ausführung B dieser Rechenschaltung kommt an Stelle der Schaltung 60 die Schaltung 60b zur Verwendung, welche in Fig. 18 dargestellt ist. Diese Schaltung 60b weist an Stelle der Schaltung 85 die Schaltung 85b aufs Somit wird bei dieser Ausführung B die Schaltung 75 nicht mit Impulsen beliefert, welche von der Schaltung 85 vor-angesteuert sind, sondern von der Impuls-Leitung mit einer unbegrenzten An zahl Impulsen angesteuert.In version B of this arithmetic circuit, circuit 60 b, which is shown in FIG. 18, is used instead of circuit 60 . This circuit 60 b has the circuit 85 b in place of the circuit 85. Thus, in this embodiment B, the circuit 75 is not supplied with pulses which are precontrolled by the circuit 85 , but by the pulse line with an unlimited number Pulses triggered.

Claims

1. Electronic arithmetic circuit for all four basic arithmetic according to P 41 15 226.3 characterized in that it processes octal numbers and delivers the result numbers in the octal code.

2. Electronic arithmetic circuit according to claim 1, characterized in that as tetrad circuits ( 5 ) real dual circuits are used, which are combined with egg ner complement circuit, which in turn are combined with a straight circuit.

3. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2, characterized in that as sevens complement circuits Negier complement Circuits are used.

4. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that a tetrad circuit ( 5 ) has only 18 AND circuits with 2 inputs each.

5. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that the transcoding circuit ( 7 ), which transcodes dual sub-coded octal digits into the counting code, only Has 5 AND circuits with 2 inputs each or 3 AND circuits ( 12 and 13 ) with 2 inputs each and has an AND circuit ( 15 ) with 3 inputs.

6. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that the pulse counter ( 9 ) with each pulse cycle of the pulse -Circuit ( 11 ) is always driven with an upward pulse and that the necessary compensation is achieved in that the water pulse counter ( 9 ) is not reset to counter reading 1 when the reset is in progress, but is reset to counter reading 0 .

7. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6, characterized in that as a comma and shift register control unit Comma and shift register control unit ( 60 ) is used.

8. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6, characterized in that as a comma and shift register control unit Comma and shift register control unit ( 60 b) is used.