DE4200511A1

DE4200511A1 - Calculator circuitry for addition and subtraction - uses impulse counters with input clocks and groups of flip-flops

Info

Publication number: DE4200511A1
Application number: DE19924200511
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1991-09-19
Filing date: 1992-01-11
Publication date: 1993-07-15

Abstract

The patent is an improvement to the earlier patent DE4200037.8, principally by the user of impulse counters. The calculator is intended for cash register use in addition/subtraction of money values. Impulse counters (28,29) have input clocks controlled by flip-flops (31), which controls counter operation so that one counts while the other is halted and vice-versa. The impulse counter (28) consists of 9 flip-flops with gating circuitry, counter (29) consists of 8 flip-flops and is the accumulator. USE/ADVANTAGE - for cash register.

Description

Gegenstand der Erfindung ist eine andere Ausbildung der Rechenschaltung für Addition und Subtraktion nach P 42 00 037.8. An Stelle einer zwei-teiligen Schaltung 17 kombi niert mit der Schaltung 19 kommt nun eine Schaltung 30 zur Verwendung, welche als Schaltung 29 den seitherigen Impuls- Zähler 19 aufweist und für die Schaltung 17b keine Er- Satz-Schaltung benötigt. Die vorliegende Rechenschaltung ist als Rechenschaltung für Ladenkassen ausgebildet, weil eine Ladenkassen-Rechenschaltung keine Komma-Verarbeitung aufweisen muß. Diese Rechenschaltung ist somit in sonstiger Beziehung ähnlich wie die Rechenschaltung nach P 42 00 037.8 ausgebildet, welche nur eine Ladenkassen-Rechenschalt ung ist. Bei der vorliegenden Rechenschaltung wird die vor herige Ergebniszahl nicht vom Schieberegister 3 aus verar beitet, sondern auch vom Schieberegister 1 aus. Somit wird bei der vorliegenden Rechenschaltung die vorherige Ergebnis zahl in das Schieberegister 1 eingeblendet, wenn diese wei ter-verarbeitet wird.The invention relates to another design of the arithmetic circuit for addition and subtraction according to P 42 00 037.8. Instead of a two-part circuit 17 combinatorial ned with the circuit 19 now comes to a circuit 30 for use, since then having the pulse counter 19 as a circuit 29 and the circuit 17 b no spare circuit needed. The present arithmetic circuit is designed as a arithmetic circuit for cash registers, because a cash register arithmetic circuit does not have to have comma processing. In other respects, this arithmetic circuit is similar to the arithmetic circuit according to P 42 00 037.8, which is only a cash register arithmetic circuit. In the present arithmetic circuit, the previous result number is not processed from the shift register 3 , but also from the shift register 1 . Thus, in the present arithmetic circuit, the previous result number is shown in the shift register 1 when it is further processed.

In Fig. 1a und 1b ist die gesamte Rechenschaltung darge stellt (ohne Steuerwerk 10 und ohne Ziffern-Eingabeschalt ung 20 und ohne Schaltung 45 und ohne Schaltung 90). In Fig. 2a und 2b ist das Steuerwerk 10 dargestellt. In Fig. 3 ist die Ziffern-Eingabeschaltung 20 dargestellt. In Fig. 4 ist die Schaltung 30 dargestellt. In Fig. 5 ist die Tetraden-Addierschaltung 4 dargestellt. In 6 ist der Impuls- Zähler 28 dargestellt. In Fig. 7 ist der Impuls-Zähler 29 dargestellt. In Fig. 8 ist die Anzeigeschaltung 45 darge stellt. In Fig. 9a und 9b ist die Multiplikator-Program mierschaltung 90 dargestellt, welche für die Mehrfach-Addi tion oder Mehrfach-Subtraktion einer Zahl erforderlich ist. In Fig. 10 ist die Tetraden-Subtrahierschaltung 5 darge stellt. In Fig. 11a und 11b sind die abweichenden Details der Rechenschaltung Type 3 dargestellt, welche an Stelle der Tetraden-Schaltungen 4 und 5 eine umschaltbare Tetraden- Schaltung 6 aufweist, welche hier nicht dargestellt ist. In Fig. 12 ist die Schieberegister-Ansteuerschaltung 40 dargestellt.In Fig. 1a and 1b, the entire arithmetic circuit is Darge (without control unit 10 and without digit input circuit 20 and without circuit 45 and without circuit 90 ). The control unit 10 is shown in FIGS. 2a and 2b. In Fig. 3 the numeric input circuit 20 is shown. The circuit 30 is shown in FIG. 4. In FIG. 5, the tetrads adding circuit 4 is shown. The pulse counter 28 is shown in FIG. In Fig. 7, the pulse counter 29 is shown. In Fig. 8, the display circuit 45 is Darge. In Fig. 9a and 9b, the multiplier programming circuit 90 is shown, which is required for the multiple addition or subtraction of a number. In Fig. 10, the tetrad subtracting circuit 5 represents Darge. In Fig. 11a and 11b deviate the details of the calculation circuit Type 3 is shown, which of the circuits has tetrad 4 and 5, a switchable Tetraden- circuit 6 in place, which is not shown here. The shift register drive circuit 40 is shown in FIG .

Diese elektronische serielle Spezial-Addier-Subtrahier- Schaltung für Ladenkassen besteht aus den Eingangs-Schiebe registern 1 und 2 und dem Ergebnis-Schieberegister 3 und der Tetraden-Addierschaltung 4 und der Tetraden-Subtrahier- Schaltung 5, welche auf additive Weise subtrahiert. An wei teren Teilen besteht diese Addier-Subtrahierschaltung aus dem Steuerwerk 10 und der Ziffern-Eingabeschaltung 20 und der Schieberegister-Ansteuer-Schaltung 40 und der Anzeige- Schaltung 45 und der Programmierschaltung 90. Der in Fig. 1a und 1b dargestellte Bereich dieser Addier-Subtrahier schaltung besteht an weiteren Teilen aus den Tor-Schaltungen 8 bis 12 und 2 Übertrag-Speichen 45 und dem Flip-Flop 22 und 4 Oder-Schaltungen 51 mit je 2 Eingängen und der Und- Schaltung 47 mit 2 Eingängen und der Negier-Schaltung 53 und 4 Oder-Schaltungen 48 mit je 2 Eingängen und der Negier- Schaltung 46 und den zugehörigen Leitungen.This electronic serial add-subtract circuit for cash registers consists of the input shift registers 1 and 2 and the result shift register 3 and the tetrad adder circuit 4 and the tetrad subtractor circuit 5 , which subtracts in an additive manner. In other parts, this add-subtract circuit consists of the control unit 10 and the digit input circuit 20 and the shift register drive circuit 40 and the display circuit 45 and the programming circuit 90 . The area shown in Fig. 1a and 1b of this add-subtract circuit consists of other parts of the gate circuits 8 to 12 and 2 carry spokes 45 and the flip-flop 22 and 4 OR circuits 51 , each with 2 inputs and AND circuit 47 with 2 inputs and the negation circuit 53 and 4 OR circuits 48 with 2 inputs each and the negation circuit 46 and the associated lines.

Das Steuerwerk 10 (Fig. 2a und 2b) besteht aus den Poten tial-Speicher-Flip-Flops 12 bis 16 und 5 Tipp-Schaltern 17 und der Schaltung 30 und den Und-Schaltungen 21 bis 26 mit je 2 Eingängen und den Oder-Schaltungen 31 bis 37 mit je 2 Eingängen und den Negier-Schaltungen 41 bis 44 und den zu gehörigen Leitungen.The control unit 10 ( Fig. 2a and 2b) consists of the potential memory flip-flops 12 to 16 and 5 tap switches 17 and the circuit 30 and the AND circuits 21 to 26 , each with 2 inputs and the OR- Circuits 31 to 37 with 2 inputs each and the Negier circuits 41 to 44 and the associated lines.

Die Ziffern-Eingabeschaltung 20 (Fig. 3) besteht aus 11 Tipp-Schaltern 32 und der Oder-Schaltung 1 mit 10 Eingängen und der Oder-Schaltung 3 mit 5 Eingängen und 2 Oder-Schalt ungen 4 mit je 4 Eingängen und der Oder-Schaltung 5 mit 8 Eingängen und dem einfachen Flip-Flop 16 und 2 Und-Schalt ungen 11 und 12 mit je 2 Eingängen und 2 Und-Schaltungen 18 mit je 2 Eingängen und den Tor-Schaltungen 41 und 42, be stehend aus je 4 Und-Schaltungen mit je 2 Eingängen und den zugehörigen Leitungen.The digit input circuit 20 ( Fig. 3) consists of 11 tap switches 32 and the OR circuit 1 with 10 inputs and the OR circuit 3 with 5 inputs and 2 OR circuits 4 with 4 inputs each and the OR- Circuit 5 with 8 inputs and the simple flip-flop 16 and 2 AND circuits 11 and 12 with 2 inputs each and 2 AND circuits 18 with 2 inputs each and the gate circuits 41 and 42 , consisting of 4 AND each Circuits with 2 inputs each and the associated lines.

Die Schaltung 30 (Fig. 4) besteht aus den Impuls-Zählern 28 und 29 und den einfachen Flip-Flops 31 bis 33 und den Und-Schaltungen 35 bis 41 mit je 2 Eingängen und der Und- Schaltung 44 mit 3 Eingängen und den Oder-Schaltungen 47 bis 50 mit je 2 Eingängen und den Negier-Schaltungen 54 bis 57 und den zugehörigen Leitungen.The circuit 30 ( Fig. 4) consists of the pulse counters 28 and 29 and the simple flip-flops 31 to 33 and the AND circuits 35 to 41 with 2 inputs each and the AND circuit 44 with 3 inputs and the OR -Circuits 47 to 50 with 2 inputs each and the negation circuits 54 to 57 and the associated lines.

Die Tetraden-Addierschaltung 4 (Fig. 5) besteht aus 2 Und- Schaltungen 1 mit je 2 Eingängen und 2 Negier-Schaltungen 2 und 2 Oder-Schaltungen 3 und 2 Und-Schaltungen 4 mit je 2 Eingängen und der Oder-Schaltung 5 und 5 Und-Schaltungen 6 mit je 2 Eingängen und 5 Oder-Schaltungen 7 mit je 2 Ein gängen und der Und-Schaltung 8 mit 2 Eingängen und der Oder- Schaltung 9 mit 2 Eingängen und den Negier-Schaltungen 11 und 13 und 5 Und-Schaltungen 12 mit je 2 Eingängen und der Und-Schaltung 14 mit 2 Eingängen und der Oder-Schaltung 15 mit 2 Eingängen und den Oder-Schaltungen 16 und 17 mit je 3 Eingängen und den dualen Voll-Addierern 21 und 22 und den zugehörigen Leitungen. Die Eingänge A und 3 und die Ausgänge C sind mit den zugehörigen Zahlenwerten (Ziffern 5 2 1 1) gekennzeichnet. Der Übertrag-Eingang hat die Bezeichnung x. Der Übertrag-Ausgang hat die Bezeichnung y.The tetrad adding circuit 4 ( FIG. 5) consists of 2 AND circuits 1 with 2 inputs each and 2 negation circuits 2 and 2 OR circuits 3 and 2 AND circuits 4 with 2 inputs each and the OR circuit 5 and 5 AND circuits 6 with 2 inputs each and 5 OR circuits 7 with 2 inputs each and the AND circuit 8 with 2 inputs and the OR circuit 9 with 2 inputs and the negating circuits 11 and 13 and 5 AND- Circuits 12 with 2 inputs each and the AND circuit 14 with 2 inputs and the OR circuit 15 with 2 inputs and the OR circuits 16 and 17 with 3 inputs each and the dual full adders 21 and 22 and the associated lines. Inputs A and 3 and outputs C are marked with the associated numerical values (numbers 5 2 1 1). The carry input has the designation x. The carry output is called y.

Die Tetradensubtrahierschaltung 5 (Fig. 10) ist eine un echte Tetraden-Subtrahierschaltung, weil sie auf additive Weise subtrahiert. Diese unechte Tetraden-Subtrahierschalt ung 5 weist im Vergleich mit der Tetraden-Addierschaltung 4 (Fig. 5) nur den Unterschied auf, daß zusätzlich nur 4 Ne gier-Schaltungen 25 angeordnet sind und daß die dualen Voll-Addierer 23 und 24 mit je einer zusätzlichen Negier- Schaltung 15 versehen sind. The tetrad subtracting circuit 5 ( Fig. 10) is an untrue tetrad subtracting circuit because it subtracts in an additive manner. This spurious tetrad subtraction circuit 5 has in comparison with the tetrad adder circuit 4 ( FIG. 5) only the difference that only 4 Ne gier circuits 25 are arranged and that the dual full adders 23 and 24 , each with one additional negation circuit 15 are provided.

Der Impuls-Zähler 28 (Fig. 6) besteht aus 9 einfachen Flip-Flops 1 bis 9 und 8 Und-Schaltungen 11 mit je 2 Ein gängen und 4 Und-Schaltungen 12 mit je 2 Eingängen und der Negier-Schaltung 13 und der Oder-Schaltung 14 mit 4 Ein gängen und dem weiteren einfachen Flip-Flop 15 und 2 Und- Schaltungen 16 und 2 Und-Schaltungen 17 mit je 2 Eingän gen und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung a. Der Haupt-Steuer-Ausgang hat die Bezeich nung h. der Zusatz-Steuer-Ausgang hat die Bezeichnung k. Der Rückstell-Eingang hat die Bezeichnung r.The pulse counter 28 ( Fig. 6) consists of 9 simple flip-flops 1 to 9 and 8 AND circuits 11 , each with 2 inputs and 4 AND circuits 12 , each with 2 inputs and the negating circuit 13 and the OR Circuit 14 with 4 inputs and the further simple flip-flop 15 and 2 AND circuits 16 and 2 AND circuits 17 , each with 2 inputs and the associated lines. The pulse input has the designation a. The main control output is labeled h. the additional control output has the designation k. The reset input has the designation r.

Der Impuls-Zähler 29 (Fig. 7) ist der Zusatz-Impulszähler der Schaltung 30. Dieser Zusatz-Impuls-Zähler 29 besteht aus 8 einfachen Flip-Flops 1 bis 8 und 7 Und-Schaltungen 11 mit je 2 Eingängen und 3 Und-Schaltungen 12 mit je 2 Ein gängen und der Negier-Schaltung 13 und der Oder-Schaltung 14 mit 4 Eingängen und dem weiteren einfachen Flip-Flop 15 und 2 Und-Schaltungen 16 und 2 Und-Schaltungen 17 mit je 2 Eingängen und 2 Negier-Schaltungen 18 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung a. Der End-Ausgang hat die Bezeichnung f. Die Steuer-Ausgänge ha ben die Bezeichnungen b bis d.The pulse counter 29 ( FIG. 7) is the additional pulse counter of the circuit 30 . This additional pulse counter 29 consists of 8 simple flip-flops 1 to 8 and 7 AND circuits 11 each with 2 inputs and 3 AND circuits 12 each with 2 inputs and the negation circuit 13 and the OR circuit 14th with 4 inputs and the further simple flip-flop 15 and 2 AND circuits 16 and 2 AND circuits 17 each with 2 inputs and 2 negating circuits 18 and the associated lines. The pulse input has the designation a. The end output is labeled f. The control outputs have the designations b to d.

Die Anzeigeschaltung 45 weist als Hauptteil ein Schiebe register 60 mit Links-Verschiebung auf, das bei der Eingabe des ersten Summanden von Abzweigungen der Ausgänge S ange steuert wird und bei der Eingabe des zweiten Summanden von Abzweigungen der Ausgänge W angesteuert wird und nach dem Vorliegen der Ergebniszahl über die Eingänge D vom Ergeb nis-Schieberegister 3 parallel angesteuert wird und vor jeder Neu-Ansteuerung rückgestellt wird und somit zuerst die Eingabe des ersten Summanden und dann die Eingabe des zweiten Summanden und dann die Ergebniszahl anzeigt. Die Eingänge D steuern nicht das Schieberegister 60 an sondern über Dioden 8 mal 4 Leitungen auf der andern Seite und steuern somit die Anzeigeschaltung direkt an. Diese Anzei geschaltung 45 besteht aus 3 Teil-Schaltungen 1 und einer Teil-Schaltung 2 und 3 Teil-Schaltungen 3 und einer Teil- Schaltung 4. (Fig. 8). The display circuit 45 has as a main part a shift register 60 with left shift, which is controlled when entering the first summand of branches of the outputs S and is controlled when the second summand of branches of the outputs W is entered and after the presence of the Result number is controlled in parallel via the inputs D by the result shift register 3 and is reset before each new control and thus first the input of the first addend and then the input of the second addend and then the result number. The inputs D do not control the shift register 60 but via diodes 8 by 4 lines on the other side and thus control the display circuit directly. These Ad geschaltung 45 consists of 3 sub-circuits 1 and a sub-circuit 2 and 3 part-circuits 3 and a partial circuit. 4 ( Fig. 8).

Eine Teil-Schaltung 1 der Schaltung 45 besteht aus einer Oder-Schaltung 1 mit 4 Eingängen und einer Negier-Schalt ung 2 und einer Dekodierschaltung 7. Die Teil-Schaltung 2 besteht aus einer Oder-Schaltung 1 mit 4 Eingängen und der Negier-Schaltung 2 und der Und-Schaltung 3 mit 2 Eingängen und einer Dekodierschaltung 7. Eine Teil-Schaltung 3, wel che im vorliegenden Fall 3fach erforderlich ist, besteht aus der Oder-Schaltung 1 mit 4 Eingängen und der Negier- Schaltung 2 und der Und-Schaltung 3 mit 2 Eingängen und der Diode 6 und der Dekodierschaltung 7. Die Schluß-Teil- Schaltung 4 besteht nur aus der Oder-Schaltung 1 mit 4 Ein gängen und der Dekodier-Schaltung 7. Das Schieberegister 60 ist auch ein vierfaches Schieberegister mit Verschiebe richtung nach Pfeil.A sub-circuit 1 of the circuit 45 consists of an OR circuit 1 with 4 inputs and a negation circuit 2 and a decoding circuit 7 . The subcircuit 2 consists of an OR circuit 1 with 4 inputs and the negation circuit 2 and the AND circuit 3 with 2 inputs and a decoding circuit 7 . A subcircuit 3 , which is required three times in the present case, consists of the OR circuit 1 with 4 inputs and the negation circuit 2 and the AND circuit 3 with 2 inputs and the diode 6 and the decoding circuit 7 . The final part circuit 4 consists only of the OR circuit 1 with 4 inputs and the decoding circuit 7 . The shift register 60 is also a fourfold shift register with the direction of arrow shift.

Die Schaltung 90 (Fig. 9a und 9b) ist eine Programmier- Schaltung für die Multiplikatorziffer oder Multiplikator zahl und wird dann gebraucht, wenn ein Summand mehrfach zu addieren ist oder ein Subtrahend mehrfach zu subtrahieren ist und hat keinen zwei-stufigen Modulo-10-Zähler, weil sie nur für die Zahlen 2 bis 20 vorgesehen ist. Diese Schaltung 90 besteht aus 2 Impuls-Zählern 91a und 91b und der Schaltung 92 und der zugehörigen Steuer-Schaltung 93. Der Impuls-Zähler 91a besteht aus 10 Teil-Schaltungen 1 bis 10 und der Impuls-Zähler 91b auch aus 10 Teil-Schaltungen 1 bis 10. Die Schaltung 92 besteht aus 11 einfachen Flip- Flops 21 und 11 und-Schaltungen 22 mit je 2 Eingängen. Die Zahl 20 wird damit programmiert, daß das Flip-Flop 21m in seine Links-Stellung gekippt wird. Die Ansteuerung des Flip- Flops 21m erfolgt mittels einer Sonder-Taste mit der Auf schrift "20" über die Leitung w. Die zugehörige Steuer- Schaltung 93 besteht aus 3 einfachen Flip-Flops 31 und 32 und 42 und den Und-Schaltungen 34 bis 37 und 43 und 44 und 48 mit je 2 Eingängen und der Oder-Schaltung 45 mit 10 Ein gängen und der Oder-Schaltung 46 mit 2 Eingängen und der Negier-Schaltung 47 und den zugehörigen Leitungen. Der Steu er-Ausgang hat die Bezeichnung A4. The circuit 90 ( FIGS. 9a and 9b) is a programming circuit for the multiplier number or multiplier number and is used when a summand is to be added several times or a subtrahend is to be subtracted several times and has no two-stage modulo-10. Counter because it is only intended for the numbers 2 to 20. This circuit 90 consists of 2 pulse counters 91 a and 91 b and the circuit 92 and the associated control circuit 93 . The pulse counter 91 a consists of 10 sub-circuits 1 to 10 and the pulse counter 91 b also consists of 10 sub-circuits 1 to 10 . The circuit 92 consists of 11 simple flip-flops 21 and 11 and circuits 22 , each with 2 inputs. The number 20 is programmed so that the flip-flop 21m is tilted to its left position. The control of the flip-flop 21m is carried out by means of a special key with the inscription "20" on the line w. The associated control circuit 93 consists of 3 simple flip-flops 31 and 32 and 42 and the AND circuits 34 to 37 and 43 and 44 and 48 with 2 inputs each and the OR circuit 45 with 10 inputs and the OR Circuit 46 with 2 inputs and the negation circuit 47 and the associated lines. The control output has the designation A4.

Die Schieberegister-Ansteuerschaltung 40 (Fig. 12) besteht aus der Oder-Schaltung 1 und den zugehörigen Leitungen. Die Ausgänge haben die Bezeichnungen 1 bis 6. Der Takt-Ein gang hat die Bezeichnung n.The shift register drive circuit 40 ( FIG. 12) consists of the OR circuit 1 and the associated lines. The outputs have the designations 1 to 6. The clock input has the designation n.

Die Ansteuerungen der Schieberegister-Ansteuerschaltung 40 ergeben sich wie folgt: Vom Ausgang 1 wird das Schieberegis ter 1 links-verschiebend Takt-angesteuert. Vom Ausgang 2 wird das Schieberegister 1 rechts-verschiebend Takt-ange steuert. Vom Ausgang 3 wird das Schieberegister 2 links- verschiebend Takt-angesteuert. Vom Ausgang 4 wird das Schie beregister 2 rechts-verschiebend Takt-angesteuert. Vom Aus gang 5 wird das Schieberegister 3 rechts-verschiebend Takt- angesteuert. Vom Ausgang 6 wird das Schieberegister 60 links-verschiebend Takt-angesteuert.The controls of the shift register control circuit 40 are as follows: From the output of the shift registers 1 ter-1 left-shifting is controlled clock. From the output 2 , the shift register 1 is clock-shifted to the right. From the output 3 , the shift register 2 is clock-driven, shifting to the left. From the output 4 , the shift register 2 is clock-driven clockwise. From the output 5 , the shift register 3 is clock-shifted to the right. From the output 6 , the shift register 60 is clock-driven, shifting to the left.

Der Ausgang A steuert den Eingang a an. Der Ausgang B steu ert den Eingang b an. Der Ausgang C steuert den Eingang c an. Der Ausgang D2 steuert den Eingang d2 an. Der Ausgang D3 steuert den Eingang d3 an. Der Ausgang E steuert den Eingang e an. Der Ausgang F steuert den Eingang r an. Der Ausgang K1 steuert den Eingang k1 an. Der Ausgang N steu ert den Eingang n an. Der Ausgang P1 steuert alle Sonder- Rückstellungen bei der Weiter-Verarbeitung einer vorheri gen Ergebniszahl an. Der Ausgang P2 steuert die Einblend ung des Inhalts des Ergebnis-Schieberegisters 3 in das Schieberegister 1 an. Der Ausgang D4 steuert den Eingang d4 an. Der Eingang t wird mit der Takt-Frequenz angesteu ert. Die Eingänge u2 liegen im Betriebszustand ständig an H-Potential. Der Ausgang X steuert den Eingang x an. Der Ausgang Z1 steuert den Eingang z1 an. Die Ausgänge S steuern die Eingänge s des Schieberegisters 1 an und Ab zweigungen dieser Ausgänge S über Oder-Schaltungen die Ein gänge l3 des Schieberegisters 60. Die Ausgänge W steuern die Eingänge w des Schieberegisters 2 an und Abzweigungen dieser Ausgänge w über die eben genannten Oder-Schaltungen die Eingänge l3 des Schieberegisters 60. Der Ausgang U steuert den Eingang u an. Output A controls input a. Output B controls input b. Output C controls input c. Output D2 controls input d2. Output D3 controls input d3. The output E controls the input e. Output F controls input r. The output K1 controls the input k1. The output N controls the input n. Output P1 controls all special provisions when processing a previous result number. The output P2 controls the insertion of the content of the result shift register 3 into the shift register 1 . The output D4 controls the input d4. The input t is controlled with the clock frequency. In the operating state, the inputs u2 are constantly at H potential. Output X controls input x. Output Z1 controls input z1. The outputs S control the inputs s of the shift register 1 and branches of these outputs S via OR circuits the inputs l3 of the shift register 60 . The outputs W control the inputs w of the shift register 2 and branches of these outputs w via the just-mentioned OR circuits the inputs l3 of the shift register 60 . Output U controls input u.

Bei der Addition von 2 Zahlen, welche keine Komma-Stellen aufweisen, ergibt sich die Wirkungsweise wie folgt: Zuerst muß diese Rechenschaltung durch Antippen der Taste R rück gestellt werden, sofern sie nicht schon rückgestellt ist. Dann wird über die Tastatur 32 der erste Summand in die Schieberegister 1 und 60 eingetippt, womit die Eingabe die ses ersten Summanden auch in der Anzeige erscheint. Dann wird die Taste A (Addition) angetippt und damit die Eingabe des zweiten Summanden vor-angesteuert und dabei vom Ausgang D5 das Schieberegister 60 wieder rückgestellt. Dann wird der zweite Summand in die Schieberegister 2 und 60 einge tippt, womit auch die Eingabe des zweiten Summanden in der Anzeige erscheint. Dann wird die Taste G angetippt und damit der Additions-Ablauf ausgelöst, wobei zunächst der Impuls zähler 29 der Schaltung 30 durchgesteuert wird und erst dann der Impuls-Zähler 28 durchgesteuert wird, der im Ver lauf seiner Durchsteuerung über die Und-Schaltung 39 8 H-Im pulse freigibt. Mit diesen 8 H-Impulsen werden vom Ausgang N über den Eingang n der Schieberegister-Ansteuerschaltung 40 die Schieberegister 1 bis 3 gleichzeitig Takt-angesteuert und damit die beiden Summanden Ziffern-seriell zusammen addiert, weil beide Summanden den Schaltungen 4 und 5 zuge führt werden und nur die Ausgänge der Tetraden-Addierschalt ung 4 über die Tor-Schaltung 8 vor-angesteuert sind. Nach diesen 8 H-Impulsen befindet sich somit die Additions-Ergeb niszahl im Schieberegister 3 und zeigt die Anzeigeschalt ung 45 diese Ergebniszahl an, weil diese Ergebniszahl über die Eingänge D der Anzeigeschaltung 45 in diese Anzeige Schaltung 45 eingeblendet wird.When two numbers are added that do not have commas, the mode of operation is as follows: First, this arithmetic circuit must be reset by pressing the R key, unless it has already been reset. Then the first summand is typed into the shift registers 1 and 60 via the keyboard 32 , whereby the entry of this first summand also appears in the display. Then the A key (addition) is tapped and the input of the second summand is thus controlled and the shift register 60 is reset by the output D5. Then the second addend is typed into shift registers 2 and 60 , which means that the entry of the second addend appears on the display. Then the key G is tapped and thus the addition process is triggered, the pulse counter 29 of the circuit 30 being controlled first and only then the pulse counter 28 being controlled, which in the course of its control via the AND circuit 39 8 H -In pulse releases. With these 8 H-pulses, the shift registers 1 to 3 are clock-driven from the output N via the input n of the shift register drive circuit 40 and the two summands are added numerically in series because the two summands are fed to the circuits 4 and 5 and only the outputs of the tetrad adding circuit 4 are pre-controlled via the gate circuit 8 . After these 8 H-pulses, the addition-resultant niszahl thus located in the shift register 3 and the display switching ung 45 this result number, because this result number appears on the inputs D of the display circuit 45 in this display circuit 45th

Wenn zu einer vorherigen Ergebniszahl ein weiterer Summand addiert wird, wird die Taste R (Rückstellung) nicht ange tippt und als erstes die Taste A (Addition) angetippt. In diesem Fall liefert die Und-Schaltung 22 der Schaltung 10 a einen R-Impuls, der das Flip-Flop 16 in seine Links-Stell ung kippt. Damit ist die Sonder-Funktion des Impuls-Zählers 29 vor-angesteuert, bei der zunächst die Taktansteuerung der Schaltung 30 vom Ausgang des Flip-Flops 16 über die Oder-Schaltung 38 vor-angesteuert ist und dann vom Ausgang P1 die erforderlichen Sonder-Rückstellungen angesteuert werden und dann vom Ausgang P2 die Einblendung der Ergeb niszahl vom Schieberegister 3 in das Schieberegister 1 ange steuert wird. Vom Ausgang i der Schaltung 30 wird dann das Flip-Flop 16 wieder in seine Rechts-Stellung gekippt. Dann folgt das Eintippen des weiteren Summanden in die Schiebe register 2 und 60, wobei vom Ausgang X der Eingang x ein bis mehrmal mit einem H-Impuls angesteuert wird und somit die Schaltung 30 rückstell-angesteuert wird. Dann folgt das An tippen der Taste G und damit die Auslösung des Additions- Ablaufs, bei dem der Impulszähler 29 leer durchgesteuert wird, weil er in allen Fällen als Start-Schaltung wirken muß. Vom Ausgang f dieses Impuls-Zählers 29 wird dann das Flip- Flop 31 umgeschaltet, womit die Takt-Ansteuerung des Im puls-Zählers 28 vor-angesteuert ist. Auch in diesem Fall gibt der Impuls-Zähler 28 8 H-Impulse frei, weil erst nach dem achten H-Impuls der Ausgang h des Impuls-Zählers 28 von L-Potential auf H-Potential wechselt. Nach diesen 8 Takten (H-Impulsen) befindet sich die Additions-Ergebniszahl auch im Schieberegister 3.If another summand is added to a previous result number, the R (reset) key is not pressed and first the A (addition) key is pressed. In this case, the AND circuit 22 of the circuit 10 a supplies an R pulse which flips the flip-flop 16 into its left position. The special function of the pulse counter 29 is thus pre-activated, in which the clock control of the circuit 30 is first pre-activated from the output of the flip-flop 16 via the OR circuit 38 and then the required special resets are output P1 are controlled and then from the output P2, the display of the result number from the shift register 3 in the shift register 1 is controlled. From the output i of the circuit 30 , the flip-flop 16 is then tilted back into its right position. Then the further summand is typed into the shift registers 2 and 60 , the input x being driven one or more times with an H pulse from the output X and thus the circuit 30 being reset-controlled. Then follows the tap on the key G and thus the triggering of the addition sequence in which the pulse counter 29 is controlled empty because it must act as a start circuit in all cases. The flip-flop 31 is then switched from the output f of this pulse counter 29 , whereby the clock control of the pulse counter 28 is pre-controlled. In this case too, the pulse counter 28 releases 8 H pulses because the output h of the pulse counter 28 changes from L potential to H potential only after the eighth H pulse. After these 8 cycles (H-pulses) the addition result number is also in shift register 3 .

Wenn zu einer vorherigen Ergebniszahl ein Summand mehrfach addiert werden soll, wird wie im vorherigen Fall der weitere Summand in die Schieberegister 2 und 60 eingetippt und zuvor nicht rückgestellt, sondern nur die Taste A (Addition) ange tippt. In diesem Fall (Mehrfach-Addition einer Zahl) wird dann die Taste M angetippt und dann die Mehrfach-Zahl (Mul tiplikator) über die Tastatur 32 in die Programmierschaltung 90 eingetippt. Wenn hierbei als Multiplikator-Zahl die Zahl 15 eingetippt wurde, wird nach dem Antippen der Taste G die Schaltung 30 im Achter-Gang so lange durchgesteuert, bis der Eingang a4 mit L-Potential angesteuert wird. In diesem Fall wird vom Ausgang der Und-Schaltung 35 das Flip-Flop 12 in seine Rechts-Stellung gekippt und damit sogar die Takt- Ansteuerung der Schaltung 30 abgeschaltet. If a summand is to be added to a previous result number several times, the further summand is typed into shift registers 2 and 60 as in the previous case and is not reset beforehand, but only the A (addition) key is pressed. In this case (multiple addition of a number), the key M is then tapped and the multiple number (multiplier) is then typed in via the keyboard 32 into the programming circuit 90 . If the number 15 was typed in as the multiplier number, the circuit 30 in the eighth gear is activated after the G key is pressed until the input a4 is activated with L potential. In this case, the flip-flop 12 is tilted into its right position by the output of the AND circuit 35 and thus even the clock control of the circuit 30 is switched off.

Wenn die Schaltung 30 (Fig. 4) im Achtergang Takt-durchge steuert wird, wird der Impulszähler 29 nicht ganz durchge steuert, sondern nur sein End-Stück durchgesteuert, weil diese Endstück-Durchsteuerung in diesem Fall ausreichend ist. Diese Einschränkung der Takt-Durchsteuerung auf das Endstück (obere Ende) des Impuls-Zählers 29 wird damit er zielt, daß vom Ausgang k des Impuls-Zählers 28 nur die Flip- Flops 7 und 8 des Impuls-Zählers 29 rückstell-angesteuert werden. Im dargestellten Fall (Fig. 7) werden in diesem Fall also nur die Flip-Flops 7 und 8 vom Ausgang k aus rück gestellt. Bei der Ausführung B dieses Impuls-Zählers 29 werden die Flip-Flops 6 bis 8 Sonder-rückgestellt und bei der Ausführung C die Flip-Flops 5 bis 8 Sonder-rückge stellt.If the circuit 30 ( FIG. 4) is clock-controlled in the eighth gear, the pulse counter 29 is not fully controlled, but only controlled its tail, because this tail control is sufficient in this case. This limitation of the clock control to the end (upper end) of the pulse counter 29 is so that it aims that only the flip-flops 7 and 8 of the pulse counter 29 are reset-controlled from the output k of the pulse counter 28 . In the case shown ( FIG. 7), in this case only the flip-flops 7 and 8 are reset from the output k. In version B of this pulse counter 29 , the flip-flops 6 to 8 are reset and in version C the flip-flops 5 to 8 are reset.

Bei der Subtraktion einer vorherigen Ergebniszahl von einer neu eingetippten Zahl (Schieberegister 2) wird zunächst nor mal die neu eingetippte Zahl von der vorherigen Ergebnis zahl subtrahiert und dann im automatisch folgenden zweiten Subtraktionsgang die vorherige Ergebniszahl von der neu eingegebenen Zahl subtrahiert.When a previous result number is subtracted from a newly typed number (shift register 2 ), the newly typed number is first subtracted from the previous result number and then the previous result number is subtracted from the newly entered number in the automatically following second subtraction step.

Wenn Geld-Beträge zur Verarbeitung kommen, erscheint nach dem erstmaligen Eintippen des Kommas auch in der Anzeige dieses Komma zwischen Stelle 2 und Stelle 3 und verschwindet dann wieder bei der Rückstellung. Vor der Verarbeitung von Geld-Beträgen muß somit eine Komma-Einstell-Taste angetippt werden, sofern diese Rechenschaltung nicht nur für die Ver arbeitung von Geld-Beträgen vorgesehen ist.When money amounts are processed, appears after the first time you type the comma in the display this comma between position 2 and position 3 and disappears then again at the default. Before processing A comma setting key must therefore be tapped for money amounts are provided that this arithmetic circuit not only for the Ver work of money amounts is provided.

Bei den Sonder-Ausführungen erscheint sofort nach dem Ein tippen der ersten Ziffer dieses Komma und zusätzlich diese beiden Nullen. Somit erscheint in diesem Fall nach dem Ein tippen der Ziffer 4 sofort in der Anzeige die Zahl 0,04. The special versions appear immediately after the on type the first digit of this comma and also this one two zeros. So in this case it appears after the on Type 4 immediately in the display, the number 0.04.

Bei der Addierschaltung Type B wird der Impulszähler 29 in allen Fällen ganz rückgestellt. In diesem Fall ist am Eingang p des Impuls-Zählers 29 eine Oder-Schaltung mit 2 Eingängen angeordnet, welche an ihrem zweiten Eingang vom Ausgang k des Impuls-Zählers 28 über eine Abzweigung ange steuert wird.In the addition circuit type B, the pulse counter 29 is completely reset in all cases. In this case, an OR circuit with 2 inputs is arranged at the input p of the pulse counter 29 , which is controlled at its second input by the output k of the pulse counter 28 via a branch.

Das Schieberegister 60 wird erstmalig vom Ausgang D5 rück stell-angesteuert und zum zweiten mal vom Ausgang D6 rück stell-angesteuert.The shift register 60 is reset-controlled for the first time by the output D5 and reset-controlled for the second time by the output D6.

Claims

1. Electronic arithmetic circuit for addition and subtraction, which forms the result numbers in a serial-numerical manner and has 2 input shift registers ( 1 and 2 ), which are interchanged and coupled back, and which are specially designed for processing monetary amounts is and for this reason has no comma processing, characterized in that instead of the previous circuits ( 17 a and 17 b and 19 ) has a circuit ( 30 ) which has only 2 pulse counters ( 28 and 29 ).

2. Electronic computing circuit according to claim 1, characterized in that the clock control of the two pulse counters is switched by means of a flip-flop ( 31 ) and that each of these two pulse counters ( 28 and 29 ) with its end output this Flip-flop ( 31 ) switches and that each of these two pulse counters controls the resetting of the other pulse counter with an intermediate output.

3. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2, characterized in that one of these two pulse counters ( 28 ) controls the pulse output and that the other pulse counter ( 29 ) the desired time interval and the contraindications -Switching supplies.

4. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that the pulse counter ( 29 ) is provided with additional union control outputs SH, one of which may be in the main effect or secondary -Effect is the reset output for the pulse counter ( 28 ).

5. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that the length of the pulse counter ( 28 ) is determined by the number of pulses per cycle and that the pulse counter ( 29 ) has as few sub-circuits as possible if it also has only one control output for the reset control of the pulse counter ( 28 ).

6. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that the pulse counter ( 29 ) in the execution of multiple additions only in its end -Range is reset and thus has the effect of a short pulse counter, which consists of only 2 to 4 sub-circuits.

7. Electronic computing circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6, characterized in that the circuit ( 30 ) with an addition Circuit ( 70 ) is provided, which only releases one pulse cycle when driving its input (s) with L potential and releases two pulse cycles when driving this input (e) with H potential.