DE4311487A1

DE4311487A1 - Computing circuit for multiplication, addition and subtraction

Info

Publication number: DE4311487A1
Application number: DE19934311487
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1993-04-07
Filing date: 1993-04-07
Publication date: 1994-10-13

Abstract

The subject of the invention is the extension of the multiplication circuit according to P 4311395.8 to a computing circuit which can also add and subtract. Division is carried out using a special computing circuit, which can be used only for division. <IMAGE>

Description

Gegenstand der Erfindung ist die Erweiterung der Multiplizierschaltung nach P . . . . . . . zu einer Rechenschaltung, mittels der auch addiert und subtrahiert werden kann und welche als voll-wertige Rechenschaltung betrachtet werden kann, weil Divisionen nur selten auszuführen sind und auf multiplikative Weise mittels Tabellen-Ablesung des Divisor- Reziprokwertes ausführbar sind. Diese Möglichkeit kommt praktisch deshalb in Frage, weil im nicht-technischen Bereich der Divisor in der Regel zwischen 2 und 100 liegt und somit nur eine Tabelle für die Reziprok-Werte der Zahlen 2 bis 100 erforderlich ist. Hierbei wird somit der Dividend mit dem Reziprokwert des Divisors multipliziert. Außerdem ist hierbei eine Vereinfachung dadurch möglich, daß diese Reziprokwerte verkürzt (mit nur 5 oder 6 Komma-Stellen) zur Anwendung kommen. Beim Addieren oder Subtrahieren muß der Kommastellen- Unterschied der Eingabezahlen mittels Anhängen von Null-Ziffern ausgeglichen werden.The invention relates to the expansion of the multiplier circuit according to P. . . . . . . to an arithmetic circuit, which can also be used to add and subtract and which are considered as fully-fledged arithmetic circuits can because divisions are rarely to be carried out and in a multiplicative way using the table reading of the divisor Reciprocal values are executable. This possibility comes in practical terms because in the non-technical area the divisor is usually between 2 and 100 and thus only a table for the reciprocal values of the numbers 2 to 100 is required. Here, the dividend with the Reciprocal of the divisor multiplied. Also here is a simplification possible because these reciprocal values shortened (with only 5 or 6 decimal places) to use come. When adding or subtracting, the decimal place Difference of the input numbers by appending Zero digits can be compensated.

In Fig. 1a bis 1c ist die Haupt-Schaltung 10 dargestellt, welche aus den Teil-Schaltungen 10a bis 10c besteht. In Fig. 2 ist die Tetraden-Schaltung 11 dargestellt, welche links oder rechts auf Subtraktion vor-ansteuerbar ist, indem links oder rechts der Steuer-Eingang nur mit L-Potential angesteuert wird. In Fig. 3 ist die Gesamt-Darstellung dargestellt. In Fig. 4 und 5 ist das Steuerwerk 12 dargestellt. In Fig. 6a und 6b ist das Zusatz-Steuerwerk 20 dargestellt, zu dem auch die Ziffern-Eingabeschaltung 20b gehört. In Fig. 7 ist die Schaltung 13 dargestellt. In Fig. 8 ist die Schaltung 14 der Schaltung 13 dargestellt. In Fig. 9 ist die Schaltung 16 dargestellt. In Fig. 9b ist die Impuls- Wechselschaltung 32 der Schaltung 16 dargestellt. In Fig. 10a und 10b ist die Impuls-Schaltung 29 der Schaltung 16 dargestellt. In Fig. 11 ist der Impuls-Zähler 15 der Schaltung 13 dargestellt. In Fig. 12 ist die Anzeige- Schaltung 45 dargestellt.In Figs. 1a to 1c, the main circuit 10 is shown, which consists of the sub-circuits 10 a to 10 c. In FIG. 2, the tetrads circuit 11 is shown, which is the left or right on subtraction pre-controlled by the left or right of the control input with the low-potential is driven. The overall representation is shown in FIG. 3. In Figs. 4 and 5, the control unit 12 is shown. In Fig. 6a and 6b, the additional control unit 20 is illustrated, the numeric input circuit 20 belongs to the b. The circuit 13 is shown in FIG. 7. In FIG. 8, the circuit 14 of the circuit 13 illustrated. Circuit 16 is shown in FIG . In Fig. 9b, the pulse changing circuit 32 of the circuit 16 is shown. In Fig. 10a and 10b, the pulse circuit 29 is shown the circuit 16. In Fig. 11, the pulse counter 15 of the circuit 13 is shown. In Fig. 12, the display circuit 45 is shown.

Die Haupt-Schaltung 10 (Fig. 1a bis 1c) besteht aus der umschaltbaren Tetraden-Schaltung 11, mit der addiert oder subtrahiert wird und den vier-fachen Schieberegistern 21 und 55 und den Speicherreihen 22 und 25 und dem Leitungs-System BL und den Tor-Schaltungen 24 und 29 und 33, welche aus je 8 Einzel-Tor-Schaltungen bestehen, die ihrerseits je 4-fach sind. An weiteren Teilen besteht diese Haupt-Schaltung 10 aus den Tor-Schaltungen 61 und 63, welche je 32-fach sind und den Dioden 27. Die Anzeigeschaltung hat die Nummer 45. In der Gesamt-Darstellung (Fig. 3) ist für je 4 Leitungen nur eine Leitung dargestellt und sind somit an Stelle von je 32 Leitungen nur je 8 Leitungen dargestellt.The main circuit 10 ( Fig. 1a to 1c) consists of the switchable tetrad circuit 11 , with which is added or subtracted and the four-fold shift registers 21 and 55 and the memory rows 22 and 25 and the line system BL and the Gate circuits 24 and 29 and 33 , which each consist of 8 individual gate circuits, each of which is 4-fold. In other parts, this main circuit 10 consists of the gate circuits 61 and 63 , which are each 32-fold and the diodes 27 . The display has the number 45 . In the overall representation ( FIG. 3), only one line is shown for every 4 lines and therefore only 8 lines are shown instead of 32 lines.

Die Tetraden-Schaltung 11 (Fig. 2) besteht aus den Neuner- Komplementschaltungen 23a und 23b und 4 Und-Schaltungen 1 mit je 2 Eingängen und 2 Negier-Schaltungen 2 und 3 Und-Schaltungen 3 mit je 2 Eingängen und 5 Und-Schaltungen 4 mit je 2 Eingängen und 5 Oder-Schaltungen 5 mit je 2 Eingängen und 7 Und-Schaltungen 6 mit je 2 Eingängen und 2 Negier- Schaltungen 7 und 2 Oder-Schaltungen 8 mit je 2 Eingängen und 2 Oder-Schaltungen 9 mit je 3 Eingängen und den Schaltungen 43 und 44 und den zugehörigen Leitungen. Der Übertrag- Eingang hat die Bezeichnung x. Der Übertrag-Ausgang hat die Bezeichnung y. Wenn beide Steuer-Eingänge (c1 und c2) mit H-Potential angesteuert werden, ist diese Tetraden-Schaltung auf Addition eingestellt. Wenn nur der Steuer-Eingang c1 mit L-Potential angesteuert wird, werden die links-seitig zur Verarbeitung kommenden Ziffern als Subtrahenden-Ziffern verarbeitet. Wenn nur der Steuer-Eingang c2 mit L-Potential angesteuert wird, werden die rechts-seitig zur Verarbeitung kommenden Ziffern als Subtrahenden-Ziffern verarbeitet.The tetrad circuit 11 ( Fig. 2) consists of the nine complement circuits 23 a and 23 b and 4 AND circuits 1 with 2 inputs each and 2 negation circuits 2 and 3 AND circuits 3 each with 2 inputs and 5 AND -Circuits 4 with 2 inputs and 5 OR circuits 5 with 2 inputs and 7 AND circuits 6 with 2 inputs and 2 negation circuits 7 and 2 OR circuits 8 with 2 inputs and 2 OR circuits 9 with 3 inputs each and the circuits 43 and 44 and the associated lines. The carry input has the designation x. The carry output is called y. If both control inputs (c1 and c2) are driven with H potential, this tetrad circuit is set to addition. If only control input c1 is driven with L potential, the digits to be processed on the left are processed as subtrahend digits. If only control input c2 is driven with L potential, the digits to be processed on the right are processed as subtrahend digits.

Das Steuerwerk 12 (Fig. 4 und 5) besteht aus den Teil- Schaltungen 12a und 12b und somit aus den Schaltungen 13 und 16 und den Flip-Flops 1 bis 3 und den Und-Schaltungen 4 bis 8 mit je 2 Eingängen und der Und-Schaltung 9 mit 3 Eingängen und den Oder-Schaltungen 9 bis 11 und 13 mit je 2 Eingängen und der Oder-Schaltung 14 mit 4 Eingängen und den Tor-Schaltungen 17 und 18 und der Negier-Schaltung 27 und den zugehörigen Leitungen.The control unit 12 ( Fig. 4 and 5) consists of the sub-circuits 12 a and 12 b and thus from the circuits 13 and 16 and the flip-flops 1 to 3 and the AND circuits 4 to 8 , each with 2 inputs and the AND circuit 9 with 3 inputs and the OR circuits 9 to 11 and 13 with 2 inputs each and the OR circuit 14 with 4 inputs and the gate circuits 17 and 18 and the negation circuit 27 and the associated lines.

Das Zusatz-Steuerwerk 20 (Fig. 6a und 6b) besteht aus der Ziffern-Eingabeschaltung 20b und der Teil-Schaltung 20c. Die Ziffern-Eingabeschaltung 20b besteht aus 11 Tipp-Schaltern 10 und der Oder-Schaltung 1 mit 9 Eingängen und der Oder-Schaltung 2 mit 2 Eingängen und der Oder-Schaltung 3 mit 5 Eingängen und 2 Oder-Schaltungen 4 mit je 4 Eingängen und der Oder-Schaltung 5 mit 8 Eingängen und den Tor-Schaltungen 11 und 12, bestehend aus je 4 Und-Schaltungen mit je 2 Eingängen und 2 Oder-Schaltungen 13 und 3 Und-Schaltungen 14 mit je 2 Eingängen und dem Flip-Flop 15 und den zugehörigen Leitungen. Die Teil-Schaltung 20c besteht aus den Flip-Flops 16 bis 19 und 21 bis 24 und den Und-Schaltungen 25 und 26 und 27 mit je 2 Eingängen und den Oder-Schaltungen 28 bis 33 mit je 2 Eingängen und der Oder-Schaltung 34 mit 3 Eingängen und 2 Negier-Schaltungen 35 und den zugehörigen Leitungen.The auxiliary control unit 20 (Fig. 6a and 6b) consists of the numeric input circuit 20 b and the sub-circuit 20 c. The digit input circuit 20 b consists of 11 tap switches 10 and the OR circuit 1 with 9 inputs and the OR circuit 2 with 2 inputs and the OR circuit 3 with 5 inputs and 2 OR circuits 4 with 4 inputs each and the OR circuit 5 with 8 inputs and the gate circuits 11 and 12 , each consisting of 4 AND circuits with 2 inputs each and 2 OR circuits 13 and 3 AND circuits 14 with 2 inputs each and the flip-flop 15 and the associated lines. The sub-circuit 20 c consists of the flip-flops 16 to 19 and 21 to 24 and the AND circuits 25 and 26 and 27 with 2 inputs each and the OR circuits 28 to 33 with 2 inputs each and the OR circuit 34 with 3 inputs and 2 negation circuits 35 and the associated lines.

Die Schaltung 13 (Fig. 7) besteht aus der Schaltung 14 und dem Impuls-Zähler 15 und 9 Und-Schaltungen 1 mit je 2 Eingängen und der Oder-Schaltung 2 mit 9 Eingängen und der Negier- Schaltung 3 und den zugehörigen Leitungen.The circuit 13 ( Fig. 7) consists of the circuit 14 and the pulse counter 15 and 9 AND circuits 1 with 2 inputs each and the OR circuit 2 with 9 inputs and the negation circuit 3 and the associated lines.

Die Schaltung 14 (Fig. 8) besteht aus den Und-Schaltungen 1 und 4 mit je 2 Eingängen und den Oder-Schaltungen 2 und 3 mit je 2 Eingängen und den zugehörigen Leitungen.The circuit 14 ( Fig. 8) consists of the AND circuits 1 and 4 with 2 inputs each and the OR circuits 2 and 3 with 2 inputs each and the associated lines.

Die Schaltung 16 (Fig. 9) besteht aus der Impuls-Schaltung 29 und der Impuls-Wechselschaltung 32 und den zugehörigen Leitungen. The circuit 16 ( FIG. 9) consists of the pulse circuit 29 and the pulse changeover circuit 32 and the associated lines.

Die Impuls-Wechselschaltung (32) besteht aus den Flip-Flops 1 und 2 und den Und-Schaltungen 3 bis 5 mit je 2 Eingängen und der Negier-Schaltung 6 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung d. Die Impuls-Ausgänge haben die Bezeichnungen a und b. Der Rückstell-Eingang hat die Bezeichnung r (Fig. 9b).The pulse changeover circuit ( 32 ) consists of the flip-flops 1 and 2 and the AND circuits 3 to 5 , each with 2 inputs and the negation circuit 6 and the associated lines. The pulse input has the designation d. The pulse outputs have the designations a and b. The reset input has the designation r ( Fig. 9b).

Die Impuls-Schaltung 29 (Fig. 10a und 10b) besteht aus den Teil-Schaltungen 29a und 29b und somit aus 16 Flip-Flops 1 bis 16 und 16 Und-Schaltungen 21 mit je 2 Eingängen und 12 Und-Schaltungen 22 mit je 2 Eingängen und 4 Dioden 26 und der Oder-Schaltung 27 mit 2 Eingängen und den zugehörigen Leitungen.The pulse circuit 29 ( Fig. 10a and 10b) consists of the sub-circuits 29 a and 29 b and thus from 16 flip-flops 1 to 16 and 16 AND circuits 21 each with 2 inputs and 12 AND circuits 22 with 2 inputs each and 4 diodes 26 and the OR circuit 27 with 2 inputs and the associated lines.

Der Impuls-Zähler 15 (Fig. 11) besteht aus 9 Flip-Flops 1 bis 9 und 7 Und-Schaltungen 11 mit je 2 Eingängen und 9 Und- Schaltungen 12 mit je 2 Eingängen und der Oder-Schaltung 13 mit 5 Eingängen und dem weiteren Flip-Flop 15 und 2 Und- Schaltungen 16 und 2 Und-Schaltungen 17 mit je 2 Eingängen und 2 Negier-Schaltungen 18 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung a. Die Rückstell- Eingänge auf den Zählerstand 1 haben die Bezeichnungen r a und r b. Die Zählerstand-Ausgänge haben die Bezeichnungen 1 bis 9. Der Eingang u2 liegt im Betriebszustand ständig an H-Potential.The pulse counter 15 ( Fig. 11) consists of 9 flip-flops 1 to 9 and 7 AND circuits 11 with 2 inputs each and 9 AND circuits 12 with 2 inputs each and the OR circuit 13 with 5 inputs and the further flip-flop 15 and 2 AND circuits 16 and 2 AND circuits 17 , each with 2 inputs and 2 negation circuits 18 and the associated lines. The pulse input has the designation a. The reset inputs to counter reading 1 have the designations ra and r b. The meter reading outputs have the designations 1 to 9 . In the operating state, input u2 is constantly at H potential.

Die Anzeigeschaltung 45 (Fig. 12) ist um 3 Teil-Schaltungen verkürzt dargestellt und besteht aus einer Anfangs-Teil- Schaltung 1 und 6 mittleren Teil-Schaltungen 2 und einer Schluß-Teil-Schaltung 3. Eine mittlere Teil-Schaltung 2 besteht aus einer Und-Schaltung 3 mit 2 Eingängen und 2 Oder- Schaltungen 4 und 7 mit je 2 Eingängen und einer Oder-Schaltung 5 mit 2 Eingängen und einer Negier-Schaltung 6 und 2 Dioden 8 und einer Und-Schaltung 9 mit 3 Eingängen und einer Dekodierschaltung 10 und den zugehörigen Leitungen. Die Komma-Schieberegister haben die Nummern 50a und 50b. The display circuit 45 ( FIG. 12) is shown shortened by 3 sub-circuits and consists of an initial sub-circuit 1 and 6 middle sub-circuits 2 and a final sub-circuit 3 . A middle sub-circuit 2 consists of an AND circuit 3 with 2 inputs and 2 OR circuits 4 and 7 , each with 2 inputs and an OR circuit 5 with 2 inputs and a negation circuit 6 and 2 diodes 8 and an AND Circuit 9 with 3 inputs and a decoding circuit 10 and the associated lines. The comma shift registers have the numbers 50 a and 50 b.

Die Eingänge u2 liegen im Betriebszustand ständig an H-Potential. Die Eingänge r werden beim Antippen der Taste R von Abzweigungen des Ausgangs R2 rückstell-angesteuert. Der Ausgang K steuert das Schieberegister 21 mit Links-Verschiebetakten an. Der Ausgang I steuert das Schieberegister 55 mit Rechts-Verschiebetakten an. Die Ausgänge S1 steuern die Eingänge s1 des Schieberegisters 21 an. Die Ausgänge S2 steuern die Eingänge s2 des Schieberegisters 55 an. Die Ausgänge S3 steuern die Eingänge s3 an. Der Eingang t wird mit der Takt-Frequenz angesteuert. Der Ausgang L1 steuert mit einem H-Impuls die Rückstellung der Speicherreihe 22 an. Der Ausgang L2 steuert mit einem H-Impuls den Eingang l2 an und somit die Einblendung der vorherigen Zwischen- Ergebniszahl von der Speicherreihe 25 über die Tor-Schaltung 63 in die Speicherreihe 22 an. Der Ausgang L3 steuert mit einem H-Impuls die Rückstellung der Speicherreihe 25 an. Der Ausgang L4 steuert den Eingang l4 an und somit auch die Tor-Schaltung 63 an. Der Ausgang S4 hat dann H-Potential, wenn die Zahl 99999999 nach oben überlaufen ist oder die Zahl 00000000 nach unten überlaufen ist. Der Ausgang N1 steuert die erste Rückstellung des Schieberegisters 55 an. Der Ausgang N2 steuert die erste Rückstellung des Komma- Schieberegisters 50b an. Der Ausgang E1 steuert die zweite Rückstellung des Schieberegisters 55 an. Der Ausgang E2 steuert die zweite Rückstellung des Komma-Schieberegisters 50b an. Der Ausgang C1 steuert den Eingang c1 an. Der Ausgang I2 steuert den Eingang i2 der Schaltung 45 an. Der Ausgang I3 steuert den Eingang i3 an. Der Ausgang N4 steuert den Eingang n4 an. Der Ausgang N7 steuert den Eingang n7 an. Der Ausgang N5 steuert den Eingang n5 an. Der Ausgang N6 steuert den Eingang n6 an. Der Ausgang C4 steuert den Eingang c4 an. Der Ausgang C5 steuert den Eingang c5 an. Der Ausgang C6 steuert den Eingang c6 an. Der Ausgang C7 steuert den Eingang c7 an. Der Ausgang E8 steuert den Eingang e8 an. Der Ausgang F1 steuert den Eingang f1 an. Der Ausgang F2 steuert den Eingang f2 an. Der Ausgang B2 steuert den Eingang b2 an. Der Ausgang N8 steuert die eingeschränkte Gesamt-Rückstellung an, bei der nur die Speicherreihe 25 nicht rückgestellt wird. Der Ausgang P steuert den Eingang p an. Der Ausgang E3 steuert den Eingang e3 an. Der Ausgang B1 steuert den Eingang b1 an.In the operating state, inputs u2 are constantly at H potential. Inputs r are reset-controlled by tapping the R button on branches of output R2. The output K controls the shift register 21 with left shift clocks. The output I controls the shift register 55 with right shift clocks. The outputs S1 control the inputs s1 of the shift register 21 . The outputs S2 control the inputs s2 of the shift register 55 . The outputs S3 control the inputs s3. The input t is driven with the clock frequency. The output L1 controls the reset of the memory row 22 with an H pulse. The output L2 controls the input l2 with an H pulse and thus controls the insertion of the previous intermediate result number from the memory row 25 via the gate circuit 63 into the memory row 22 . The output L3 controls the reset of the memory row 25 with an H pulse. The output L4 controls the input l4 and thus also the gate circuit 63 . The output S4 has high potential if the number 99999999 has overflowed upwards or the number 00000000 has overflowed downwards. The output N1 controls the first reset of the shift register 55 . The output N2 controls the first reset of the comma shift register 50 b. The output E1 controls the second reset of the shift register 55 . The output E2 controls the second reset of the comma shift register 50 b. Output C1 controls input c1. The output I2 controls the input i2 of the circuit 45 . Output I3 controls input i3. The output N4 controls the input n4. Output N7 controls input n7. Output N5 controls input n5. Output N6 controls input n6. Output C4 controls input c4. The output C5 controls the input c5. The output C6 controls the input c6. Output C7 controls input c7. Output E8 controls input e8. Output F1 controls input f1. The output F2 controls the input f2. Output B2 controls input b2. The output N8 controls the restricted total reset, in which only the memory row 25 is not reset. The output P controls the input p. Output E3 controls input e3. Output B1 controls input b1.

Der Ausgang 1 steuert das Schieberegister 21 mit Links-Verschiebetakten an. Der Ausgang 2 steuert das Schieberegister 55 mit Links-Verschiebetakten an. Der Ausgang 3 steuert das Komma-Schieberegister 50a mit Links-Verschiebetakten an. Der Ausgang 4 steuert das Komma-Schieberegister 50b mit Links-Verschiebetakten an.Output 1 controls shift register 21 with left shift clocks. The output 2 controls the shift register 55 with left shift clocks. Output 3 controls the comma shift register 5 0 a with left shift clocks. The output 4 controls the comma shift register 50 b with left shift clocks.

Mittels Antippen der Taste M wird die Eingabe des Multiplikators in das Schieberegister 55 vor-angesteuert. Mittels Antippen der Taste A wird die Eingabe des zweiten Summanden in das Schieberegister 55 vor-angesteuert. Mittels Antippen der Taste S wird die Eingabe des Subtrahenden in das Schieberegister 55 vor-angesteuert. Mittels Antippen der Taste G wird die Takt-Ansteuerung der Schaltung 16 ausgelöst und somit der Ablauf der Multiplikation oder Addition oder Subtraktion ausgelöst. Mittels Antippen der Taste A ohne vorherige Rückstellung wird die Eingabe des weiteren Summanden in die Schieberegister 21 und 55 vor-angesteuert. Mittels Antippen der Taste S ohne vorherige Rückstellung wird die Eingabe eines Subtrahenden oder eines weiteren Subtrahenden in die Schieberegister 21 und 55 vor-angesteuert.By tapping the M key, the input of the multiplier into the shift register 55 is precontrolled. By pressing the key A, the input of the second addend in the shift register 55 is precontrolled. By pressing the S key, the input of the subtrahend in the shift register 55 is pre-controlled. Tapping the G key triggers the clock control of the circuit 16 and thus triggers the multiplication or addition or subtraction process. By pressing the key A without resetting the input of the further addend in the shift registers 21 and 55 is pre-controlled. By tapping the S key without resetting, the input of a subtrahend or a further subtrahend into the shift registers 21 and 55 is pre-controlled.

In Fig. 3 ist die Schaltung 43 der Tetraden- Schaltung 6 dargestellt.In Fig. 3, the circuit 43 of the tetrad circuit 6 is shown.

In Fig. 14 ist die Schaltung 44 der Tetraden-Schaltung 6 dargestellt.In Fig. 14, the circuit 44 is shown the tetrad circuit 6.

In Fig. 15 ist die Neuner-Komplement- Schaltung 23b der Tetraden-Schaltung 6 dargestellt. In Fig. 15, the nine's complement circuit 23 is the tetrad circuit 6 shown b.

Beim Multiplizieren ergibt sich die Wirkungsweise dieser Rechenschaltung wie folgt: Zuerst muß diese Rechenschaltung mittels Antippen der Taste R rückgestellt werden, sofern sie nicht schon rückgestellt ist. In dieser Grund-Stellung ist die Eingabe der ersten Zahl vor-angesteuert und somit auch die Eingabe des Multiplikanden vor-angesteuert und wird der Multiplikand über die Tastatur 10 der Schaltung 20 in die Schieberegister 21 und 55 eingetippt. Hierbei sind die Tor-Schaltungen 6 und 7 vor-angesteuert. Die Ziffern werden in normaler Reihenfolge eingetippt; wenn als Multiplikand die Zahl 6745 zur Verarbeitung kommt, wird somit zuerst die Ziffer 6 eingetippt. Alle sonstigen Eingabezahlen werden auch in dieser Reihenfolge eingetippt. Ein eventuelles Komma wird in der richtigen Reihenfolge über die Taste P eingetippt. Der Eingang n3 liegt hierbei vom Ausgang N3 an H- Potential; somit ist die Tor-Schaltung 61 vor-angesteuert und wird das Eintippen dieses Multiplikanden vom Schieberegister 55 aus von der Anzeigeschaltung 45 angezeigt. Nach diesem Eintippen des Multiplikanden wird die Taste M angetippt und damit die Eingabe des Multiplikators vor-angesteuert, welcher nur in das Schieberegister 55 eingetippt wird (auch über die Tastatur 10). Hierbei ist nur die Tor- Schaltung 7 vor-angesteuert und wird der Multiplikator somit von den Ausgängen S2 der Schaltung 20 über die Eingänge s2 in das Schieberegister 55 eingetippt. Auch hierbei liegt der Eingang n3 an H-Potential. Nach dem sich nun jede der beiden Eingabezahlen in ihrem Schieberegister befindet, wird die Taste G angetippt und damit der additive Multiplikations- Ablauf ausgelöst, indem über die Und-Schaltung 4 der Teil-Schaltung 12b die Schaltung 16 und damit deren Impuls- Schaltung 29 mit der Takt-Frequenz angesteuert wird. Falls als Multiplikator die Zahl 9473 zur Verarbeitung kommt, wird nun zuerst die Ziffer 3 verarbeitet, indem der Multiplikand 3mal zur vorherigen Zwischen-Ergebniszahl addiert wird und somit zuerst zur Zahl 00000000 addiert wird. Dann wird vom Ausgang K das Schieberegister 21 mit einem Links- Verschiebetakt angesteuert und vom Ausgang I das Schieberegister 55 mit einem Rechts-Verschiebetakt abgesteuert, womit an den Eingängen s3 der Schaltung 12 die Ziffer 7 anliegt. Nach 7 Additions-Zyklen ist auch diese zweite Multiplikatorziffer 7 verarbeitet, indem in der Haupt-Schaltung 10 sieben Additions-Zyklen durchgesteuert wurden (von der Schaltung 16 aus). Dann wird wieder vom Ausgang K das Schieberegister 21 mit einem Links-Verschiebetakt angesteuert und vom Ausgang I das Schieberegister 55 mit einem Rechts- Verschiebetakt angesteuert, womit an den Eingängen s3 der Schaltung 12 die Ziffer 4 anliegt. Dann folgt nach demselben Prinzip die Verarbeitung dieser Multiplikatorziffer 4 und dann die Verarbeitung der Multiplikatorziffer 9, womit dieser Multiplikations-Ablauf zu Ende ist. Wenn ein Multiplikator nach dem Muster 50038 zur Verarbeitung kommt, werden auch diese beiden Takt-Verschiebungen vom Ausgang K und vom Ausgang I angesteuert und die nächste Zwischen-Ergebniszahl mittels der Tor-Schaltung 64 gesperrt. Wenn der ganze Multiplikator aufgearbeitet ist, hat der Ausgang C5 des Schieberegisters 55 H-Potential und wird somit über den Eingang c5 das Flip-Flop 2 der Schaltung 12a in seine Rechts-Stellung gekippt. In diesem Fall kippt nicht nur das Flip-Flop 2 der Schaltung 12a in seine Links-Stellung, sondern kommt der H- Impuls des Ausgangs f der Schaltung 16 auch bei der nun vor-angesteuerten Und-Schaltung 8 zur Wirkung, indem deren Ausgang einen H-Impuls liefert, mit dem einerseits über die Oder-Schaltungen 9 und 28 das Flip-Flop 19 der Schaltung 20 in seine Rechts-Stellung gekippt wird und andererseits das Flip-Flop 3 in seine Links-Stellung gekippt wird. Damit ist vom Ausgang C1 auch die Tor-Schaltung 62 vor-angesteuert und wird nun von der Anzeigeschaltung 45 die Ergebniszahl angezeigt. Das H-Potential des Ausgangs I2 steuert den Eingang i2 der Anzeigeschaltung 45 an und blendet damit den Komma-Index vom Komma-Schieberegister 50a in die Anzeige ein. Das H-Potential des Ausgangs I3 liefert die Vor-Ansteuerung für die Und-Schaltung 47, deren Ausgang S4 den Überlauf anzeigt, wenn die Ergebniszahl die Zahl 99999999 überschreitet. When multiplying, the operation of this arithmetic circuit is as follows: First, this arithmetic circuit must be reset by pressing the R key, unless it has already been reset. In this basic position, the input of the first number is pre-activated and thus also the input of the multiplicand is pre-activated and the multiplicand is typed into the shift registers 21 and 55 via the keyboard 10 of the circuit 20 . Here the gate circuits 6 and 7 are pre-activated. The digits are typed in in the normal order; If the number 6745 is processed as a multiplicand, the number 6 is typed in first. All other input numbers are also typed in this order. A possible comma is entered in the correct order using the P key. The input n3 is connected to the H potential from the output N3; the gate circuit 61 is thus pre-activated and the input of this multiplicand from the shift register 55 is indicated by the display circuit 45 . After the multiplicand has been typed in, the M key is tapped and the input of the multiplier is thus triggered, which is only typed into the shift register 55 (also via the keyboard 10 ). In this case, only the gate circuit 7 is pre-activated and the multiplier is thus typed into the shift register 55 by the outputs S2 of the circuit 20 via the inputs s2. Here too, input n3 is at H potential. After the now each of the two input numbers is in its shift register, the G button is pressed halfway, triggering the end of the additive multiplication by via the AND circuit 4 of the sub-circuit 12 b, the circuit 16 and therefore the pulse circuit 29 is driven with the clock frequency. If the number 9473 is processed as a multiplier, the number 3 is now processed first by adding the multiplicand 3 times to the previous intermediate result number and thus first adding it to the number 00000000. Then the shift register 21 is driven by the output K with a left shift clock and the shift register 55 is driven by the output I with a right shift clock, which means that the number 7 is present at the inputs s3 of the circuit 12 . After 7 addition cycles, this second multiplier digit 7 is also processed, in that seven addition cycles were controlled in the main circuit 10 (from the circuit 16 ). Then the shift register 21 is driven again by the output K with a left shift clock and the shift register 55 is driven by the output I with a right shift clock, whereby the number 4 is present at the inputs s3 of the circuit 12 . This is followed by the processing of this multiplier number 4 and then the processing of the multiplier number 9, which ends this multiplication process. If a multiplier according to the pattern 50038 is processed, these two clock shifts are also controlled by the output K and by the output I and the next intermediate result number is blocked by the gate circuit 64 . If the entire multiplier is processed, the output C5 has the shift register 55 H-potential and is thus a tilted via the input c5 the flip-flop 2 of the circuit 12 to its right position. In this case, not only does the flip-flop 2 of the circuit 12 a flip to its left position, but the H pulse of the output f of the circuit 16 also comes into effect in the now pre-controlled AND circuit 8 by its output delivers an H pulse with which, on the one hand, the flip-flop 19 of the circuit 20 is tilted into its right position via the OR circuits 9 and 28 and, on the other hand, the flip-flop 3 is tilted into its left position. The gate circuit 62 is thus also pre-activated by the output C1 and the result number is now displayed by the display circuit 45 . The H potential of the output I2 controls the input i2 of the display circuit 45 and thus fades the comma index from the comma shift register 50 a into the display. The H potential of the output I3 provides the pre-control for the AND circuit 47 , the output S4 of which indicates the overflow when the number of results exceeds the number 99999999.

Beim Addieren ergibt sich die Wirkungsweise dieser Rechen- Schaltung wie folgt: Zuerst muß diese Rechenschaltung auch mittels Antippen der Taste R rückgestellt werden, sofern sie nicht schon rückgestellt ist. In dieser Grund-Stellung ist auch für Addition und Subtraktion die Eingabe der ersten Zahl vor-angesteuert, weil bei Multiplikation und Addition und Subtraktion die erste Zahl immer in die Schieberegister 21 und 55 eingetippt wird. Somit wird als erstes der erste Summand in die Schieberegister 21 und 55 eingetippt. Hierbei ist zu beachten, daß beide Zahlen dieselbe Komma- Stellen-Anzahl aufweisen müssen, sofern diese Komma-Stellen haben oder eine der beiden Eingabezahlen Komma-Stellen hat. Wenn die Zahl 3752,8 zur Zahl 94 758,136 addiert wird, muß somit die erste Zahl mit 2 Nullen versehen werden (3752,800). Nachdem nun die erste Zahl um 2 Nullen verlängert als erster Summand über die Tastatur 10 in die Schieberegister 21 und 55 eingetippt ist, folgt das Antippen der Taste A (Addition). Dann wird über die Tastatur 10 der zweite Summand in das Schieberegister 55 eingetippt. Dann wird die Taste G angetippt. Hierbei wird zunächst vom Ausgang L4 der Eingang l4 mit einem H-Impuls angesteuert und damit der zweite Summand vom Schieberegister 55 über die Tor-Schaltung 63 in die Speicherreihe 22 eingeblendet. Wenn dieser Impuls zu Ende ist, hat der Ausgang N7 H-Potential, mit dem über den Eingang n7 die Und-Schaltung 4 der Schaltung 12b vor-angesteuert wird und damit die Takt-Durchsteuerung der Schaltung 16 beziehungsweise deren Impuls-Schaltung 29 ausgelöst wird. Hierbei wird vom Ausgang C6 der Eingang c6 der Schaltung 12a mit H-Potential angesteuert und damit das Flip-Flop 2 in seine Rechts-Stellung gekippt. Somit ist nun nur ein Additions- Zyklus vor-angesteuert und wird die Schaltung 16 nur einmal Takt-durchgesteuert, weil schon am Ende der ersten Takt-Durchsteuerung der Impuls-Schaltung 27 die Und-Schaltung 8 den Ausschalt-Impuls liefert, welcher über die Oder- Schaltungen 9 und 28 das Flip-Flop 19 in seine Rechts-Stellung kippt und das Flip-Flop 3 in seine Links-Stellung kippt. Vom Ausgang C1 wird hierbei auch der Eingang c1 mit H-Potential angesteuert und damit die Tor-Schaltung 62 vor-angesteuert. Mit dem H-Potential des Ausgangs I2 wird hierbei auch der Komma-Index vom Schieberegister 50a in die Anzeige eingeblendet. Mit dem H-Potential des Ausgangs I3 wird hierbei auch die Und-Schaltung 47 der Teil-Schaltung 10b vor-angesteuert. Auch hierbei ist die Tor-Schaltung 61 mit der Rechts-Kippung des Flip-Flops 19 wieder vor-angesteuert und sind somit auch beide Tor-Schaltungen (61 und 62) vor- angesteuert und wird somit die Ergebniszahl von der Anzeige- Schaltung 45 angezeigt, weil beide Tor-Schaltungen vor- angesteuert sind. Wenn Zahlen ohne Komma-Stellen zusammenaddiert werden, wird an keine der beiden Eingabezahlen eine oder mehrere Nullen angehängt.When adding, the operation of this arithmetic circuit is as follows: First, this arithmetic circuit must also be reset by pressing the R key, provided that it has not already been reset. In this basic position, the input of the first number is also pre-controlled for addition and subtraction, because in the case of multiplication and addition and subtraction, the first number is always typed into the shift registers 21 and 55 . Thus, the first summand is first typed into the shift registers 21 and 55 . It should be noted here that both numbers must have the same number of decimal places, provided that they have decimal places or one of the two input numbers has decimal places. If the number 3752.8 is added to the number 94 758.136, the first number must be provided with 2 zeros (3752.800). Now that the first number has been extended by 2 zeros as the first summand is typed into the shift registers 21 and 55 via the keyboard 10 , the A key (addition) is pressed. Then the second summand is typed into the shift register 55 via the keyboard 10 . Then the G button is pressed. In this case, input L4 is first driven from output L4 with an H pulse and thus the second summand from shift register 55 is faded into memory row 22 via gate circuit 63 . If this pulse is over, the output N7 H-potential to which on the input, the AND circuit 4 n7 of the circuit 12 b is driven in front and thus the stroke through control of the circuit 16 and the pulse circuit 29 triggered becomes. Here, the input c6 of the circuit 12 is a driven with H potential and thus the flip-flop 2 is tilted in its right position from the output of C6. Thus, now only one addition cycle is pre-activated and the circuit 16 is clock-controlled only once, because at the end of the first clock activation of the pulse circuit 27, the AND circuit 8 supplies the switch-off pulse, which via the OR circuits 9 and 28 flip-flop 19 tilts into its right position and flip-flop 3 tilts into its left position. From the output C1, the input c1 is also driven with H potential and the gate circuit 62 is thus driven. With the H potential of the output I2, the comma index from the shift register 50 a is also shown in the display. With the H-potential of the output I3 and the AND circuit 47 of the sub-circuit 10 b is in this case driven upstream. Here, too, the gate circuit 61 is pre-activated again when the flip-flop 19 is tilted to the right, and thus both gate circuits ( 61 and 62 ) are also pre-activated and the result number is thus displayed by the display circuit 45 , because both gate circuits are controlled. If numbers without a comma are added together, one or more zeros are not added to either of the two input numbers.

Falls zu einer vorherigen Ergebniszahl eine weitere Zahl addiert wird, wird die Taste R (Gesamt-Rückstellung) nicht angetippt, sondern vor der Eingabe dieser weiteren Zahl nur die Taste A angetippt. In diesem Fall wird die weitere Zahl nicht nur in das Schieberegister 55 eingetippt, sondern in die Schieberegister 21 und 55, damit die vorherige Ergebniszahl normal weiter-verarbeitet werden kann und somit über die Torschaltung 63 in die Speicherreihe 22 eingeblendet werden kann. In diesem Fall wird somit die weitere Zahl vom Schieberegister 21 aus verarbeitet. Bei der Verarbeitung von zwei neuen Zahlen wird also die zweite Zahl von der Speicherreihe 22 aus verarbeitet und bei der Weiter-Verarbeitung der vorherigen Ergebniszahl die zweite Zahl vom Schieberegister 21 aus verarbeitet, damit die vorherige Ergebniszahl immer in dasselbe Hilfsmittel (Speicherreihe 22) eingeblendet werden kann. Bei der Weiter-Verarbeitung einer vorherigen Ergebniszahl wird also die weitere Zahl vom Schieberegister 21 aus verarbeitet und wird somit in die Schieberegister 21 und 55 eingetippt. Der weitere Verlauf dieser Addition ist gleich, wie bei einer normalen Addition.If a further number is added to a previous result number, the R (total reset) key is not touched, but only the A key is pressed before entering this further number. In this case, the further number is not only typed into the shift register 55 , but into the shift registers 21 and 55 , so that the previous result number can be processed further normally and can thus be faded into the memory row 22 via the gate circuit 63 . In this case, the further number is thus processed from the shift register 21 . When processing two new numbers, the second number is thus processed from the memory row 22 and when the previous result number is processed further, the second number is processed from the shift register 21 , so that the previous result number is always shown in the same tool (memory row 22 ) can. When a previous result number is processed further, the further number is thus processed from the shift register 21 and is thus typed into the shift registers 21 and 55 . The further course of this addition is the same as for a normal addition.

Bei Subtraktion wird somit bei Neu-Eingabe beider Zahlen der Subtrahend von der Speicherreihe 22 aus verarbeitet und bei der Weiter-Verarbeitung der vorherigen Ergebniszahl der Subtrahend vom Schieberegister 21 aus verarbeitet, damit die vorherige Ergebniszahl von der Speicherreihe 25 in die Speicherreihe 22 eingeblendet werden kann. Aus diesem Grund weist die Tetraden-Schaltung 6 zwei Neuner-Komplementschaltungen 23a und 23b auf, von denen bei Subtraktion entweder die Neuner-Komplementschaltung 23a oder die Neuner-Komplementschaltung 23b mit L-Potential vor-angesteuert ist. Wenn der Minuend keine vorherige Ergebniszahl ist, ist somit der Subtrahend in der Speicherreihe 22 gespeichert und liegt der Eingang c1 der Tetraden-Schaltung 6 an L-Potential. Wenn der Minuend eine vorherige Ergebniszahl ist, ist somit der Subtrahend im Schieberegister 21 gespeichert und liegt der Eingang c2 der Tetraden-Schaltung 6 an L-Potential. In der Einstellung für Addition oder Subtraktion besteht somit nur der Unterschied, daß bei Addition die Ausgänge F1 und F2 H-Potential haben und bei Subtraktion wahlweise der Ausgang B1 oder B2 das Ansteuer- H-Potential für die Neuner-Komplementschaltung 23a oder 23b liefert.In the case of subtraction, the subtrahend is thus processed from the memory row 22 when both numbers are re-entered, and the subtrahend is processed from the shift register 21 during further processing of the previous result number, so that the previous result number can be faded into the memory row 22 from the memory row 25 . For this reason, the tetrads circuit 6, two nine-Komplementschaltungen 23 a and 23 b, of which at b subtracting either the nine-complement circuit 23 a or the nine-complement circuit 23 is driven pre-L-potential. If the minuend is not a previous result number, the subtrahend is thus stored in the memory row 22 and the input c1 of the tetrad circuit 6 is at L potential. If the minuend is a previous result number, the subtrahend is thus stored in the shift register 21 and the input c2 of the tetrad circuit 6 is at L potential. In the setting for addition or subtraction, there is only the difference that the outputs F1 and F2 have H potential for addition and, for subtraction, either output B1 or B2 the drive H potential for the nine-complement circuit 23 a or 23 b delivers.

Wenn der Divisor-Bereich auf die Divisorzahlen 2 bis 100 eingeschränkt wird, können unter Zuhilfenahme einer entsprechenden Tabelle auch Divisionen ausgeführt werden. In diesem Fall muß für den Divisor aus dieser Tabelle der Reziprok-Wert (Kehrwert) des Divisors entnommen werden. Für den Divisor 28 kommt in diesem Fall der Kehrwert 0,03571 zur Verwendung und wird der Dividend mit dieser Zahl multipliziert. Dieser Kehrwert kann mit 4 oder 5 oder 6 oder 7 oder 8 Komma-Stellen verwendet werden und hat somit jede Tabelle für die Zahlen 2 bis 100 diese Kehrwerte mit einer bestimmten Kommastellen-Anzahl.If the divisor range is from 2 to 100 is restricted, with the help of an appropriate Divisions also run table. In In this case, the divisor from this table must have the Reciprocal value (reciprocal) of the divisor. In this case, the reciprocal value comes for the divisor 28 0.03571 for use and will be the dividend with this Multiplied number. This reciprocal can be 4 or 5 or 6 or 7 or 8 decimal places are used and thus has each table for the numbers 2 to 100 these reciprocal values with a certain number of decimal places.

Diese Rechenschaltung weist den Vorteil auf, daß sie nur 2 4-fache Schieberegister hat und daß das Steuerwerk sehr einfach ist. This arithmetic circuit has the advantage that it only 2 Has 4-fold shift registers and that the control unit is very simple is.

Im Leitungs-Bereich Q sind in Richtung des Pfeiles Dioden angeordnet.In line area Q there are diodes in the direction of the arrow arranged.

Bei der Ausführung D dieser Rechenschaltung wird die Anzeige- Schaltung 45 direkt vom Schieberegister 55 angesteuert.In version D of this arithmetic circuit, the display circuit 45 is driven directly by the shift register 55 .

Die Ausführung B dieser Rechenschaltung ist so ausgebildet, daß 10-stellige Eingabe-Zahlen verarbeitet werden können; in diesem Fall haben die Schieberegister 21 und 55 und die Speicherreihen 22 und 25 eine Länge von 10 Teil-Schaltungen.The version B of this arithmetic circuit is designed so that 10-digit input numbers can be processed; in this case the shift registers 21 and 55 and the memory rows 22 and 25 have a length of 10 sub-circuits.

Die Ausführung C dieser Rechenschaltung ist so ausgebildet, daß 12-stellige Eingabe-Zahlen verarbeitet werden können; in diesem Fall haben die Schieberegister 21 und 55 und die Speicherreihen 22 und 25 eine Länge von 12 Teil-Schaltungen.The version C of this arithmetic circuit is designed so that 12-digit input numbers can be processed; in this case the shift registers 21 and 55 and the memory rows 22 and 25 have a length of 12 sub-circuits.

Die vorliegende Rechenschaltung weist somit im Vergleich mit der Rechenschaltung nach P 42 42 779.7 die Haupt-Unterschiede auf, daß sie keine Einrichtung zum Dividieren aufweist und daß bei Addition und Subtraktion bei der Verarbeitung von Zahlen mit Komma-Stellen die Komma-Stellen- Differenz durch Anhängen von Null-Ziffern an die betreffende Zahl ausgeglichen werden muß. Andererseits hat die vorliegende Rechenschaltung nur 2 vier-fache Schieberegister und ein viel einfacheres Steuerwerk. Die Verwendbarkeit der vorliegenden Rechenschaltung im nicht-technischen Bereich ist trotzdem ausreichend gut, weil hierbei zum Dividieren der Divisor-Zahlen-Bereich 2 bis 100 zur Ausführung von multiplikativen Divisionen ausreicht. Damit kann maximal eine 8-stellige Zahl durch die Zahl 99 (mit Zusatz-Tabelle) durch die Zahl 999) dividiert werden, indem der Reziprok-Wert des Divisors als Multiplikator eingetippt wird und damit der Dividend multipliziert wird.The present calculation circuit thus shows a comparison the main differences with the arithmetic circuit according to P 42 42 779.7 that it has no means for dividing and that in addition and subtraction in processing of numbers with comma digits the comma digits Difference by appending zero digits to the one in question Number must be balanced. On the other hand, the present one Arithmetic circuit only 2 four-fold shift registers and a much simpler control unit. The usability of the present Arithmetic circuit in the non-technical area is nevertheless good enough because it divides the Divisor numbers range 2 to 100 for executing multiplicative Divisions is sufficient. This can be a maximum of 8 digits Number through the number 99 (with additional table) the number 999) can be divided by the reciprocal of the Divisors is typed in as a multiplier and thus the Dividend is multiplied.

Claims

1. Electronic computing circuit, which is designed on the one hand so that multiplications can be carried out with it and on the other hand has no device with which divisions can be carried out in the normal way, characterized in that it is designed such that additions and subtractions can also be carried out with it are.

2. Electronic arithmetic circuit according to claim 1, characterized characterized in that the multiplications on additive Way to execute and that to add and subtract the same basic circuit is used as to multiply.

3. Electronic arithmetic circuit according to claim 1 or Claims 1 and 2, characterized in that as the basic Arithmetic circuit after a multiplier circuit P. . . . . . . is used.

4. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that a tetrad circuit ( 11 ) is used, which is pre-activated on addition or subtraction.

5. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that the tetrad circuit ( 11 ) subtracted in a fake manner and with 2 nine's complement circuits ( 23 a ) and ( 23 b) is provided and is thus designed such that the right-hand side or the left-hand side decimal digits to be processed are processed as subtrahend digits.

6. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that when subtracting and re-entering both numbers (the minute and the subtrahend ) the number stored in the memory row ( 22 ) is processed as a subtrahend because the tetrad circuit ( 11 ) is driven at its input (c1) with L potential.

7. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6, characterized in that with subtraction with further processing of the previous one Result number as a minuend the number stored in the shift register ( 21 ) is processed as a subtrahend because the tetrad circuit ( 11 ) is driven at its input (c2) with L potential.

8. Electronic arithmetic circuit according to claim 1 and 2 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 7, characterized in that when added in comparison with subtraction only the tetrad circuit ( 11 ) is switched by with addition, the outputs (F1 and F2) have H potential and with subtraction either the output (B1) or the output (B2) has H potential.

9. Electronic computing circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6 or according to claim 1 to 7 or according to claim 1 to 8, characterized in that a tetrad circuit ( 11 ) is used in the special versions, which processes the input numbers in the 54 321 code, and that this arithmetic circuit is designed accordingly in another respect.