DE4239964A1

DE4239964A1 - Calculating circuit for adding, subtraction, multiplication and division - adds and subtracts in negative number range, and also in transition range

Info

Publication number: DE4239964A1
Application number: DE4239964A
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1992-07-14
Filing date: 1992-11-27
Publication date: 1994-06-01

Abstract

The calculator adds and subtract negative numbers. A tetrade circuit is included which operates so that numbers running through the left or running through the right can be processed as subtracted numbers when left side or right side-complement processing occurs. The main circuit consists of the tetrade circuit for addition and subtraction and a gate circuit system. Numbers are transferred from the memory row to the shift register. The calculator also multiplies and divides, and includes four 32-way gate circuits. The memory row consists of a flip-flop.

Description

Gegenstand der Erfindung ist die Ausführung B der Rechen- Schaltung nach P 42 34 975.3, welche vier 32-fache Tor- Schaltungen aufweist und keinen Schieberegister-Transfer aufweist. Die vorliegende Rechenschaltung hat sechs 32- fache Tor-Schaltungen und somit zwei 32-fache Tor-Schalt ungen mehr. Die Type B ist so ausgebildet, daß auch im Mi nus-Bereich und im Übergangs-Bereich addiert und subtra hiert werden kann.The invention relates to version B of the computing Circuit according to P 42 34 975.3, which four 32-fold Circuits and no shift register transfer having. The present calculation circuit has six 32- multiple gate circuits and thus two 32-fold gate switching more. The Type B is designed so that even in the Mi nus area and in the transition area added and subtractive can be hated.

In Fig. 1a bis 1c ist die Haupt-Schaltung 10 dargestellt, welche aus den Teil-Schaltungen 10a bis 10c besteht. In Fig. 2a bis 2e ist das Haupt-Steuerwerk 12 dargestellt, welches aus den Teil-Schaltungen 12a bis 12e besteht. In Fig. 3 ist die Ziffern-Eingabeschaltung 20 dargestellt. In Fig. 4 ist die Schaltung 60 dargestellt. In Fig. 5 ist die Tetraden-Schaltung 6 dargestellt. In Fig. 6 ist der Impuls- Zähler 80 der Schaltung 60 dargestellt. In Fig. 7 ist das Zusatz-Steuerwerk 85 dargestellt. In Fig. 8 ist die Tetra denschaltung 6b dargestellt. In Fig. 9 bis 11 sind die Zusatz-Schaltungen 41 und 42 und 23b der Tetraden-Schaltung 6b der Rechenschaltung Type 3 dargestellt. In Fig. 12 ist die Anordnung des Schieberegisters 90 und der Anzeigeschalt ung 45 und der Tor-Schaltungen 61 bis 66 in bezug auf die Haupt-Schaltung 10 dargestellt, welche aus den Teil-Schalt ungen 10a bis 10c besteht.In Figs. 1a to 1c, the main circuit 10 is shown, which consists of the sub-circuits 10 a to 10 c. In Fig. 2a to 2e, the main control unit 12 is shown, which consists of the sub-circuits 12 a to 12 e. In Fig. 3 the numeric input circuit 20 is shown. The circuit 60 is shown in FIG . In FIG. 5, the tetrads circuit 6 is shown. In FIG. 6, the pulse counter 80 of the circuit 60 illustrated. In Fig. 7, the auxiliary control unit 85 is shown. In Fig. 8, the tetrahedral circuit 6 b is shown. In FIGS. 9 to 11, the addition circuits 41 and 42 and 23 of the tetrads circuit 6 b of the arithmetic circuit shown Type 3 b. In Fig. 12, the arrangement of the shift register 90 and the display circuit 45 and the gate circuits 61 to 66 is shown in relation to the main circuit 10 , which consists of the sub-circuits 10 a to 10 c.

Die Teil-Schaltung 12a des Haupt-Steuerwerks 12 (Fig. 2a) besteht aus dem Schieberegister 90 und der Schaltung 18 und dem Flip-Flop 25 und den Tor-Schaltungen 27 und 28, wel che eventuell entfallen und der Und-Schaltung 23 mit 2 Ein gängen und den Oder-Schaltungen 26 und 29 und 35 mit je 2 Eingängen und der Oder-Schaltung 34 mit 3 Eingängen und der Negier-Schaltung 31 und den zugehörigen Leitungen. The sub-circuit 12 a of the main control unit 12 ( FIG. 2a) consists of the shift register 90 and the circuit 18 and the flip-flop 25 and the gate circuits 27 and 28 , which may be omitted and the AND circuit 23rd with 2 inputs and the OR circuits 26 and 29 and 35 with 2 inputs each and the OR circuit 34 with 3 inputs and the negation circuit 31 and the associated lines.

Die Teil-Schaltung 12b des Haupt-Steuerwerks 12 (Fig. 2b) besteht aus der Schaltung 60 und den Flip-Flops 1 bis 6 und 6 Tipp-Schaltern 8 und den Und-Schaltungen 11 bis 13 mit je 2 Eingängen und den Oder-Schaltungen 14 und 22 mit je 2 Eingängen und den Oder-Schaltungen 9 und 17 mit je 3 Eingängen und den Negier-Schaltungen 20 und 21 und 58 und den zugehörigen Leitungen.The sub-circuit 12 b of the main control unit 12 ( Fig. 2b) consists of the circuit 60 and the flip-flops 1 to 6 and 6 tap switches 8 and the AND circuits 11 to 13 , each with 2 inputs and the OR -Circuits 14 and 22 with 2 inputs each and the OR circuits 9 and 17 with 3 inputs each and the Negier circuits 20 and 21 and 58 and the associated lines.

Die Teil-Schaltung 12c des Haupt-Steuerwerks 12 (Fig. 2c) besteht aus der Impuls-Schaltung 24 und den Tor-Schalt ungen 28 und 29 und 44 und 46 und 67. An weiteren Teilen be steht diese Teil-Schaltung 12c aus den Flip-Flops 25 und 32 und 33 und den Und-Schaltungen 27 und 39 und 42 und 52 und 47 und 53 mit je 2 Eingängen und den Oder-Schaltungen 34 und 41 mit je 2 Eingängen und 31 und 49 mit je 3 Eingängen und den Negier-Schaltungen 36 bis 38 und den zugehörigen Leit ungen.The sub-circuit 12 c of the main control unit 12 ( Fig. 2c) consists of the pulse circuit 24 and the gate circuits 28 and 29 and 44 and 46 and 67 . In other parts, this sub-circuit 12 c consists of the flip-flops 25 and 32 and 33 and the AND circuits 27 and 39 and 42 and 52 and 47 and 53 with 2 inputs each and the OR circuits 34 and 41 with 2 inputs each and 31 and 49 with 3 inputs each and the Negier circuits 36 to 38 and the associated lines.

Die Teil-Schaltung 12 d des Haupt-Steuerwerks 12 (Fig. 2 d) besteht aus der Impuls-Schaltung 32 und der Impuls- Wechselschaltung 36 und dem Flip-Flop 23 und der Tor-Schalt ung 68 und den Und-Schaltungen 24 bis 27 und 30 und 47 und 52 mit je 2 Eingängen und den Oder-Schaltungen 33 und 46 und 53 mit je 2 Eingängen und der Oder-Schaltung 34 mit 3 Ein gängen und der Und-Schaltung 31 mit 3 Eingängen und der Ne gier-Schaltung 37 und 2 Dioden 35 und den zugehörigen Leit ungen.The sub-circuit 12 d of the main control unit 12 ( Fig. 2 d) consists of the pulse circuit 32 and the pulse switching circuit 36 and the flip-flop 23 and the gate circuit 68 and the AND circuits 24 to 27 and 30 and 47 and 52 with 2 inputs each and the OR circuits 33 and 46 and 53 with 2 inputs each and the OR circuit 34 with 3 inputs and the AND circuit 31 with 3 inputs and the Neier circuit 37 and 2 diodes 35 and the associated lines.

Die Teil-Schaltung 12 e des Haupt-Steuerwerks 12 (Fig. 2 e) besteht aus den Schaltungen 13 und 30 und den Flip- Flops 34 und 35 und 48 und den Und-Schaltungen 36 bis 43 mit je 2 Eingängen und der Oder-Schaltung 46 mit 2 Eingängen und der Oder-Schaltung 45 mit 4 Eingängen und den zugehörigen Leitungen.The sub-circuit 12 e of the main control unit 12 ( FIG. 2 e) consists of the circuits 13 and 30 and the flip-flops 34 and 35 and 48 and the AND circuits 36 to 43 , each with 2 inputs and the OR Circuit 46 with 2 inputs and the OR circuit 45 with 4 inputs and the associated lines.

Die Schaltung 60 (Fig. 4) besteht aus dem Impuls-Zähler 80 und der Start-Schaltung 38 und den Flip-Flops 1 und 2 und den Und-Schaltungen 5 bis 9 mit je 2 Eingängen und den Oder- Schaltungen 15 und 16 mit je 2 Eingängen und 4 Dioden 18 und den zugehörigen Leitungen.The circuit 60 ( FIG. 4) consists of the pulse counter 80 and the start circuit 38 and the flip-flops 1 and 2 and the AND circuits 5 to 9 with 2 inputs each and the OR circuits 15 and 16 with 2 inputs and 4 diodes 18 and the associated lines.

Diese Rechenschaltung ist ausreichend vollständig in P 42 34 975.3 dargestellt und beschrieben. In der vorliegenden Patentanmeldung sind nur diejenigen Schaltungen und Teil- Schaltungen dargestellt, welche im Vergleich mit der Rechen- Schaltung nach P 42 34 975.3 verbessert wurden. Abweichend von dieser Regel sind in der vorliegenden Patentanmeldung auch die Fig. 1a bis 1c dargestellt. Die Fig. 5 von P 42 34 975.3 ist jetzt hinfällig, ebenso die Fig. 13 von dieser Patentanmeldung. Die Schaltung 18 ist nur in der Haupt-Patentanmeldung (P 42 23 125.6) dargestellt und be schrieben. Die Schaltung 13 der Schaltung 12 e ist in P 42 18 870.9 dargestellt und beschrieben.This arithmetic circuit is shown and described in sufficient detail in P 42 34 975.3. In the present patent application only those circuits and sub-circuits are shown which have been improved in comparison with the arithmetic circuit according to P 42 34 975.3. In deviation from this rule, FIGS. 1a to 1c are also shown in the present patent application. The Fig. 5 of P 42 34 975.3 is now obsolete, as is the Fig. 13 of this patent application. The circuit 18 is shown and written only in the main patent application (P 42 23 125.6). The circuit 13 of the circuit 12 e is shown and described in P 42 18 870.9.

Die Schieberegister werden von den Ausgängen 1 bis 7 der Schaltung 70 wie folgt angesteuert: Vom Ausgang 1 wird das Schieberegister 22 links-verschiebend Takt-angesteuert. Vom Ausgang 2 werden die Schieberegister 21a und 21b links verschiebend Takt-angesteuert. Vom Ausgang 3 wird das Schieberegister 90 links-verschiebend Takt-angesteuert. Vom Ausgang 4 wird das Schieberegister 90 rechts-verschiebend Takt-angesteuert. Vom Ausgang 5 wird das Komma-Schiebere gister 50c/1/2 links-verschiebend Takt-angesteuert. Vom Aus gang 6 wird das Komma-Schieberegister 50c/1/2 rechts-ver schiebend Takt-angesteuert. Vom Ausgang 7 wird das Komma- Schieberegister 50a links-verschiebend Takt-angesteuert.The shift registers are controlled by the outputs 1 to 7 of the circuit 70 as follows: From the output 1 , the shift register 22 is clock-controlled, shifting to the left. From the output 2 , the shift registers 21 a and 21 b are shift-driven to the left. From the output 3 , the shift register 90 is clock-shifted to the left. From the output 4 , the shift register 90 is clock-shifted to the right. From output 5 , the comma-shift register 50 c / 1/2 left-shift-clock-controlled. From the output 6 , the comma shift register 50 c / 1/2 clock-shifting right-ver is driven. From the output 7 , the comma shift register 50 a is clock-shifted to the left.

Mittels Antippen der Taste M wird die Eingabe des Multipli kators vor-angesteuert. Mittels Antippen der Taste D wird die Eingabe des Divisors vor-angesteuert. Mittels Antippen der Taste A wird die Eingabe des zweiten Summanden vor angesteuert. Mittels Antippen der Taste S wird die Eingabe des Subtrahenden vor-angesteuert. Mittels Antippen der Tas te G wird der Rechenablauf aufgelöst. Mittels Antippen der Taste R wird die gesamte Rechenschaltung rückstell-ange steuert. By pressing the M key, the multipli is entered kators pre-driven. By pressing the D button the input of the divisor is pre-activated. By tapping key A is used to enter the second addend controlled. The entry is made by pressing the S key of the subtrahender. By tapping the Tas te G the calculation process is resolved. By tapping the The R key resets the entire arithmetic circuit controls.

Die sonstigen Ansteuerungen ergeben sich wie folgt: Der Aus gang N D steuert den Eingang n d an. Der Ausgang A7 steuert den Eingang a7 der Haupt-Schaltung 10 an. Der Ausgang A1 steuert den Eingang a1 an. Der Ausgang A3 steuert den Ein gang a3 an. Der Ausgang M6 steuert den Eingang m6 an. Der Ausgang M8 steuert den Eingang m8 an. Der Ausgang B1 steuert den Eingang b1 an. Der Ausgang B3 steuert den Ein gang b3 an. Der Ausgang B8 steuert den Eingang b8 an. Der Ausgang E8 steuert den Eingang e8 an. Der Ausgang B9 steuert die Rückstellung des Komma-Schieberegisters 50a an. Der Ausgang A5 steuert den Eingang a5 der Schaltung 70 an. Der Ausgang B5 steuert den Eingang b5 der Schaltung 70 an. Der Ausgang C5 steuert den Eingang c5 der Schaltung 70 an. Die Ausgänge S steuern die Eingänge s an. Die Ausgänge W steuern die Eingänge w an. Die Ausgänge F steuern die Ein gänge f an. Die Ausgänge N K steuern die Eingänge n k an. Der Ausgang I steuert den Eingang i an. Der Ausgang K steu ert den Eingang k an. Der Ausgang E steuert den Eingang e an. Der Ausgang Q steuert den Eingang q an. Der Ausgang V steuert den Eingang v an. Der Ausgang C steuert den Eingang c an. Der Ausgang F4 steuert den Eingang f4 an. Der Aus gang F5 steuert den Eingang f5 an. Der Ausgang P steuert den Eingang p an. Die Eingänge t1 und t2 und t3 werden mit der Takt-Frequenz angesteuert. Die Eingänge u2 liegen im Betriebszustand ständig an H-Potential. Die Eingänge r werden von Abzweigungen des Ausgangs R1 rückstell-ange steuert. Vom Ausgang N1 wird das Schieberegister 90 rück stell-angesteuert. Vom Ausgang N2 wird das Komma-Schiebe register 50c/1/2 rückstell-angesteuert. Von Abzweigungen des Ausgangs R2 werden die Eingänge r2 rückstell-angesteu ert. Der Ausgang L1 steuert die Rückstellung des Schiebe registers 21b an. Der Ausgang L2 steuert den Eingang l2 an und somit die Eingabe der betreffenden Zwischen-Ergeb niszahl von der Speicherreihe 25 in das Schieberegister 21b über die Tor-Schaltung 62. Der Ausgang L3 steuert die Rück stellung der Speicherreihe 25 an. Der Ausgang H1 steuert die Rückstellung des Komma-Schieberegisters 50a an. Der Ausgang H2 steuert die Rückstellung des Schieberegisters 90 an. Der Ausgang H3 steuert den Eingang h3 an und somit die Einblendung der Ergebniszahl von der Speicherreihe 25 über die Tor-Schaltung 61 in das Schieberegister 90. Der Ausgang H4 steuert die Einblendung des Komma-Index n in das Komma-Schieberegister 50a an. Der Ausgang H5 löst die automatische Rechts-Taktung der Ergebniszahl im Schiebere gister 90 aus. Der Ausgang V4 steuert den Eingang v4 an und somit die Rückstellung der Impuls-Schaltung 32. Der Aus gang C6 steuert die eingeschränkte Gesamt-Rückstellung an, bei der nur die Schieberegister 90 und 50c/1/2 und die Ein gänge r2 nicht rückstell-angesteuert werden. Der Ausgang L5 steuert den Eingang l5 an und somit die Einblendung der ersten Eingabezahl vom Schieberegister 90 über die Tor- Schaltung 64 in das Schieberegister 21a. Der Ausgang L6 steuert den Eingang l6 an und somit die Einblendung der ers ten Eingabezahl vom Schieberegister 90 über die Tor-Schalt ung 65 in das Schieberegister 21b. Der Ausgang L7 steuert den Eingang l7 an und somit die Einblendung der ersten Ein gabezahl vom Schieberegister 90 über die Tor-Schaltung 66 in das Schieberegister 22. Der Ausgang C7 steuert die Rückstel lung des Schieberegisters 90 an. Der Eingang y3 wird nur bei der Rechenschaltung Type B angesteuert. Der Ausgang M7 steu ert den Eingang m7 an. Der Ausgang K3 steuert den Eingang k3 der Tor-Schaltung 63 an. Der Eingang d6 wird bei Divi sion über eine nicht dargestellte Tor-Und-Schaltung von der Zeile 8 des Schieberegisters 90 angesteuert. Diese Tor-Und- Schaltung ist nur bei Division vor-angesteuert. Die Ausgänge V2 bis V4 sind für eventuell erforderliche zusätzliche Rückstell-Ansteuerungen vorgesehen. The other controls are as follows: The ND output controls the nd input. The output A7 drives the input a7 of the main circuit 10 . Output A1 controls input a1. The output A3 controls the input a3. The output M6 controls the input m6. The output M8 controls the input m8. Output B1 controls input b1. The output B3 controls the input b3. The output B8 controls the input b8. Output E8 controls input e8. The output B9 controls the resetting of the comma shift register 50 a. The output A5 drives the input a5 of the circuit 70 . The output B5 drives the input b5 of the circuit 70 . The output C5 drives the input c5 of the circuit 70 . The outputs S control the inputs s. The outputs W control the inputs w. The outputs F control the inputs f. The outputs NK control the inputs nk. Output I controls input i. The output K controls the input k. Output E controls input e. The Q output controls the q input. The output V controls the input v. Output C controls input c. Output F4 controls input f4. Output F5 controls input f5. The output P controls the input p. The inputs t1 and t2 and t3 are driven with the clock frequency. In the operating state, inputs u2 are constantly at H potential. The inputs r are reset-controlled by branches of the output R1. The shift register 90 is reset-controlled from the output N1. The comma shift register 50 c / 1/2 is reset-controlled from output N2. Of branches of the output R2, inputs r2 ert reset angesteu. The output of L1, the provision of the shift register 21 controls to b. The output L2 controls the input to L2 and thus, the input of the respective intermediate resulting niszahl b from the memory 25 in series, the shift register 21 via the gate circuit 62nd The output L3 controls the reset of the memory bank 25 . The output H1 controls the resetting of the comma shift register 50 a. Output H2 controls the resetting of shift register 90 . The output H3 controls the input h3 and thus the insertion of the result number from the memory row 25 via the gate circuit 61 into the shift register 90 . The output H4 controls the insertion of the comma index n into the comma shift register 50 a. The output H5 triggers the automatic clocking of the result number in the shift register 90 . The output V4 controls the input v4 and thus the resetting of the pulse circuit 32 . Output C6 controls the restricted total reset, in which only the shift registers 90 and 50 c / 1/2 and the inputs r2 are not reset-controlled. The output L5 controls the input l5 and thus the insertion of the first input number from the shift register 90 via the gate circuit 64 into the shift register 21a . The output of L6 controls the input to l6 and thus the insertion of the b into the shift register 21 ers th input number from the shift register 90 via the gate circuit ung 65th The output L7 controls the input l7 and thus the insertion of the first input number from the shift register 90 via the gate circuit 66 into the shift register 22nd The output C7 controls the reset of the shift register 90 . Input y3 is only activated with type B arithmetic circuit. The output M7 controls the input m7. The output K3 controls the input k3 of the gate circuit 63 . The input d6 is controlled by division 8 via a gate-and-circuit (not shown) from line 8 of shift register 90 . This gate-and-circuit is only pre-activated in division. Outputs V2 to V4 are intended for any additional reset controls that may be required.

Die Eingabe der ersten Zahl (erster Summand oder Minuend oder Multiplikand oder Dividend) ergibt sich wie folgt: Vor dem Eintippen dieser ersten Zahl muß diese Rechenschaltung mittels Antippen der Taste R rückgestellt werden, sofern sie nicht schon rückgestellt ist. In dieser Grund-Stellung hat der Ausgang N D H-Potential und wird somit der Eingang n d mit H-Potential angesteuert und ist somit die Tor-Schaltung 6 vor-angesteuert. Somit wird nun die erste Zahl (erster Summand oder Minuend oder Multiplikand oder Dividend) über die Tastatur 14 und die Eingänge s in das Schieberegister 90 eingetippt, womit diese Zahl nach ihrem Eintippen im Schieberegister 90 gespeichert ist. An der entsprechenden Stelle wird über die Taste P auch das Komma eingetippt; da mit wird bei den Stellen nach dem Komma in beiden Komma- Schieberegistern 50a und 50c/1 der Komma-Index um die ent sprechende Anzahl Stellen nach links verlagert, sofern diese Eingabezahl Komma-Stellen aufweist.The entry of the first number (first summand or minuend or multiplicand or dividend) results as follows: Before typing in this first number, this arithmetic circuit must be reset by pressing the R key, provided it has not already been reset. In this basic position, the output ND has H potential and thus the input nd is activated with H potential and the gate circuit 6 is thus pre-activated. Thus, the first number (first addend or minuend or multiplicand or dividend) over the keyboard 14 and the inputs will be s typed into the shift register 90, so this number is stored after their typing in the shift register 90th The comma is also typed in at the appropriate point using the P key; since with the digits after the comma in both comma shift registers 50 a and 50 c / 1 the comma index is shifted to the left by the corresponding number of digits, provided that this input number has comma digits.

Falls diese erste Zahl als Multiplikand verarbeitet werden soll, wird die Taste M (Multiplikation) angetippt. Damit kippt das Flip-Flop 1 der Schaltung 12b in seine Links- Stellung und wird vom Ausgang A1 der Eingang a1 mit H-Po tential angesteuert und ist damit zum zweiten mal die Tor- Schaltung 6 vor-angesteuert. Der Ausgang A3 steuert hierbei den Eingang a3 an. Der Ausgang M6 steuert hierbei den Eingang m6 und damit die Tor-Schaltung 68 an. Vom Ausgang M8 wird hierbei die Schaltung 60 überbrückungs-angesteuert; außerdem steuert hierbei der Ausgang M7 den Eingang m7 an. Vom Ausgang A7 wird hierbei die Tetraden-Schaltung 6 auf Addition vor-angesteuert. Der Ausgang A5 steuert hierbei mit einem H-Impuls den Eingang a5 der Schaltung 70 an. Nach dem Antippen der Taste M hat auch der Ausgang der Oder- Schaltung 31 der Schaltung 12c H-Potential; dieses H-Poten tial steuert über die vor-angesteuerte Und-Schaltung 47 die Funktion A der Schaltung 75 an, womit die Impuls-Schaltung 24 vor-angesteuert ist und die Tor-Schaltung 44 vor-angesteu ert ist. Der Ausgang C6 ist hierbei nicht vor-angesteuert. Somit wird bei der Takt-Durchsteuerung der Impuls-Schaltung 24 der erste H-Impuls über den hierbei vor-angesteuerten Aus gang L7 geliefert, welcher den Eingang l7 ansteuert und damit die erste Zahl über die Tor-Schaltung 66 in das Schie beregister 22 einblendet. Die Rückstellung der Impuls-Schalt ung 24, welche bei der Takt-Durchsteuerung der Impuls-Schalt ung 32 erfolgt, wird hierbei dadurch unschädlich gemacht, daß eine Abzweigung des Ausgangs C7 das Flip-Flop 33 in sei ne Links-Stellung kippt. Wenn der Ausgang C7 die Rückstel lung des Schieberegisters 90 ansteuert, wird somit gleich zeitig auch das Flip-Flop 33 in seine Links-Stellung gekippt. Nach dieser Takt-Durchsteuerung der Impuls-Schaltung 24 be findet sich somit die erste Zahl, in diesem Fall der Multi plikand im Schieberegister 22 und ist das Schieberegister 90 rückgestellt und folgt das Eintippen des Multiplikators über die Tastatur 14 in das Schieberegister 90. Die zuvor erforderliche Rückstellung des Komma-Schieberegisters 50 a erfolgt mittels H-Impuls vom Ausgang B 9. Die Komma-Stellen dieses Multiplikators werden auch links-verschiebend in die Komma-Schieberegister 50a und 50c/1 eingetippt und addieren sich somit im Komma-Schieberegister 50c/1.If this first number is to be processed as a multiplicand, press the M (multiplication) key. This flips the flip-flop 1 of the circuit 12 b in its left position and the output A1 of the input a1 is driven with H-potential and is thus the gate circuit 6 pre-driven for the second time. The output A3 controls the input a3. The output M6 controls the input m6 and thus the gate circuit 68 . In this case, the circuit 60 is bridged-controlled from the output M8; output M7 also controls input m7. In this case, the tetrad circuit 6 is precontrolled on addition from output A7. Output A5 controls input a5 of circuit 70 with an H pulse. After tapping the M key, the output of the OR circuit 31 of the circuit 12 has C potential; this H-Poten tial controls via the pre-controlled AND circuit 47, the function A of the circuit 75 , whereby the pulse circuit 24 is pre-controlled and the gate circuit 44 is pre-controlled. The output C6 is not pre-activated. Thus, when the pulse circuit 24 is switched through, the first H pulse is supplied via the output L7 which is pre-activated here, which drives the input l7 and thus fades in the first number via the gate circuit 66 into the shift register 22 . The resetting of the pulse circuit 24 , which takes place when the pulse circuit 32 is switched, is rendered harmless by the fact that a branch of the output C7 flips the flip-flop 33 into its left position. If the output C7 controls the resetting of the shift register 90 , the flip-flop 33 is thus simultaneously tilted into its left position. After this clock control of the pulse circuit 24, there is thus the first number, in this case the multiplicand in the shift register 22 and the shift register 90 is reset and the multiplier is typed in via the keyboard 14 into the shift register 90 . The previously required resetting of the comma shift register 50 a takes place by means of an H pulse from output B 9. The decimal places of this multiplier are also typed left-shifting into the comma shift registers 50 a and 50 c / 1 and thus add up in commas - shift register 50 c / 1 .

Dann folgt das Antippen der Taste G und somit die Auslösung des additiven Multiplikations-Ablaufs, der sofort beginnt, weil hierbei die Schaltung 60 überbrückungs-angesteuert ist und somit sofort die Und-Schaltung 52 der Schaltung 12d vor-angesteuert ist. Wenn beim Ablauf der Multiplikation die letzte (erste) Multiplikatorziffer aufgearbeitet ist, wird über die Und-Schaltung 42 der Schaltung 12 e der Multiplika tions-Ablauf ausgeschaltet, indem hierbei das Flip-Flop 5 der Schaltung 12b in seine Rechts-Stellung gekippt wird. Damit ist über die Und-Schaltung 52 der Schaltung 12c der Endlauf und somit die Funktion B der Schaltung 75 eingeschal tet, weil damit auch die Impuls-Schaltung 24 Takt-vorange steuert ist, aber im Gegensatz zur ersten Takt-Durchsteue rung die Tor-Schaltung 29 vor-angesteuert ist. Die Tor-Schal tung 46 ist hierbei vor-angesteuert, weil diese nur bei Divi sion nicht vor-angesteuert ist. Somit kommen nun die Aus gänge H1 bis H5 der Schaltung 12c zur Wirkung. Der H-Im puls des Ausgangs H1 steuert hierbei die Rückstellung des Komma-Schieberegister 50a an. Der H-Impuls des Ausgangs H2 steuert hierbei die Rückstellung des Schieberegisters 90 an. Der H-Impuls des Ausgangs H3 steuert hierbei den Ein gang h3 (Fig. 12) an und somit die Einblendung der Ergeb niszahl von der Speicherreihe 25 in das Schieberegister 90 über die Tor-Schaltung 61. Der H-Impuls des Ausgangs H4 steuert hierbei die Einblendung des Komma-Index n in das Komma-Schieberegister 50a an. Der H-Impuls des Ausgangs H5 löst die automatische Rechts-Taktung der Ergebniszahl im Schieberegister 90 aus. Diese Rechts-Taktung der Ergebnis zahl ist vom Ausgang F L der Anzeigeschaltung 45 vor-ange steuert und endet mit dem H-L-Potentialwechsel des Ausgangs F L der Anzeigeschaltung 45.Then, following the tapping of the G key and thus the release of the additive multiplication procedure, which begins immediately because in this case the circuit 60 is lock-actuated and the AND circuit is activated before d-52 of the circuit 12 thus immediately. When the last (first) multiplier digit is worked up during the multiplication, the multiplication sequence is switched off via the AND circuit 42 of the circuit 12 e, in this case the flip-flop 5 of the circuit 12 b is tilted into its right position . This is via the AND circuit 52 of the circuit 12 c of the end run and thus the function B of the circuit 75 is switched on because it also controls the pulse circuit 24 clock-ahead, but in contrast to the first clock cycle, the gate Circuit 29 is pre-activated. The gate scarf device 46 is pre-activated because this is not pre-activated only in Divi sion. Thus, the outputs H1 to H5 of the circuit 12 c now come into effect. The H pulse in the output H1 controls the resetting of the comma shift register 50 a. The H pulse of output H2 controls the resetting of shift register 90 . The H pulse of the output H3 controls the input h3 ( FIG. 12) and thus the insertion of the result number from the memory row 25 into the shift register 90 via the gate circuit 61 . The H pulse of the output H4 controls the insertion of the decimal index n into the comma shift register 50 a. The H pulse of output H5 triggers the automatic clocking of the result number in shift register 90 . This clocking of the result number is controlled in advance by the output FL of the display circuit 45 and ends with the HL potential change of the output FL of the display circuit 45 .

Falls diese erste Zahl als Dividend verarbeitet werden soll, wird die Taste D (Division) angetippt. Damit kippt das Flip- Flop 2 der Schaltung 12b in seine Links-Stellung und wird vom Ausgang B1 der Eingang b1 mit H-Potential angesteuert und sind damit die Tor-Schaltungen 6 und 7 vor-angesteuert. Der Ausgang B3 steuert hierbei den Eingang b3 an. Der Aus gang B8 steuert hierbei den Eingang b8 an, womit die Tor- Schaltung 67 vor-angesteuert ist. Der Ausgang A7 hat hier bei nur L-Potential. Der Ausgang B5 steuert hierbei den Ein gang b5 der Schaltung 70 mit einem H-Impuls an. Nach dem Antippen der Taste D hat auch der Ausgang der Oder-Schaltung 31 der Schaltung 12c H-Potential, das auch die Funktion A der Schaltung 75 ansteuert, womit die Impuls-Schaltung 24 vor-angesteuert ist und die Tor-Schaltung 44 vor-angesteuert ist. Hierbei wird bei der Takt-Durchsteuerung der Impuls- Schaltung 24 der erste H-Impuls vom Ausgang L5 geliefert, weil hierbei dieser Ausgang vor-angesteuert ist. Dieser H- Impuls des Ausgangs L5 steuert den Eingang l5 (Fig. 12) an, womit über die Tor-Schaltung 64 der Dividend in das Schieberegister 21a eingeblendet wird. Dann folgt auch der H-Impuls des Ausgangs C7, welcher das Schieberegister 90 rückstell-ansteuert, hierbei wird auch mit demselben H-Im puls das Flip-Flop 33 in seine Links-Stellung gekippt. Damit befindet sich der Dividend im Schieberegister 21a und ist das Schieberegister 90 rückgestellt und wird über die Tasta tur 14 der Divisor in die Schieberegister 22 und 90 einge tippt. Die zuvor erforderliche Rückstellung des Komma-Schie beregisters 50a erfolgt mittels H-Impuls vom Ausgang B9. Die Komma-Stellen des Divisors werden links-verschiebend in das Komma-Schieberegisters 50a eingetippt und rechts-ver schiebend in das Komma-Schieberegister 50c/1/2 eingetippt.If this first number is to be processed as a dividend, press the D (Division) key. The flip-flop 2 of the circuit 12 b thus flips into its left position and the output B1 controls the input b1 with H potential and the gate circuits 6 and 7 are thus pre-activated. The output B3 controls the input b3. The output B8 controls the input b8, whereby the gate circuit 67 is pre-activated. Output A7 has only L potential here. The output B5 controls the input b5 of the circuit 70 with an H pulse. After pressing the D key, the output of the OR circuit 31 of the circuit 12 also has c-H potential, which also controls the function A of the circuit 75 , with which the pulse circuit 24 is pre-activated and the gate circuit 44 before -controlled. Here, when the pulse circuit 24 is switched through, the first H pulse is supplied by the output L5, because this output is pre-activated. This H- pulse of the output L5 controls the input l5 (Fig. 12) on, which appears on the gate circuit 64 of the dividend into the shift register 21 a. Then follows the H pulse of the output C7, which resets the shift register 90 , in this case the flip-flop 33 is also tilted to its left position with the same H pulse. Thus, the dividend is in the shift register 21 a and the shift register 90 is reset and is the Tasta structure 14, the divisor in the shift registers 22 and 90 entered. The previously required resetting of the comma shift register 50 a takes place by means of an H pulse from output B9. The decimal places of the divisor are typed left-shifting into the comma shift register 50 a and right-ver typing into the comma shift register 50 c / 1/2 .

Dann folgt das Antippen der Taste G und somit die Auslösung des subtraktiven Divisions-Ablaufs, bei dem zunächst die Schaltung 60 über ihren Ausgang F8 acht Zusatz-Takte lie fert, mit denen das Komma-Schieberegister 50c/1/2 rechts-ver schiebend Takt-angesteuert wird und somit der Komma-Index n im Komma-Schieberegister 50c/1/2 um acht Stellen nach rechts getaktet wird. Nach dieser Komma-Index-Verschiebung ist die Und-Schaltung 52 der Schaltung 12d vor-angesteuert und be ginnt der eigentliche Divisions-Ablauf, bei dem die anfallen den Ergebnisziffern aufeinanderfolgend in das Schieberegister 90 eingetaktet werden. Wenn die Ergebniszahl eine Länge von 8 Stellen aufweist, wird von der Zeile 8 des Schieberegis ters 90 aus über den Eingang d6 das Flip-Flop 5 der Schalt ung 12b in seine Rechtsstellung gekippt und damit der Divi sions-Ablauf ausgeschaltet, bei dem, wie bei Multiplikation, die Impuls-Schaltung 32 rundum Takt-durchgesteuert wird. Dann folgt, wie bei Multiplikation, der Endlauf mittels der Funktion B der Schaltung 75, wobei jedoch die Ausgänge H2 und H3 gesperrt sind, weil sich die Ergebniszahl schon im Schieberegister 90 befindet.This is followed by tapping the G key and thus triggering the subtractive division process, in which the circuit 60 first delivers eight additional clocks via its output F8, with which the comma shift register 50 c / 1/2 shift right-ver Is clock-controlled and thus the comma index n in the comma shift register 50 c / 1/2 is clocked eight positions to the right. After this comma index shift, the AND circuit 52 of the circuit 12 d is pre-activated and the actual division process begins, in which the result digits are successively clocked into the shift register 90 . If the result number has a length of 8 digits, the line 8 of the shift register 90 flips the flip-flop 5 of the circuit 12 b into its legal position via the input d6 and thus switches off the division process in which as with multiplication, the pulse circuit 32 is clock-controlled all round. Then, as with multiplication, the end run follows by means of the function B of the circuit 75 , but the outputs H2 and H3 are blocked because the result number is already in the shift register 90 .

Falls diese erste Zahl als erster Summand verarbeitet werden soll, wird die Taste A (Addition) angetippt. Damit kippt das Flip-Flop 3 der Schaltung 12b in seine Links-Stellung und wird vom Ausgang B1 der Eingang b1 mit H-Potential ange steuert und sind damit, wie bei Division, die Tor-Schaltun gen 6 und 7 vor-angesteuert. Hierbei steuert auch der Ausgang A7 den Eingang a7 an und ist damit auch die Tetraden-Schalt ung 6 auf Addition vor-angesteuert, wie bei Multiplikation. If this first number is to be processed as the first summand, the A (addition) key is pressed. This flips the flip-flop 3 of the circuit 12 b in its left position and is controlled by the output B1 of the input b1 with H potential and are thus, as in division, the gate circuits 6 and 7 pre-controlled. In this case, output A7 also controls input a7 and thus the tetrad circuit 6 is also pre-activated for addition, as in the case of multiplication.

Hierbei steuert der Ausgang E8 den Eingang e8 mit H-Poten tial an und der Ausgang C5 den Eingang c5 der Schaltung 70 mit einem d-Impuls an. Nach dem Antippen der Taste A hat auch der Ausgang der Oder-Schaltung 31 der Schaltung 12c H-Poten tial, das auch die Funktion A der Schaltung 75 ansteuert, womit die Impuls-Schaltung 24 vor-angesteuert ist und die Tor-Schaltung 44 vor-angesteuert ist. Hierbei wird bei der Takt-Durchsteuerung der Impuls-Schaltung 24 der erste H-Im puls vom Ausgang L6 geliefert, weil hierbei dieser Ausgang vor-angesteuert ist. Dieser H-Impuls des Ausgangs L6 steu ert den Eingang l6 an, womit über die Tor-Schaltung 65 der erste Summand in das Schieberegister 21b eingeblendet wird. Dann folgt auch der H-Impuls des Ausgangs C7, welcher das Schieberegister 90 rückstell-ansteuert; hierbei wird auch mit demselben H-Impuls das Flip-Flop 33 der Schaltung 12c in seine Links-Stellung gekippt. Damit befindet sich der ers te Summand im Schieberegister 21b und ist das Schieberegis ter 90 rückgestellt und wird über die Tastatur 14 der zweite Summand in die Schieberegister 22 und 90 eingetippt. Die zu vor erforderliche Rückstellung des Komma-Schieberegisters 50a erfolgt auch mittels H-Impuls vom Ausgang B 9. Die Kom mastellen des zweiten Summanden werden nur in das Komma- Schieberegister 50a eingetippt.Here, the output E8 controls the input e8 with H potential and the output C5 controls the input c5 of the circuit 70 with a d pulse. After tapping the button A, the output of the OR circuit 31 of the circuit 12 has high potential, which also controls the function A of the circuit 75 , with which the pulse circuit 24 is pre-activated and the gate circuit 44 is pre-activated. Here, when the pulse circuit 24 is switched through, the first high pulse is supplied by the output L6, because this output is pre-activated. This H-level pulse of the output L6 steu ert l6 to the input, whereby the first term appears b into the shift register 21 via the gate circuit 65th Then there also follows the H pulse of output C7, which resets shift register 90 ; the flip-flop 33 of the circuit 12 c is also tilted into its left position with the same H pulse. Thus, there is the ers te summand in the shift register 21 b and the shift registers is reset ter 90 and is keyed through the keyboard 14 of the second term in the shift register 22 and the 90th The previously required resetting of the comma shift register 50 a also takes place by means of an H pulse from output B 9. The com mastelles of the second addendum are only typed into the comma shift register 50 a.

Nun folgt das Abtippen der Taste G und somit die Auslösung des Additions-Ablaufs. Hierbei liefert zunächst die Schalt ung 60 acht Zusatz-Takte für die Schaltung 43, welche nicht oder nur teilweise gebraucht werden. Dann folgt der eigent liche Additions-Ablauf, bei dem die Impuls-Schaltung 32 nur ein mal Takt-durchgesteuert wird, weil hierbei der Eingang e8 der Schaltung 12d an H-Potential liegt. Hierbei lie fert die Und-Schaltung 47 der Schaltung 12 d über die Oder- Schaltung 46 und den Ausgang F4 einen H-Impuls, welcher über die Oder-Schaltung 17 der Schaltung 12b das Flip-Flop 5 in seine Rechts-Stellung kippt. Damit ist der Additions- Ablauf zu Ende und folgt auch der Endlauf (Funktion B der Schaltung 75), bei dem der Ausgang der Und-Schaltung 52 mit seinem H-Potential die Schaltung 24 vor-ansteuert und die Tor-Schaltung 29 vor-ansteuert. Dieser Endlauf ist genau gleich, wie der Endlauf am Ende einer Multiplikation, weil hierbei die Ergebniszahl zunächst auch in der Speicherreihe 25 gespeichert ist.Now the G key is typed and the triggering of the addition sequence follows. In this case, the circuit 60 first delivers eight additional clocks for the circuit 43 , which are not or only partially used. Then follows the actual union sequence, in which the pulse circuit 32 is only clock-controlled once, because here the input e8 of the circuit 12 d is at H potential. Here, the AND circuit 47 of the circuit 12 d produces an H pulse via the OR circuit 46 and the output F4, which tilts the flip-flop 5 into its right position via the OR circuit 17 of the circuit 12 b. This completes the addition sequence and also follows the final run (function B of the circuit 75 ), in which the output of the AND circuit 52 pre-controls the circuit 24 with its H potential and the gate circuit 29 pre-controls . This final run is exactly the same as the final run at the end of a multiplication, because the result number is initially also stored in the memory row 25 .

Bei Subtraktion wird vor der Eingabe des Subtrahenden nicht die Taste A angetippt, sondern die Taste S angetippt und damit die Eingabe des Subtrahenden vor-angesteuert. Hierbei liegt der Eingang a7 der Haupt-Schaltung 10 nur an L-Poten tial, wie bei Division, und ist somit die Tetraden-Schaltung 6 auf Subtraktion vor-angesteuert. Die sonstige Wirkungs weise bei der Eingabe der beiden Zahlen (Minuend und Subtra hend) ist gleich, wie bei Addition und auch der Rechenablauf gleich, wie bei Addition.In the case of subtraction, the A key is not tapped before the subtrahend is entered, but the S key is tapped and the input of the subtrahend is thus pre-activated. Here, the input a7 of the main circuit 10 is only at L potential, as in division, and the tetrad circuit 6 is thus pre-activated for subtraction. The other effect when entering the two numbers (Minuend and Subtra hend) is the same as for addition and the calculation process is the same as for addition.

Bei der Weiter-Verarbeitung der vorherigen Ergebniszahl als Multiplikand oder Dividend oder erster Summand oder Minuend wird die Taste R (Rückstellung) nicht angetippt, sondern gleich die Taste M oder D oder A oder S angetippt. Damit ist der Ausgang C6 vor-angesteuert, weil sich nun das Flip-Flop 32 der Schaltung 12c noch im seiner Links-Stellung befin det. Somit liefert hierbei bei der Funktion A der Schaltung 75 zunächst der Ausgang C6 einen H-Impuls, welcher über den Eingang c6 die eingeschränkte Rückstellung ansteuert, bei der nur das Schieberegister 90 und das Komma-Schieberegister 50c/1/2 und die Eingänge r2 nicht rückstell-angesteuert werden. Der zweite H-Impuls wird dann vom Ausgang L5 oder vom Ausgang L6 oder vom Ausgang L7 geliefert. Der dritte H-Impuls vom Ausgang C7 steuert auch die Rückstellung des Schieberegisters 90 an; von der Abzweigung dieses Ausgangs wird auch das Flip-Flop 33 in seine Links-Stellung gekippt. Damit befindet sich auch bei der Weiter-Verarbeitung der vorherigen Ergebniszahl diese vorherige Ergebniszahl in dem betreffenden Schieberegister (22 oder 21a oder 21b) und folgt das Eintippen der zweiten Zahl, wie bei der Neu-Ein gabe der beiden betreffenden Zahlen. When the previous result number is processed further as a multiplicand or dividend or first summand or minuend, the R (reset) key is not touched, but instead the M or D or A or S key is pressed. Thus, the output C6 is pre-activated because the flip-flop 32 of the circuit 12 c is still in its left position. Thus, in the case of function A of circuit 75 , output C6 first delivers an H pulse, which controls the limited reset via input c6, in which only shift register 90 and comma shift register 50 c / 1/2 and inputs r2 cannot be reset-controlled. The second H pulse is then supplied by output L5 or output L6 or output L7. The third high pulse from output C7 also drives the reset of shift register 90 ; From the branch of this output, the flip-flop 33 is also tilted to its left position. This means that when the previous result number is processed further, this previous result number is in the relevant shift register ( 22 or 21 a or 21 b) and is followed by typing in the second number, as when entering the two relevant numbers again.

Bei der Type B dieser Rechenschaltung kommt die Zusatz- Schaltung 85 zur Verwendung, mittels welcher auch im Minus- Bereich addiert und subtrahiert werden kann. Diese Zusatz- Schaltung ist in Fig. 7 dargestellt. Hierbei kommt die Tetraden-Schaltung 6b zur Verwendung, welche in Fig. 8 dargestellt ist. Die Zusatz-Schaltungen 41 und 42 und 23 a und 23b dieser Tetraden-Schaltung 6b sind in Fig. 9 bis 11 dargestellt. Die Tetraden-Schaltung 6b hat somit zwei Neuner-Komplementschaltungen 23a und 23b, welche über die Und-Schaltung 1c die Teil-Schaltungen 21 und 22 auf nor male oder negierte Übertrag-Verarbeitung vor-ansteuern.In Type B of this arithmetic circuit, the additional circuit 85 is used, by means of which addition and subtraction can also be carried out in the minus range. This additional circuit is shown in Fig. 7. Here, the tetrad circuit 6 b is used, which is shown in FIG. 8. The additional circuits 41 and 42 and 23 a and 23 b of this tetrad circuit 6 b are shown in FIGS. 9 to 11. The tetrad circuit 6 b thus has two nine's complement circuits 23 a and 23 b, which pre-control the sub-circuits 21 and 22 to normal or negated carry processing via the AND circuit 1 c.

Die Schaltung 85 besteht aus der Tetraden-Schaltung 6b und den Flip-Flops 23 bis 25 und den Und-Schaltungen 1 bis 7 und 21 mit je 2 Eingängen und den Oder-Schaltungen 11 bis 14 mit je 2 Eingängen und den Und-Schaltungen 9 und 10 mit je 3 Eingängen und den Negier-Schaltungen 15 bis 20 und dem Übertrag-Speicher 8 und den zugehörigen Leitungen.The circuit 85 consists of the tetrad circuit 6 b and the flip-flops 23 to 25 and the AND circuits 1 to 7 and 21 with 2 inputs each and the OR circuits 11 to 14 with 2 inputs each and the AND circuits 9 and 10 with 3 inputs each and the negating circuits 15 to 20 and the carry memory 8 and the associated lines.

Der Eingang a7 wird bei Addition, also nach dem Antippen der Taste A, mit H-Potential angesteuert, womit im Normal- Fall die Schaltung 6b auf Addition vor-angesteuert ist. Dieses Ansteuer-Potential wird in der Schaltung 82 negiert, wenn die vorherige Ergebniszahl eine Minus-Ergebniszahl ist und somit das Flip-Flop 25 an seinem Ausgang H-Potential hat und nicht negiert, wenn das Flip-Flop 25 an seinem Aus gang L-Potential hat. Der Ausgang Y2 hat dann H-Potential, wenn die neue Ergebniszahl im Minus-Bereich liegt. Der Aus gang X3 steuert dann eine Zusatz-Subtraktion an, wenn das Flip-Flop 24 in seine Links-Stellung gekippt wurde. Der Eingang u wird vom Ausgang U der Schaltung 12d angesteuert. Der Ausgang P steuert den Eingang p der Schaltung 12c an. Der Ausgang W hat dann H-Potential, wenn die Zahl 99999999 nach oben überschritten wird oder wenn die Zahl 99999999 - nach unten überschritten wird. Die Eingänge r und r2 werden wie bereits beschrieben, rückstell-angesteuert. The input a7 is driven in addition, after the press of the button A, with H potential, which in the normal case, the circuit 6 b is driven to pre-addition. This drive potential is negated in the circuit 82 if the previous result number is a minus result number and thus the flip-flop 25 has H potential at its output and is not negated if the flip-flop 25 at its output L- Has potential. The output Y2 has high potential if the new result number is in the minus range. The output X3 then controls an additional subtraction when the flip-flop 24 has been tilted into its left position. The input u is driven by the output U of the circuit 12 d. The output P controls the input p of the circuit 12 c. The output W has H potential if the number 99999999 is exceeded or if the number 99999999 - is exceeded. The inputs r and r2 are reset-controlled as already described.

Die Wirkungsweise ergibt sich wie folgt: Wenn von einer Pluszahl eine andere Zahl subtrahiert wird, welche größer ist, als dieser Plus-Minuend, wird beim ersten Durchlauf durch die Tetraden-Schaltung 6b nur eine wertlose Ergebnis zahl erzeugt und das Flip-Flop 24 in seine Links-Stellung gekippt, weil der Übertrag-Speicher 8 an seinem Ausgang d H-Potential hat und somit der am Eingang u eingehende H- Impuls zur Wirkung kommt. Somit hat nun der Ausgang X3 H- Potential und steuert damit den Eingang y3 der Schaltung 12c mit H-Potential an, womit die Impuls-Schaltung 32 für eine zusätzliche Takt-Durchsteuerung vor-angesteuert ist. Bei dieser Zusatz-Takt-Durchsteuerung der Impuls-Schaltung 32 werden der Taktraden-Schaltung 6b nochmals aufeinander folgend die Ziffern der beiden Zahlen zugeführt und in die sem Fall die rechts-seitig zugeführten Ziffern von dem links-seitig zugeführten Ziffern subtrahiert, weil nun der Eingang a der Tetraden-Schaltung 6b mit L-Potential ange steuert wird und der Eingang b mit H-Potential angesteuert wird. Somit ist nach dem zweiten Durchlauf die richtige Subtraktions-Ergebniszahl in der Speicherreihe 25 gespei chert und wird zu Ende dieses zweiten Durchlaufs über die Oder-Schaltung 13 das Flip-Flop 24 wieder in seine Rechts- Stellung gekippt. Das Flip-Flop 23, welches gleichzeitig mit dem Flip-Flop 24 in seine Links-Stellung kippte, wird hier bei nicht in seine Rechts-Stellung gekippt. In dieser Links- Stellung des Flip-Flops 23 hat der Ausgang Y2 H-Potential und zeigt mit diesem H-Potential an, daß die neue Ergebnis zahl im Minus-Bereich liegt. Wenn die vorherige Ergebnis zahl im Minus-Bereich liegt, hat das Flip-Flop 25 an seinem Ausgang H-Potential. Wenn in diesem Fall ein Summand verar beitet wird, welcher größer ist, als die vorherige, im Mi nus-Bereich liegende Ergebniszahl, entsteht in der Schaltung 6b auch ein Übertrag, weil dieser Summand auch als Subtra hend verarbeitet wird und größer ist, als die vorherige, im Minus-Bereich liegende Ergebniszahl. In diesem Fall wird das Flip-Flop 23 vom Ausgang der Und-Schaltung 6 in seine Rechts-Stellung gekippt und zeigt der Ausgang Y2 mit seinem L-Potential an, daß die neue Ergebniszahl im Plus-Bereich liegt.The mode of operation results as follows: If another number is subtracted from a plus number, which is greater than this plus-minuend, only a worthless result number is generated during the first pass through the tetrad circuit 6 b and the flip-flop 24 tilted to its left position because the carry memory 8 has d H potential at its output and thus the H pulse arriving at input u comes into effect. Thus, the output X3 now has H potential and thus drives the input y3 of the circuit 12 c with H potential, whereby the pulse circuit 32 is pre-activated for an additional clock control. With this additional clock control of the pulse circuit 32 , the clock wheel circuit 6 b is again supplied with the digits of the two numbers one after the other and in this case the digits supplied on the right-hand side are subtracted from the digits supplied on the left-hand side, because now the input a of the tetrad circuit 6 b is controlled with L potential and the input b is controlled with H potential. Thus, after the second pass, the correct subtraction result number is chert Stored in the memory row 25 and is tilted to the end of this second pass through the OR circuit 13, the flip-flop 24 back to its right position. The flip-flop 23 , which flipped into its left position at the same time as the flip-flop 24 , is not tilted into its right position here. In this left position of the flip-flop 23 , the output Y2 has H potential and indicates with this H potential that the new result number is in the minus range. If the previous result number is in the minus range, the flip-flop 25 has H potential at its output. When a summand is beitet verar in this case, which is larger than the previous one, lying in the Mi nus area result number, produced in the circuit 6 b and a carry because this summand is processed starting as Subtra and is greater than the previous result number in the minus range. In this case, the flip-flop 23 is tilted into its right position by the output of the AND circuit 6 and the output Y2 with its L potential indicates that the new result number is in the plus range.

Claims

1. Electronic arithmetic circuit for all 4 types of arithmetic, the main circuit ( 10 ) of a switchable Tet raden circuit ( 6 b) for addition and subtraction and a gate circuit system ( 100 ) and which by means of overlay from the memory row ( 25 ) brings into the shift register ( 21 b) the main number transfer actions and for the number shifts from the shift register ( 90 ) to the shift register ( 21 b) or from the shift register ( 90 ) to the shift register ( 22 ) or from the shift register ( 90 ) into the shift register ( 21 a) also uses the fade-in process and can also process the previous result number as a first summand or as a minuend or as a multiplicand or dividend and more than four 32-fold gate circuits has, characterized in that it is additionally designed such that who can also add and subtract in the minus range and who can also add in the transition area and can be subtracted.

2. Electronic arithmetic circuit according to claim 1, characterized in that the tetrad circuit ( 6 b) is designed such that either the left-hand side by running digits or the right-hand side digits are processed as subtrahend digits if left-hand side or on the right-hand side, the nine-complement is pre-activated.

3. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2, characterized in that an additional control circuit ( 85 ) is arranged for this and that the additional control circuit ( 85 ) then controls a reversed additional subtraction by when the tetrad circuit ( 6 b) has a carry after processing the final digits.

4. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that the circuit ( 85 ) has a flip-flop ( 24 ) which, via its output (Y3), the control potential for provides the additional clock control of the pulse circuit ( 32 ) and has a flip-flop ( 23 ), which provides the range potential for the new result number via its output (Y2) and has a flip-flop ( 25 ), whose output (s) carries the range potential of the previous result number.

5. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that the flip-flop ( 24 ) is then tilted into its active position (left position) when the carry memory ( 8 ) has H potential at its output (d) and an H pulse is received at the input (u).

6. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that the flip-flop ( 23 ) is then tilted into its left position becomes when the flip-flop ( 24 ) is already in its left position and the output (e) of the flip-flop ( 25 ) has L potential.

7. Electronic computing circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6, characterized in that the flip-flop ( 23 ) then is tilted into its right position when the flip-flop ( 24 ) is already in its left position and the output (e) of the flip-flop ( 25 ) has H potential.

8. Electronic computing circuit also claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6 or according to claim 1 to 7, characterized in that the flip -Flop ( 25 ) is then set after the flip-flop ( 23 ) when the output B3 delivers its H pulse and thus controls the input b3 of the circuit ( 85 ).

9. Electronic arithmetic circuit according to claim 1 to 8, characterized in that this version A is formed from that the output (Y 2) then has H potential when the new result number is in the minus range and the output (e) of the flip-flop ( 25 ) then has H potential if the previous result number is in the minus range.

10. Electronic computing circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6 or according to claim 1 to 7 or according to claim 1 to 8, characterized in that it is designed as version B and thus has H potential at its output (Y2) if the new result number is in the plus range and then H potential at the output (e) of the flip-flop ( 25 ) has if the previous result number is in the plus range.