DE4241129A1

DE4241129A1 - Digital electronic arithmetic circuit for all four operations - performs addition and subtraction in negative number range and also in transition range

Info

Publication number: DE4241129A1
Application number: DE4241129A
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1992-07-14
Filing date: 1992-11-27
Publication date: 1994-06-01

Abstract

An electronic circuit is used for the arithmetic operators of addition, subtraction, multiplication and division. The circuit is based around a 4 bit adder/subtractor circuit that operates together with gating logic and a number of shift-registers. The adder/subtractor circuit has inputs received in 5211 code (23a, 23b) and generated in 4 bit code. The signals for operation of the circuit are provided by a control circuit by around a pulse generating unit. ADVANTAGE - Simplified arithmetic process.

Description

Gegenstand der Erfindung ist die weitere Verbesserung der Grund-Type der Rechenschaltung nach der Haupt-Patentanmeld ung, bei der die erste Zahl gleichzeitig in die Schiebere gister 21 a und 21 b und 22 eingetippt wird und dann entwe der die Schieberegister 21 a und 21 b oder 21 b und 22 oder oder 21 a und 22 rückgestellt werden. Diese Rechenschaltung ist nun so ausgebildet, daß die erste Zahl mittels Einblend ung vom Schieberegister 90 aus in die Schieberegister 21 a und 21 b und 22 eingegeben wird und dann auch jeweils zwei dieser Schieberegister (21 a oder 21 b oder 22) rückgestellt werden. Damit wird der Vorteil erzielt, daß bei der Weiterverarbeitung der vorherigen Ergebniszahl dasselbe Zahlen- Eingabe-Verfahren zur Anwendung kommt, wie bei der Neu-Ein gabe beider Zahlen. Die Type B dieser Rechenschaltung ist zusätzlich auch so ausgebildet, daß auch im Minus-Bereich addiert und subtrahiert werden kann und auch im Übergangs bereich addiert und subtrahiert werden kann.The invention relates to the further improvement of the basic type of arithmetic circuit according to the main patent application, in which the first number is simultaneously typed into the shift registers 21 a and 21 b and 22 and then the shift registers 21 a and 21 b or 21 b and 22 or or 21 a and 22 are reset. This arithmetic circuit is now designed in such a way that the first number is entered by fade-in from shift register 90 into shift registers 21 a and 21 b and 22 and then two of these shift registers ( 21 a or 21 b or 22 ) are also reset. This has the advantage that the same number input method is used for the further processing of the previous result number as for the new input of both numbers. The type B of this arithmetic circuit is also designed so that addition and subtraction can also take place in the minus range and can also be added and subtracted in the transition range.

In Fig. 1 a bis 1 c ist die Haupt-Schaltung 10 dargestellt, welche aus den Teil-Schaltungen 10 a bis 10 c besteht. In Fig. 2 a bis 2 e ist das Haupt-Steuerwerk 12 dargestellt, welches aus den Teil-Schaltungen 12 a bis 12 e besteht. In Fig. 3 ist die Ziffern-Eingabeschaltung 20 dargestellt. In Fig. 4 ist die Schaltung 60 dargestellt. In Fig. 5 ist die Tetraden-Schaltung 6 dargestellt. In Fig. 6 ist der Im puls-Zähler 80 der Schaltung 60 dargestellt. In Fig. 7 ist das Zusatz-Steuerwerk 85 dargestellt. In Fig. 8 ist die Tetraden-Schaltung 6 b dargestellt. In Fig. 9 bis 11 sind die Zusatz-Schaltungen 41 und 42 und 23 b der Tetraden- Schaltung 6 b dargestellt. In Fig. 12 ist die Impuls- Schaltung 24 dargestellt, welche bei der vorliegenden Rech enschaltung 4 Ausgänge aufweist. In Fig. 13 ist die Anord nung des Schieberegisters 90 und der Anzeigeschaltung 45 und der Tor-Schaltungen 61 bis 64 dargestellt. In Fig. 14 ist die Schaltung 85 b dargestellt.In Fig. 1 a to 1 c, the main circuit 10 is shown, which consists of the sub-circuits 10 a to 10 c. In FIG. 2 a to 2 e, the main control unit 12 is shown, which consists of the sub-circuits 12 a to 12 e. In Fig. 3 the numeric input circuit 20 is shown. The circuit 60 is shown in FIG . In FIG. 5, the tetrads circuit 6 is shown. In Fig. 6 the pulse counter 80 of the circuit 60 is shown. In Fig. 7, the auxiliary control unit 85 is shown. In Fig. 8 the nibbles circuit is illustrated B 6. In FIGS. 9 to 11, the addition circuits 41 and 42 and 23 of the circuit 6 shown Tetraden- b b. FIG. 12 shows the pulse circuit 24 , which has 4 outputs in the present arithmetic circuit. In Fig. 13, the arrangement of the shift register 90 and the display circuit 45 and the gate circuits 61 to 64 is shown. In Fig. 14, the circuit 85 is shown b.

Die Teil-Schaltung 12 a des Haupt-Steuerwerks 12 (Fig. 2 a) besteht aus dem Schieberegister 90 und der Schaltung 18 und den Tor-Schaltungen 27 und 28, welche eventuell entfallen und den Oder-Schaltungen 26 und 29 und 35 mit je 2 Eingängen und der Oder-Schaltung 34 mit 3 Eingängen und der Negier- Schaltung 31 und den zugehörigen Leitungen.The sub-circuit 12 a of the main control unit 12 ( Fig. 2 a) consists of the shift register 90 and the circuit 18 and the gate circuits 27 and 28 , which may be omitted and the OR circuits 26 and 29 and 35 with each 2 inputs and the OR circuit 34 with 3 inputs and the negation circuit 31 and the associated lines.

Die Teil-Schaltung 12 b des Haupt-Steuerwerks 12 (Fig. 2 b) besteht aus der Schaltung 60 und den Flip-Flops 1 bis 6 und 6 Tipp-Schaltern 8 und den Und-Schaltungen 11 bis 13 mit je 2 Eingängen und den Oder-Schaltungen 14 und 22 mit je 2 Eingängen und den Oder-Schaltungen 9 und 17 mit je 3 Ein gängen und den Negier-Schaltungen 20 und 21 und 58 und den zugehörigen Leitungen.The sub-circuit 12 b of the main control unit 12 ( Fig. 2 b) consists of the circuit 60 and the flip-flops 1 to 6 and 6 tap switches 8 and the AND circuits 11 to 13 , each with 2 inputs and OR circuits 14 and 22 , each with 2 inputs and the OR circuits 9 and 17 , each with 3 inputs, and the Negier circuits 20 and 21 and 58 and the associated lines.

Die Teil-Schaltung 12 c des Haupt-Steuerwerks 12 (Fig. 2 c) besteht aus der Impuls-Schaltung 24 und den Tor-Schaltungen 28 und 29 und 44 und 46 und 67. An weiteren Teilen besteht diese Teil-Schaltung 12 c aus den Flip-Flops 25 und 32 und 33 und den Und-Schaltungen 27 und 39 und 42 und 52 und 47 und 53 mit je 2 Eingängen und den Oder-Schaltungen 34 und 41 mit je 2 Eingängen und den Oder-Schaltungen 31 und 49 mit je 3 Eingängen und den Negier-Schaltungen 36 bis 38 und den zu gehörigen Leitungen.The sub-circuit 12 c of the main control unit 12 ( FIG. 2 c) consists of the pulse circuit 24 and the gate circuits 28 and 29 and 44 and 46 and 67 . In other parts, this sub-circuit 12 c consists of the flip-flops 25 and 32 and 33 and the AND circuits 27 and 39 and 42 and 52 and 47 and 53 with 2 inputs each and the OR circuits 34 and 41 with each 2 inputs and the OR circuits 31 and 49 with 3 inputs each and the negation circuits 36 to 38 and the associated lines.

Die Teil-Schaltung 12 d des Haupt-Steuerwerks 12 (Fig. 2 d) besteht aus der Impuls-Schaltung 32 und der Impuls-Wechsel- Schaltung 36 und dem Flip-Flop 23 und der Tor-Schaltung 68 und den Und-Schaltungen 24 bis 27 und 30 und 47 und 52 mit je 2 Eingängen und den Oder-Schaltungen 33 und 46 und 53 mit je 2 Eingängen und der Oder-Schaltung 34 mit 3 Eingängen und der Und-Schaltung 31 mit 3 Eingängen und der Negier-Schalt ung 37 und 2 Dioden 35 und den zugehörigen Leitungen. The sub-circuit 12 d of the main control unit 12 ( FIG. 2 d) consists of the pulse circuit 32 and the pulse changeover circuit 36 and the flip-flop 23 and the gate circuit 68 and the AND circuits 24 to 27 and 30 and 47 and 52 with 2 inputs each and the OR circuits 33 and 46 and 53 with 2 inputs each and the OR circuit 34 with 3 inputs and the AND circuit 31 with 3 inputs and the negating circuit 37 and 2 diodes 35 and the associated lines.

Die Teil-Schaltung 12 e des Haupt-Steuerwerks 12 (Fig. 2 e) besteht aus den Schaltungen 13 und 30 und den Flip-Flops 34 und 35 und 48 und den Und-Schaltungen 36 bis 43 mit je 2 Eingängen und der Oder-Schaltung 46 mit 2 Eingängen und der Oder-Schaltung 45 mit 4 Eingängen und den zugehörigen Leit ungen. Die Schaltungen 13 und 30 sind in P 42 18 870.9 dargestellt und beschrieben.The sub-circuit 12 e of the main control unit 12 ( Fig. 2 e) consists of the circuits 13 and 30 and the flip-flops 34 and 35 and 48 and the AND circuits 36 to 43 , each with 2 inputs and the OR Circuit 46 with 2 inputs and the OR circuit 45 with 4 inputs and the associated lines The circuits 13 and 30 are shown and described in P 42 18 870.9.

Die Schaltung 60 (Fig. 4) besteht aus dem Impuls-Zähler 80 und der Start-Schaltung 38 und den Flip-Flops 1 und 2 und den Und-Schaltungen 5 bis 9 mit je 2 Eingängen und den Oder- Schaltungen 15 und 16 mit je 2 Eingängen und 4 Dioden 18 und den zugehörigen Leitungen.The circuit 60 ( FIG. 4) consists of the pulse counter 80 and the start circuit 38 and the flip-flops 1 and 2 and the AND circuits 5 to 9 with 2 inputs each and the OR circuits 15 and 16 with 2 inputs and 4 diodes 18 and the associated lines.

Diese Rechenschaltung ist ausreichend vollständig in P 42 34 975.3 dargestellt und beschrieben. In der vorliegenden Patentanmeldung sind nur diejenigen Schaltungen und Teil- Schaltungen dargestellt, welche im Vergleich mit der Rechen- Schaltung nach P 42 34 975.3 verbessert wurden. Abweichend von dieser Regel sind in der vorliegenden Patentanmeldung auch die Fig. 1 a bis 1 c dargestellt. Die Fig. 5 von P 42 34 975.3 ist jetzt hinfällig, ebenso die Fig. 13 von P 42 34 975.3. Die Schaltung 18 ist nur in der Haupt-Patent anmeldung (P 42 23 125.6) dargestellt und beschrieben.This arithmetic circuit is shown and described in sufficient detail in P 42 34 975.3. In the present patent application only those circuits and sub-circuits are shown which have been improved in comparison with the arithmetic circuit according to P 42 34 975.3. In deviation from this rule, FIGS. 1 a to 1 c are also shown in the present patent application. The Fig. 5 of P 42 34 975.3 is now obsolete, as is the Fig. 13 P 42 34 975.3. The circuit 18 is shown and described only in the main patent application (P 42 23 125.6).

Die Schieberegister werden von den Ausgängen 1 bis 7 der Schaltung 70 wie folgt angesteuert: Vom Ausgang 1 wird das Schieberegister 22 links-verschiebend Takt-angesteuert. Vom Ausgang 2 werden die Schieberegister 21 a und 21 b links verschiebend Takt-angesteuert. Vom Ausgang 3 wird das Schieberegister 90 links-verschiebend Takt-angesteuert. Vom Ausgang 4 wird das Schieberegister 90 rechts-verschiebend Takt-angesteuert. Vom Ausgang 5 wird das Komma-Schiebere gister 50c/1/2 links-verschiebend Takt-angesteuert. Vom Aus gang 6 wird das Komma-Schieberegister 50c/1/2 rechts-ver schiebend Takt-angesteuert. Vom Ausgang 7 wird das Komma- Schieberegister 50 a links-verschiebend Takt-angesteuert. The shift registers are controlled by the outputs 1 to 7 of the circuit 70 as follows: From the output 1, the shift register 22 is clock-controlled, shifting to the left. From the output 2, the shift registers 21 a and 21 b are shift-driven to the left. From the output 3, the shift register 90 is clock-shifted to the left. From the output 4, the shift register 90 is clock-shifted to the right. From output 5, the comma-shift register 50 c / 1/2 left-shift-clock-controlled. From the output 6, the comma shift register 50 c / 1/2 clock-shifting right-ver is driven. From the output 7, the comma shift register 50 a is clock-shifted to the left.

Mittels Antippen der Taste M wird die Eingabe des Multipli kators vor-angesteuert. Mittels Antippen der Taste D wird die Eingabe des Divisors vor-angesteuert. Mittels Antippen der Taste A wird die Eingabe des zweiten Summanden vor angesteuert. Mittels Antippen der Taste S wird die Eingabe des Subtrahenden vor-angesteuert. Mittels Antippen der Tas te G wird der Rechen-Ablauf ausgelöst. Mittels Antippen der Taste R wird die gesamte Rechenschaltung rückstell-ange steuert.By pressing the M key, the multipli is entered kators pre-driven. By pressing the D button the input of the divisor is pre-activated. By tapping key A is used to enter the second addend controlled. The entry is made by pressing the S key of the subtrahender. By tapping the Tas the calculation process is triggered. By tapping the The R key resets the entire arithmetic circuit controls.

Die sonstigen Ansteuerungen ergeben sich wie folgt: Der Aus gang N D steuert den Eingang n d an. Der Ausgang A 7 steuert den Eingang a 7 der Haupt-Schaltung 10 an. Der Ausgang A 1 steuert den Eingang a 1 an. Der Ausgang A 3 steuert den Ein gang a 3 an. Der Ausgang M 6 steuert den Eingang m 6 an. Der Ausgang M 8 steuert den Eingang m 8 an. Der Ausgang B 1 steuert den Eingang b 1 an. Der Ausgang B 3 steuert den Ein gang b 3 an. Der Ausgang B 8 steuert den Eingang b 8 an. Der Ausgang E 8 steuert den Eingang e 8 an. Der Ausgang B 9 steuert die Rückstellung des Komma-Schieberegisters 50 a an. Der Ausgang A 5 steuert den Eingang a 5 der Schaltung 70 an. Der Ausgang B 5 steuert den Eingang b 5 der Schaltung 70 an. Der Ausgang C 5 steuert den Eingang c 5 der Schaltung 70 an. Die Ausgänge S steuern die Eingänge s an. Die Ausgänge W steuern die Eingänge w an. Die Ausgänge F steuern die Ein gäng f an. Die Ausgänge N K steuern die Eingänge n k an. Der Ausgang I steuert den Eingang i an. Der Ausgang K steu ert den Eingang k an. Der Ausgang E steuert den Eingang e an. Der Ausgang Q steuert den Eingang q an. Der Ausgang V steuert den Eingang v an. Der Ausgang C steuert den Eingang c an. Der Ausgang F 4 steuert den Eingang f 4 an. Der Aus gang F 5 steuert den Eingang f 5 an. Der Ausgang P steuert den Eingang p an. Die Eingänge t 1 und t 2 und t 3 werden mit der Takt-Frequenz angesteuert. Die Eingänge u 2 liegen im Betriebszustand ständig an H-Potential. Die Eingänge r werden von Abzweigungen des Ausgangs R 1 rückstell-ange steuert. Vom Ausgang N 1 wird das Schieberegister 90 rück stell-angesteuert. Vom Ausgang N 2 wird das Komma-Schiebe register 50c/1/2 rückstell-angesteuert. Von Abzweigungen des Ausgangs R 2 werden die Eingänge r 2 rückstell-angesteu ert. Der Ausgang L 1 steuert die Rückstellung des Schiebe registers 21 b an. Der Ausgang L 2 steuert den Eingang l 2 an und somit über die Tor-Schaltung 62 die Einblendung der Zwischen-Ergebniszahl von der Speicherreihe 25 in das Schie beregister 21 b an. Der Ausgang 13 steuert die Rückstell ung der Speicherreihe 25 an. Der Ausgang Z 4 steuert die Rückstellung der Impuls-Schaltung 32 an. Der Ausgang H 1 steuert die Rückstellung des Komma-Schieberegisters 50 a an. Der Ausgang H 2 steuert die Rückstellung des Schieberegis ters 90 an. Der Ausgang H 3 steuert den Eingang h 3 an und somit die Einblendung der Ergebniszahl von der Speicherreihe 25 über die Tor-Schaltung 61 in das Schieberegister 90 an. Der Ausgang H 4 steuert die Einblendung des Komma-Index n in das Komma-Schieberegister 50 a an. Der Ausgang H 5 löst die automatische Rechts-Taktung der Ergebniszahl im Schiebe register 90 aus. Der Ausgang L 4 steuert den Eingang l 4 an und somit die Einblendung der ersten Zahl vom Schieberegis ter 90 über die Tor-Schaltung 64 in die Schieberegister 21 a und 21 b und 22 mittels einem H-Impuls an. Der Ausgang C 6 steuert die eingeschränkte Gesamt-Rückstellung an, bei der nur das Schieberegister 90 und das Komma-Schieberegister 50c/1/2 und die Eingänge r 2 nicht rückstell-angesteuert werden. Der Ausgang C 7 steuert die Rückstellung des Schie beregisters 90 an. Der Ausgang L 5 steuert die Rückstellung der Schieberegister 21 b und 22 an. Der Ausgang 16 steuert die Rückstellung der Schieberegister 21 a und 22 an. Der Ausgang L 7 steuert die Rückstellung der Schieberegister 21 a und 21 b an. Der Ausgang G 2 steuert den Eingang g 2 an. Der Ausgang A 9 steuert bei der Type A den Eingang a 9 an. Der Ausgang K 3 steuert den Eingang k 3 an und somit die Tor-Schaltung vom Schieberegister 90 zur Anzeigeschaltung 45 an. Die Ausgänge V 2 bis V 4 kommen dann zur Verwendung, wenn sie für zusätzliche Rückstell-Ansteuerungen gebraucht werden. The other controls are as follows: The ND output controls the nd input. The output A 7 controls the input a 7 of the main circuit 10 . Output A 1 controls input a 1. The output A 3 controls the input a 3. The output M 6 controls the input m 6. The output M 8 controls the input m 8. The output B 1 controls the input b 1. The output B 3 controls the input b 3. The output B 8 controls the input b 8. Output E 8 controls input e 8. The output B 9 controls the resetting of the comma shift register 50 a. The output A 5 controls the input a 5 of the circuit 70 . The output B 5 controls the input b 5 of the circuit 70 . The output C 5 controls the input c 5 of the circuit 70 . The outputs S control the inputs s. The outputs W control the inputs w. The outputs F control the inputs f. The outputs NK control the inputs nk. Output I controls input i. The output K controls the input k. Output E controls input e. The Q output controls the q input. The output V controls the input v. Output C controls input c. The output F 4 controls the input f 4. The output F 5 controls the input f 5. The output P controls the input p. The inputs t 1 and t 2 and t 3 are driven at the clock frequency. The inputs u 2 are constantly at H potential in the operating state. The inputs r are reset-controlled by branches of the output R 1. The shift register 90 is reset-controlled from the output N 1. The comma shift register 50 c / 1/2 is reset-controlled from output N 2. The inputs r 2 are reset-controlled from branches of the output R 2. The output L 1 controls the reset of the shift register 21 b. The output L 2 controls the input l 2 and thus via the gate circuit 62 to fade in the intermediate result number from the memory row 25 into the shift register 21 b. The output 13 controls the reset of the memory row 25 . The output Z 4 controls the resetting of the pulse circuit 32 . The output H 1 controls the resetting of the comma shift register 50 a. The output H 2 controls the reset of the shift register 90 . The output H 3 controls the input h 3 and thus controls the insertion of the result number from the memory row 25 via the gate circuit 61 into the shift register 90 . The output H 4 controls the insertion of the comma index n into the comma shift register 50 a. The output H 5 triggers the automatic clocking of the result number in the shift register 90 . The output L 4 controls the input l 4 and thus the insertion of the first number from the shift register 90 through the gate circuit 64 into the shift registers 21 a and 21 b and 22 by means of an H pulse. The output C 6 controls the restricted total reset, in which only the shift register 90 and the comma shift register 50 c / 1/2 and the inputs r 2 are not reset-controlled. The output C 7 controls the reset of the shift register 90 . The output L 5 controls the resetting of the shift registers 21 b and 22 . The output 16 controls the resetting of the shift registers 21 a and 22 . The output L 7 controls the resetting of the shift registers 21 a and 21 b. The output G 2 controls the input g 2. Output A 9 controls input A 9 in Type A. The output K 3 controls the input k 3 and thus the gate circuit from the shift register 90 to the display circuit 45 . The outputs V 2 to V 4 are used when they are used for additional reset controls.

Die Eingabe der ersten Zahl (erster Summand oder Minuend oder Multiplikand oder Dividend) ergibt sich wie folgt: Vor dem Eintippen dieser ersten Zahl muß diese Rechenschaltung mittels Antippen der Taste R rückgestellt werden, sofern sie nicht schon rückgestellt ist. In dieser Grund-Stellung hat der Ausgang N D H-Potential und wird somit der Eingang n d mit H-Potential angesteuert und ist somit die Tor-Schaltung 6 vor-angesteuert. Somit wird nun die erste Zahl (erster Summand oder Minuend oder Multiplikand oder Dividend) über die Tastatur 14 und die Eingänge s in das Schieberegister 90 eingetippt, womit diese Zahl nach ihrem Eintippen im Schieberegister 90 gespeichert ist. An der entsprechenden Stelle wird über die Taste P auch das Komma eingetippt; da mit wird bei den Stellen nach dem Komma in beiden Komma- Schieberegistern 50 a und 50c/1 der Komma-Index um die ent sprechende Anzahl Stellen nach links verlagert, sofern diese Eingabezahl Komma-Stellen aufweist.The entry of the first number (first summand or minuend or multiplicand or dividend) results as follows: Before typing in this first number, this arithmetic circuit must be reset by pressing the R key, provided it has not already been reset. In this basic position, the output ND has H potential and thus the input nd is activated with H potential and the gate circuit 6 is thus pre-activated. Thus, the first number (first addend or minuend or multiplicand or dividend) over the keyboard 14 and the inputs will be s typed into the shift register 90, so this number is stored after their typing in the shift register 90th The comma is also typed in at the appropriate point using the P key; since with the digits after the comma in both comma shift registers 50 a and 50 c / 1 the comma index is shifted to the left by the corresponding number of digits, provided that this input number has comma digits.

Falls diese erste Zahl als Multiplikand verarbeitet werden soll, wird die Taste M (Multiplikation) angetippt. Damit kippt das Flip-Flop 1 der Schaltung 12 b in seine Links- Stellung und wird vom Ausgang A 1 der Eingang a 1 mit H-Po tential angesteuert und ist damit zum zweiten mal die Tor- Schaltung 6 vor-angesteuert. Der Ausgang A 3 steuert hierbei den Eingang a 3 an. Der Ausgang M 6 steuert hierbei den Eingang m 6 und damit die Tor-Schaltung 68 an. Vom Ausgang M 8 wird hierbei die Schaltung 60 überbrückungs-angesteuert; außerdem steuert hierbei der Ausgang M 7 den Eingang m 7 an. Vom Ausgang A 7 wird hierbei die Tetraden-Schaltung 6 auf Addition vor-angesteuert. Der Ausgang A 5 steuert hierbei mit einem H-Impuls den Eingang a 5 der Schaltung 70 an. Nach dem Antippen der Taste M hat auch der Ausgang der Oder- Schaltung 31 der Schaltung 12 c H-Potential; dieses H-Poten tial steuert über die vor-angesteuerte Und-Schaltung 47 die Funktion A der Schaltung 75 an, womit die Impuls-Schaltung 24 vor-angesteuert ist und die Tor-Schaltung 44 vor-angesteu ert ist. Der Ausgang C 6, welcher die eingeschränkte Gesamt- Rückstellung ansteuert, ist hierbei nicht vor-angesteuert; Somit liefert hierbei bei der Takt-Durchsteuerung der Impuls- Schaltung 24 der Ausgang 14 den ersten H-Impuls, welcher über den Eingang l 4 und somit über die Tor-Schaltung 64 die Einblendung der ersten Eingabezahl in die Schieberegister 21 a und 21 b und 22 ansteuert. Dann steuert der zweite H- Impuls vom Ausgang L 7 die Rückstellung der Schieberegister 21 a und 21 b an. Dann steuert der dritte H-Impuls vom Aus gang C 7 die Rückstellung des Schieberegisters 90 an, wobei von der Abzweigung dieses Ausgangs C 7 auch das Flip-Flop 33 in seine Links-Stellung gekippt wird und damit die Und- Schaltung 47 nicht mehr vor-angesteuert ist. Damit befindet sich der Multiplikand nur noch im Schieberegister 22 und ist das Schieberegister 90 rückgestellt und wird über die Tasta tur 14 der Multiplikator in das Schieberegister 90 einge tippt. Die zuvor erforderliche Rückstellung des Komma-Schie beregisters 50 a erfolgt vom Ausgang B 9. Die Komma-Stellen dieses Multiplikators werden auch links-verschiebend in die Komma-Schieberegister 50 a und 50c/1 eingetippt und addieren sich somit im Komma-Schieberegister 50c/1.If this first number is to be processed as a multiplicand, press the M (multiplication) key. This flips the flip-flop 1 of the circuit 12 b in its left position and is controlled by the output A 1 of the input a 1 with H potential and is thus the second time the gate circuit 6 is pre-driven. Output A 3 controls input a 3. The output M 6 controls the input m 6 and thus the gate circuit 68 . In this case, the circuit 60 is bridged-controlled from the output M 8; output M 7 also controls input m 7. From output A 7, the tetrad circuit 6 is pre-driven on addition. The output A 5 controls the input a 5 of the circuit 70 with an H pulse. After tapping the M key, the output of the OR circuit 31 of the circuit 12 has C potential; this H-Poten tial controls via the pre-controlled AND circuit 47, the function A of the circuit 75 , whereby the pulse circuit 24 is pre-controlled and the gate circuit 44 is pre-controlled. The output C 6, which controls the restricted total reset, is not pre-controlled here; Thus, in this case delivered to the clock by controlling the pulse circuit 24 of the output 14 of the first H pulse which l via the input 4 and thus on the gate circuit 64, the insertion of the first input number in the shift register 21 a and 21 b and 22 controls. Then the second H pulse from the output L 7 controls the resetting of the shift registers 21 a and 21 b. Then the third H-pulse from the output C 7 triggers the reset of the shift register 90 , the flip-flop 33 also being flipped into its left position from the branching of this output C 7 and thus the AND circuit 47 no longer before -controlled. Thus, the multiplicand is only in the shift register 22 and the shift register 90 is reset and the multiplier 14 is typed into the shift register 90 via the keyboard 14. The previously required resetting of the decimal shift register 50 a takes place from output B 9. The decimal places of this multiplier are also typed left-shifting into the comma shift registers 50 a and 50 c / 1 and thus add up in the comma shift register 50 c / 1 .

Dann folgt das Antippen der Taste G und somit die Auslösung des additiven Multiplikations-Ablaufs, der sofort beginnt, weil hierbei die Schaltung 60 überbrückungs-angesteuert ist und somit sofort die Und-Schaltung 52 der Schaltung 12 d vor-angesteuert ist. Wenn beim Ablauf der Multiplikation die letzte (erste) Multiplikatorziffer aufgearbeitet ist, wird über die Und-Schaltung 42 der Schaltung 12 e der Multiplika tions-Ablauf ausgeschaltet, indem hierbei das Flip-Flop 5 der Schaltung 12 b in seine Rechts-Stellung gekippt wird. Damit ist über die Und-Schaltung 52 der Schaltung 12 c der Endlauf und somit die Funktion B der Schaltung 75 eingeschal tet, weil damit auch die Impuls-Schaltung 24 Takt-vorange steuert ist, aber im Gegensatz zur ersten Takt-Durchsteuer ung die Tor-Schaltung 29 vor-angesteuert ist. Die Tor-Schalt ung 46 ist hierbei vor-angesteuert, weil diese nur bei Divi sion nicht vor-angesteuert ist. Somit kommen nun die Aus gänge H 1 bis H 5 der Schaltung 12 c zur Wirkung. Der H-Im puls des Ausgangs H 1 steuert hierbei die Rückstellung des Komma-Schieberegisters 50 a an. Der H-Impuls des Ausgangs H 2 steuert hierbei die Rückstellung des Schieberegisters 90 an. Der H-Impuls des Ausgangs H 3 steuert hierbei den Ein gang h 3 (Fig. 13) an und somit die Einblendung der Ergeb niszahl von der Speicherreihe 25 in das Schieberegister 90 über die Tor-Schaltung 61. Der H-Impuls des Ausgangs h 4 steuert hierbei die Einblendung des Komma-Index n in das Komma-Schieberegister 50 a an. Der H-Impuls des Ausgangs H 5 löst die automatische Rechts-Taktung der Ergebniszahl im Schieberegister 90 aus. Diese Rechts-Taktung der Ergebnis zahl ist vom Ausgang F L der Anzeigeschaltung 45 vor-ange steuert und endet mit dem H-L-Potentialwechsel des Ausgangs F L der Anzeigeschaltung 45.Then, following the tapping of the G key and thus the release of the additive multiplication procedure, which begins immediately because in this case the circuit 60 is lock-actuated and the AND circuit is activated before d-52 of the circuit 12 thus immediately. When the last (first) multiplier digit is worked up during the multiplication, the multiplication sequence is switched off via the AND circuit 42 of the circuit 12 e, in this case the flip-flop 5 of the circuit 12 b is tilted into its right position . This is via the AND circuit 52 of the circuit 12 c of the end run and thus the function B of the circuit 75 is switched on, because it also controls the pulse circuit 24 clock-ahead, but in contrast to the first clock cycle control the gate Circuit 29 is pre-activated. The gate circuit 46 is pre-activated in this case, because this is not pre-activated only in the case of division. Thus, the outputs H 1 to H 5 of the circuit 12 c now come into effect. The H pulse in the output H 1 controls the resetting of the comma shift register 50 a. The H pulse of output H 2 controls the resetting of shift register 90 . The H pulse of the output H 3 controls the input h 3 ( FIG. 13) and thus the insertion of the result number from the memory row 25 into the shift register 90 via the gate circuit 61 . The H pulse of the output h 4 controls the insertion of the decimal index n into the comma shift register 50 a. The H pulse of output H 5 triggers the automatic clocking of the result number in shift register 90 . This clocking of the result number is controlled in advance by the output FL of the display circuit 45 and ends with the HL potential change of the output FL of the display circuit 45 .

Falls diese erste Zahl als Dividend verarbeitet werden soll, wird die Taste D (Division) angetippt. Damit kippt das Flip- Flop 2 der Schaltung 12 b in seine Links-Stellung und wird vom Ausgang B 1 der Eingang b 1 mit H-Potential angesteuert und sind damit die Tor-Schaltungen 6 und 7 vor-angesteuert. Der Ausgang B 3 steuert hierbei den Eingang b 3 an. Der Aus gang B 8 steuert hierbei den Eingang b 8 an, womit die Tor- Schaltung 67 vor-angesteuert ist. Der Ausgang A 7 hat hier bei nur L-Potential. Der Ausgang B 5 steuert hierbei den Eingang b 5 der Schaltung 70 mit einem H-Impuls an. Nach dem Antippen der Taste D hat auch der Ausgang der Oder-Schaltung 31 der Schaltung 12 c H-Potential, das auch die Funktion A der Schaltung 75 vor-ansteuert, womit die Impuls-Schaltung 24 vor-angesteuert ist und die Tor-Schaltung 44 vor-angesteu ert ist. Der Ausgang C 6 ist hierbei auch gesperrt. Somit liefert hierbei bei der Takt-Durchsteuerung der Impuls- Schaltung 24 der Ausgang l 4 den ersten H-Impuls, welcher über den Eingang l 4 und somit über die Tor-Schaltung 64 die Einblendung der ersten Eingabezahl in die Schieberegister 21 a und 21 b und 22 ansteuert. Dann steuert der zweite H-Im puls vom Ausgang L 5 die Rückstellung der Schieberegister 21 b und 22 an. Dann steuert der dritte H-Impuls vom Ausgang C 7 die Rückstellung des Schieberegisters 90 an, wobei von der Abzweigung dieses Ausgangs C 7 auch das Flip-Flop 33 in seine Links-Stellung gekippt wird und damit die Und- Schaltung 47 nicht mehr vor-angesteuert ist. Damit befindet sich der Dividend nur noch im Schieberegister 21 a und ist das Schieberegister 90 rückgestellt und wird über die Tasta tur 14 der Divisor in die Schieberegister 22 und 90 einge tippt. Die zuvor erforderliche Rückstellung des Komma-Schie beregisters 50 a erfolgt mittels H-Impuls vom Ausgang B 9. Die Komma-Stellen des Divisors werden links-verschiebend in das Komma-Schieberegister 50 a eingetippt und rechts-ver schiebend in das Komma-Schieberegister 50c/1/2 eingetippt.If this first number is to be processed as a dividend, press the D (Division) key. This flips the flip-flop 2 of the circuit 12 b into its left position and the output B 1 controls the input b 1 with H potential and the gate circuits 6 and 7 are thus pre-activated. The output B 3 controls the input b 3. From the output B 8 controls the input b 8, whereby the gate circuit 67 is pre-controlled. The output A 7 has only L potential here. The output B 5 controls the input b 5 of the circuit 70 with an H pulse. After pressing the button D, the output of the OR circuit 31 of the circuit 12 also has C potential, which also pre-controls the function A of the circuit 75 , which means that the pulse circuit 24 is pre-activated and the gate circuit 44 is pre-activated. The output C 6 is also blocked here. Thus, in the cycle control of the pulse circuit 24, the output l 4 supplies the first H pulse, which, via the input l 4 and thus via the gate circuit 64, fades in the first input number into the shift registers 21 a and 21 b and 22 controls. Then, the second H-controls the pulse from the output of L 5 the resetting of the shift register 21 b and 22. Then the third H pulse from the output C 7 triggers the resetting of the shift register 90 , the flip-flop 33 also being tilted into its left position by the branching off of this output C 7 and thus the AND circuit 47 no longer being used. is controlled. Thus, the dividend is only in the shift register 21a and the shift register 90 is reset and is on the Tasta tur 14 the divisor into the shift registers 22 and 90 typed. The previously required resetting of the decimal shift register 50 a is carried out by means of an H pulse from output B 9. The decimal places of the divisor are typed left-shifting into the comma shift register 50 a and right-shifting into the comma shift register 50 Type in c / 1/2 .

Dann folgt das Antippen der Taste G und somit die Auslösung des subtraktiven Divisions-Ablaufs, bei dem zunächst die Schaltung 60 über ihren Ausgang F 8 acht Zusatz-Takte lie fert, mit denen das Komma-Schieberegister 50c/1/2 rechts-ver schiebend Takt-angesteuert wird und somit der Komma-Index n im Komma-Schieberegister 50c/1/2 um acht Stellen nach rechts getaktet wird. Nach dieser Komma-Index-Verschiebung ist die Und-Schaltung 52 der Schaltung 12 d vor-angesteuert und be ginnt der eigentliche Divisions-Ablauf, bei dem die anfallen den Ergebnisziffern aufeinanderfolgend in das Schieberegister 90 eingetaktet werden. Wenn die Ergebniszahl eine Länge von 8 Stellen aufweist, wird von der Zeile 8 des Schieberegis ters 90 aus über den Eingang d 6 das Flip-Flop 5 der Schalt ung 12 b in seine Rechts-Stellung gekippt und damit der Divi sions-Ablauf ausgeschaltet, bei dem, wie bei Multiplikation, die Impuls-Schaltung 32 rundum Takt-durchgesteuert wird. Dann folgt, wie bei Multiplikation, der Endlauf mittels der Funktion B der Schaltung 75, wobei jedoch die Ausgänge H 2 und H 3 gesperrt sind, weil sich die Ergebniszahl schon im Schieberegister 90 befindet.This is followed by pressing the G key and thus triggering the subtractive division process, in which the circuit 60 first delivers eight additional clocks via its output F 8, with which the comma shift register 50 c / 1/2 right-ver is clock-driven and thus the comma index n in the comma shift register 50 c / 1/2 is clocked eight positions to the right. After this comma index shift, the AND circuit 52 of the circuit 12 d is pre-activated and the actual division process begins, in which the result digits are successively clocked into the shift register 90 . If the result number has a length of 8 digits, the line 8 of the shift register 90 flips the flip-flop 5 of the circuit 12 b into its right position via the input d 6 and thus switches off the division sequence, in which, as with multiplication, the pulse circuit 32 is clock-controlled all round. Then, as in multiplication, the end run follows by means of the function B of the circuit 75 , but the outputs H 2 and H 3 are blocked because the result number is already in the shift register 90 .

Falls diese erste Zahl als erster Summand verarbeitet werden soll, wird die Taste A (Addition) angestippt. Damit kippt das Flip-Flop 3 der Schaltung 12 b in seine Links-Stellung und wird vom Ausgang B 1 der Eingang b 1 mit H-Potential ange steuert und sind damit, wie bei Division, die Tor-Schaltun gen 6 und 7 vor-angesteuert. Hierbei steuert der Ausgang A 7 den Eingang a 7 an und ist damit auch die Tetraden-Schalt ung 6 auf Addition vor-angesteuert, wie bei Multiplikation. Hierbei steuert der Ausgang E 8 den Eingang e 8 mit H-Poten tial an und der Ausgang C 5 den Eingang c 5 der Schaltung 70 mit einem H-Impuls an. Nach dem Antippen der Taste A hat auch der Ausgang der Oder-Schaltung 31 der Schaltung 12 c H-Poten tial, das auch die Funktion A der Schaltung 75 ansteuert, womit die Impuls-Schaltung 24 vor-angesteuert ist und die Tor-Schaltung 44 vor-angesteuert ist. Der Ausgang L 4 steu ert hierbei auch mit einem H-Impuls die Einblendung der ers ten Zahl über den Eingang l 4 und somit über die Tor-Schalt ung 64 in die Schieberegister 21 a und 21 b und 22 an. Der zweite H-Impuls steuert hierbei über den Ausgang L 6 die Rück stellung der Schieberegister 21 a und 22 an. Der dritte H- Impuls vom Ausgang C 7 steuert hierbei auch die Rückstellung des Schieberegisters 90 an, wobei auch das Flip-Flop 33 in seine Links-Stellung gekippt wird. Damit befindet sich der erste Summand nur noch im Schieberegister 21 b und ist das Schieberegister 90 rückgestellt und wird über die Tastatur 14 der zweite Summand in die Schieberegister 22 und 90 einge tippt. Die zuvor erforderliche Rückstellung des Komma-Schie beregisters 50 a erfolgt auch mittels H-Impuls vom Ausgang B 9. Die Komma-Stellen des zweiten Summanden werden nur in das Komma-Schieberegister 50 a eingetippt.If this first number is to be processed as the first summand, the A (addition) key is pressed. Thus, the flip-flop 3 of the circuit 12 b tilts to its left position and the output B 1 controls the input b 1 with H potential and, as with division, the gate circuits 6 and 7 are thus controlled. Here, the output A 7 controls the input a 7 and the tetrad circuit 6 is thus also pre-activated on addition, as in the case of multiplication. Here, the output E 8 controls the input e 8 with H potential and the output C 5 controls the input c 5 of the circuit 70 with an H pulse. After tapping the button A, the output of the OR circuit 31 of the circuit 12 has high potential, which also controls the function A of the circuit 75 , with which the pulse circuit 24 is pre-activated and the gate circuit 44 is pre-activated. The output L 4 steu ert here with an H pulse the fade in of the first number via the input l 4 and thus via the gate circuit 64 in the shift registers 21 a and 21 b and 22 . The second H pulse controls the return position of the shift registers 21 a and 22 via the output L 6. The third H pulse from the output C 7 also controls the resetting of the shift register 90 , the flip-flop 33 also being tilted to its left position. Thus, the first summand is only in the shift register 21 b and the shift register 90 is reset and the second summand is typed into the shift registers 22 and 90 via the keyboard 14 . The previously required resetting of the decimal shift register 50 a also takes place by means of an H pulse from output B 9. The decimal places of the second summand are only typed into the decimal shift register 50 a.

Nun folgt das Antippen der Taste G und somit die Auslösung des Additions-Ablaufs. Hierbei liefert zunächst die Schalt ung 60 acht Zusatz-Takte für die Schaltung 43, welche nicht oder nur teilweise gebraucht werden. Dann folgt der eigent liche Additions-Ablauf, bei dem die Impuls-Schaltung 32 nur einmal Takt-durchgesteuert wird, weil hierbei der Eingang e 8 der Schaltung 12 d an H-Potential liegt. Hierbei lie fert die Und-Schaltung 47 der Schaltung 12 d über die Oder- Schaltung 46 und den Ausgang F 4 einen H-Impuls, welcher über die Oder-Schaltung 17 der Schaltung 12 b das Flip-Flop 5 in seine Rechts-Stellung kippt. Damit ist der Additions- Ablauf zu Ende und folgt auch der Endlauf (Funktion B der Schaltung 75), bei dem der Ausgang der Und-Schaltung 52 mit seinem H-Impuls die Schaltung 24 vor-ansteuert und die Tor-Schaltung 29 vor-ansteuert. Dieser Endlauf ist genau gleich, wie der Endlauf am Ende einer Multiplikation, weil hierbei die Ergebniszahl zunächst auch in der Speicherreihe 25 gespeichert ist.Now press the G key and thus trigger the addition process. In this case, the circuit 60 first delivers eight additional clocks for the circuit 43 , which are not or only partially used. Then follows the actual union sequence, in which the pulse circuit 32 is clock-controlled only once, because the input e 8 of the circuit 12 d is at H potential. Here, the AND circuit 47 of the circuit 12 d produces an H pulse via the OR circuit 46 and the output F 4, which tilts the flip-flop 5 into its right position via the OR circuit 17 of the circuit 12 b . This completes the addition process and also follows the final run (function B of circuit 75 ), in which the output of the AND circuit 52 pre-controls the circuit 24 with its H pulse and pre-controls the gate circuit 29 . This final run is exactly the same as the final run at the end of a multiplication, because the result number is initially also stored in the memory row 25 .

Bei Subtraktion wird vor der Eingabe des Subtrahenden nicht die Taste angetippt, sondern die Taste S angetippt und damit die Eingabe des Subtrahenden vor-angesteuert. Hierbei liegt der Eingang a 7 der Haupt-Schaltung 10 nur an L-Poten tial, wie bei Division und ist somit die Tetraden-Schaltung 6 auf Subtraktion vor-angesteuert. Die sonstige Wirkungs weise bei der Eingabe der beiden Zahlen (Minuend und Subtra hend) ist gleich, wie bei Addition und auch der Rechen-Ablauf gleich, wie bei Addition.In the case of subtraction, the key is not tapped before the subtrahend is entered, but the S key is tapped and the input of the subtrahend is thus pre-activated. Here, the input a 7 of the main circuit 10 is only at L potential, as in division, and thus the tetrad circuit 6 is pre-activated for subtraction. The other effect when entering the two numbers (Minuend and Subtra hend) is the same as for addition and the calculation process is the same as for addition.

Bei der Weiter-Verarbeitung der vorherigen Ergebniszahl als Multiplikand oder Dividend oder erster Summand oder Minuend wird die Taste R (Rückstellung) nicht angetippt, sondern gleich die Taste M oder D oder A oder S angetippt. Damit ist der Ausgang a 6 vor-angesteuert, weil sich nun das Flip-Flop 32 der Schaltung 12 c noch in seiner Links-Stellung befin det. Somit liefert hierbei bei der Funktion A der Schaltung 75 zunächst der Ausgang C 6 einen H-Impuls, welcher über den Eingang c 6 die eingeschränkte Rückstellung ansteuert, bei der nur das Schieberegister 90 und das Komma-Schieberegister 50c/1/2 und die Eingänge r 2 nicht rückstell-angesteuert werden. Der zweite H-Impuls wird dann vom Ausgang L 5 oder vom Ausgang C 6 oder vom Ausgang L 7 geliefert. Der dritte H-Impuls vom Ausgang C 7 steuert auch die Rückstellung des Schieberegisters 90 an; von der Abzweigung dieses Ausgangs wird auch das Flip-Flop 33 in seine Links-Stellung gekippt. Damit befindet sich auch bei der Weiter-Verarbeitung der vorherigen Ergebniszahl diese vorherige Ergebniszahl in dem betreffenden Schieberegister (21 a oder 21 b oder 22) und folgt das Eintippen der zweiten Zahl, wie bei der Neu-Ein gabe der beiden betreffenden Zahlen.When the previous result number is processed further as a multiplicand or dividend or first summand or minuend, the R (reset) key is not touched, but instead the M or D or A or S key is pressed. Thus, the output a 6 is pre-driven, because the flip-flop 32 of the circuit 12 c is still in its left position. Thus, in the case of function A of circuit 75 , output C 6 first delivers an H pulse, which controls the restricted reset via input c 6, in which only shift register 90 and comma shift register 50 c / 1/2 and Inputs r 2 cannot be reset-controlled. The second H pulse is then supplied by output L 5 or by output C 6 or by output L 7. The third high pulse from output C 7 also drives the reset of shift register 90 ; From the branch of this output, the flip-flop 33 is also tilted to its left position. This means that when the previous result number is processed further, this previous result number is located in the shift register in question ( 21 a or 21 b or 22 ) and the second number is typed in, as when the two numbers concerned were re-entered.

Bei der Type B dieser Rechenschaltung kommt die Zusatz- Schaltung 85 zur Verwendung, mittels welcher auch im Minus- Bereich addiert und subtrahiert werden kann. Diese Zusatz- Schaltung 85 ist in Fig. 7 dargestellt. Hierbei kommt die Tetraden-Schaltung 6 b zur Verwendung, welche in Fig. 8 dargestellt ist. Die Zusatz-Schaltungen 21 und 22 und 32 a und 23 b dieser Tetraden-Schaltung 6 b sind in Fig. 9 bis 11 dargestellt. Die Tetraden-Schaltung 6 b hat somit zwei Neuner-Komplementschaltungen 23 a und 23 b, welche über die Und-Schaltung 1 c die Teil-Schaltungen 21 und 22 auf normale oder negierte Übertrag-Weiterleitung vor-ansteuern.In Type B of this arithmetic circuit, the additional circuit 85 is used, by means of which addition and subtraction can also be carried out in the minus range. This additional circuit 85 is shown in FIG. 7. Here, the tetrad circuit 6 b is used, which is shown in FIG. 8. The additional circuits 21 and 22 and 32 a and 23 b of this tetrad circuit 6 b are shown in FIGS. 9 to 11. The tetrad circuit 6 b thus has two nine's complement circuits 23 a and 23 b, which pilot the sub-circuits 21 and 22 for normal or negated carry forward via the AND circuit 1 c.

Die Schaltung 85 besteht aus der Tetraden-Schaltung 6 b und den Flip-Flops 23 bis 25 und den Und-Schaltungen 1 bis 7 und 21 mit je 2 Eingängen und den Oder-Schaltungen 11 bis 14 mit je 2 Eingängen und den Und-Schaltungen 9 und 10 mit je 3 Eingängen und den Negier-Schaltungen 15 bis 20 und dem Übertrag-Speicher 8 und den zugehörigen Leitungen.The circuit 85 consists of the tetrad circuit 6 b and the flip-flops 23 to 25 and the AND circuits 1 to 7 and 21 with 2 inputs each and the OR circuits 11 to 14 with 2 inputs each and the AND circuits 9 and 10 with 3 inputs each and the negating circuits 15 to 20 and the carry memory 8 and the associated lines.

Der Eingang a 7 wird bei Addition, also nach dem Antippen der Taste A, mit H-Potential angesteuert, womit im Normal fall die Schaltung 6 b auf Addition vor-angesteuert ist. Dieses Ansteuer-Potential wird in der Schaltung 82 negiert, wenn die vorherige Ergebniszahl eine Minus-Ergebniszahl ist, und somit das Flip-Flop 25 an seinem Ausgang H-Potential hat und nicht negiert, wenn das Flip-Flop 25 an seinem Ausgang L-Potential hat. Der Ausgang Y 2 hat dann H-Potential, wenn die neue Ergebniszahl im Minus-Bereich liegt. Der Ausgang Y 3 steuert dann eine Zusatz-Subtraktion an, wenn das Flip- Flop 24 in seine Links-Stellung gekippt wurde. Der Eingang u wird vom Ausgang U der Schaltung 12 d angesteuert. Der Ausgang P steuert den Eingang p der Schaltung 12 c an. Der Ausgang W hat dann H-Potential, wenn die Zahl 99999999 nach oben überschritten wird oder wenn die Zahl 99999999 - nach unten überschritten wird. Die Eingänge r und r 2 werden wie bereits beschrieben, rückstell-angesteuert. The input a 7 is activated with addition, that is, after tapping the button A, with H potential, so that the circuit 6 b is normally activated for addition in the normal case. This drive potential is negated in the circuit 82 if the previous result number is a minus result number and thus the flip-flop 25 has H potential at its output and is not negated if the flip-flop 25 at its output L- Has potential. The output Y 2 has H potential if the new result number is in the minus range. The output Y 3 then triggers an additional subtraction when the flip-flop 24 has been tilted into its left position. The input u is driven by the output U of the circuit 12 d. The output P controls the input p of the circuit 12 c. The output W has H potential if the number 99999999 is exceeded or if the number 99999999 - is exceeded. The inputs r and r 2 are reset-controlled as already described.

Die Wirkungsweise ergibt sich wie folgt: Wenn von einer Pluszahl eine andere Zahl subtrahiert wird, welche größer ist, als dieser Plus-Minuend, wird beim ersten Durchlauf durch die Tetraden-Schaltung 6 b nur eine wertlose Ergebnis zahl erzeugt und das Flip-Flop 24 in seine Links-Stellung gekippt, weil der Übertrag-Speicher 8 an seinem Ausgang d H-Potential hat und somit der am Eingang u eingehende H- Impuls zur Wirkung kommt. Somit hat nun der Ausgang Y 3 H- Potential und steuert damit den Eingang y 3 der Schaltung 12 c mit H-Potential an, womit die Impuls-Schaltung 32 für eine zusätzliche Takt-Durchsteuerung vor-angesteuert ist. Bei dieser Zusatz-Takt-Durchsteuerung der Impuls-Schaltung 32 werden der Tetraden-Schaltung 6 b nochmals aufeinander folgend die Ziffern der beiden Zahlen zugeführt und in die sem Fall die rechts-seitig zugeführten Ziffern von den links-seitig zugeführten Ziffern subtrahiert, weil nun der Eingang a der Tetraden-Schaltung 6 b mit L-Potential ange steuert wird und der Eingang b mit H-Potential angesteuert wird. Somit ist nach dem zweiten Durchlauf die richtige Subtraktions-Ergebniszahl in der Speicherreihe 25 gespei chert und wird zu Ende dieses zweiten Durchlaufs über die Oder-Schaltung 13 das Flip-Flop 24 wieder in seine Rechts- Stellung gekippt. Das Flip-Flop 23, welches gleich zeitig mit dem Flip-Flop 24 in seine Links-Stellung kippte, wird hierbei nicht in seine Rechts-Stellung gekippt. In dieser Links-Stellung des Flip-Flops 23 hat der Ausgang Y 2 H-Potential und zeigt mit diesem H-Potential an, daß die neue Ergebniszahl im Minus-Bereich liegt. Wenn die vorher ige Ergebniszahl im Minus-Bereich liegt, hat das Flip-Flop 25 an seinem Ausgang H-Potential. Wenn in diesem Fall ein Summand verarbeitet wird, welcher größer ist, als die vor herige, im Minus-Bereich liegende Ergebniszahl, entsteht in der Schaltung 6 b auch ein Übertrag, weil dieser Summand auch als Subtrahend verarbeitet wird und größer ist, als die vorherige, im Minus-Bereich liegende Ergebniszahl. In diesem Fall wird das Flip-Flop 23 vom Ausgang der Und- Schaltung 6 in seine Rechts-Stellung gekippt und zeigt der Ausgang Y 2 mit seinem L-Potential an, daß die neue Ergeb niszahl im Plus-Bereich liegt.The mode of operation results as follows: If another number is subtracted from a plus number, which is greater than this plus-minuend, only a worthless result number is generated during the first pass through the tetrad circuit 6 b and the flip-flop 24 tilted to its left position because the carry memory 8 has d H potential at its output and thus the H pulse arriving at input u comes into effect. Thus, the output Y 3 now has H potential and thus controls the input y 3 of the circuit 12 c with H potential, whereby the pulse circuit 32 is pre-activated for an additional clock control. With this additional cycle control of the pulse circuit 32 , the tetrad circuit 6 b is again supplied with the digits of the two numbers one after the other and in this case the digits supplied on the right-hand side are subtracted from the digits supplied on the left-hand side, because now the input a of the tetrad circuit 6 b is controlled with L potential and the input b is controlled with H potential. Thus, after the second pass, the correct subtraction result number is chert Stored in the memory row 25 and is tilted to the end of this second pass through the OR circuit 13, the flip-flop 24 back to its right position. The flip-flop 23 , which flipped to the left position at the same time as the flip-flop 24 , is not flipped to its right position. In this left position of the flip-flop 23 , the output Y 2 has H potential and indicates with this H potential that the new result number is in the minus range. If the previous result number is in the minus range, the flip-flop 25 has H potential at its output. When a summand is processed in this case, which is larger than the front previous good lying in the minus range result number, produced in the circuit 6 b and a carry because this summand is processed as a subtrahend and is larger than the previous , result number in the minus range. In this case, the flip-flop 23 is tilted from the output of the AND circuit 6 into its right position and the output Y 2 with its L potential indicates that the new result number is in the plus range.

Claims

1. Electronic arithmetic circuit for all 4 arithmetic types, the main circuit ( 10 ) of a switchable Tet raden circuit ( 6 b) for addition and subtraction and a gate circuit system ( 100 ) and which by means of overlay from the memory row ( 25 ) into the shift register ( 21 b) carries out the main number transfer actions and for the number shifts from the shift register ( 90 ) into the shift register ( 21 b) or from the shift register ( 90 ) into the shift register ( 22 ) or from the shift register ( 90 ) into the shift register ( 21 a) also uses the fade-in method and can also process the previous result number as a first summand or as a minuend or as a multiplicand or as a dividend and no more than four 32- has multiple gate circuits, as characterized in that it is additionally designed so that addition and subtraction can also take place in the number-minus range and also in the transition range I can add and subtract.

2. Electronic arithmetic circuit according to claim 1, characterized in that the tetrad circuit ( 6 b) is designed such that either the left-hand side by running digits or the right-hand side digits are processed as subtrahend digits when left- on the right or on the right, the nine-complement is pre-activated.

3. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2, characterized in that an additional control circuit ( 85 ) is arranged for this and that this additional control circuit ( 85 ) then controls a reversed additional subtraction by when the tetrads -Circuit ( 6 b) has a carry after processing the final digits.

4. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that the circuit ( 85 ) has a flip-flop ( 24 ), which has the drive potential via its output (Y 3) for the additional clock control of the pulse circuit ( 32 ) and has a flip-flop ( 23 ) which supplies the range potential for the new result number via its output (Y 2) and a flip-flop ( 25 ) the output (s) of which leads to the range potential of the previous result number.

5. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that the flip-flop ( 24 ) is then tilted into its active position (left position) when the carry memory ( 8 ) has H potential at its output (d) and then an H pulse arrives at the input (u).

6. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that the flip-flop ( 23 ) then in its left position is tilted when the flip-flop ( 24 ) is already in its left position and the output (e) of the flip-flop ( 25 ) has L potential.

7. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 5 or according to claim 1 to 6, characterized in that the flip-flop ( 23 ) then in its right position is tilted when the flip-flop ( 24 ) is already in its left position and the output (e) of the flip-flop ( 25 ) has H potential.

8. Electronic computing circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6 or according to claim 1 to 7, characterized in that the flip -Flop ( 25 ) is then set after the flip-flop ( 25 ) when the output (B 3) delivers its H pulse and thus controls the input b 3 of the circuit ( 85 ).

9. Electronic arithmetic circuit according to claim 1 to 8, characterized in that this version A is formed such that the output (Y 2) has H potential when the new result number is around the minus range and the output (e) of the flip-flop ( 25 ) then has H potential if the previous result number is in the minus range.

10. Electronic computing circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6 or according to claim 1 to 7 or according to claim 1 to 8, characterized in that it is designed as version B and thus at its output (Y 2) has H potential when the new result number is in the plus range and then H at the output (e) of the flip-flop ( 25 ) -Potential if the previous result number is in the plus range.