DE4106981A1

DE4106981A1 - Digital electronic circuit for division of decimal coded numbers - provides decimal point control by circuit contg. flip=flops and gates generating control pulses for shift register

Info

Publication number: DE4106981A1
Application number: DE19914106981
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1990-06-05
Filing date: 1991-03-05
Publication date: 1992-09-10

Abstract

A digital electonic circuit for arithmetic division of two decimally coded numbers is based around the use of a substractor circuit that receives a pair of 5211 code numbers. The circuit generates a result in the form of a 5211 quotient value. The position of the digits relative to the decimal point in multi digit decimal numbers is controlled by a circuit (60) based on flip-flops and logic gates. These deliver control pulses to a decimal point shift register stage (7). ADVANTAGE - Does not require additional shift register.

Description

Gegenstand der Erfindung ist eine andere Ausbildung des Komma-Steuerwerks bei der Dividierschaltung nach P 41 06 469.0, welches eine Nachlauf-Schaltung 80 aufweist, mittels der Dividend oder der Divisor so weit nach links getaktet wird, bis beide Eingabezahlen (Dividend und Divisor) mit ihrem hochwertigen Stellen-Ende gleichauf stehen. Erfind ungsgemäß wird nun bei der vorliegenden Dividierschaltung nur noch der Divisor nachgetaktet, sofern er im Vergleich mit dem Dividenden einen Rückstand aufweist. Auch bei der vorliegenden Dividierschaltung ist das Zusatz-Schieberegis ter 3b nicht erforderlich.The object of the invention is another embodiment of the comma control unit in the dividing circuit according to P 41 06 469.0, which has a follow-up circuit 80 , by means of which the dividend or divisor is clocked to the left until both input numbers (dividend and divisor) are included are on par with their high-quality job end. According to the invention, only the divisor is now re-clocked in the present dividing circuit, provided that it has a backlog in comparison with the dividends. In the present dividing circuit, the additional shift register 3 b is not required.

In Fig. 1 ist die Haupt-Schaltung 1 dargestellt. In Fig. 2 ist eine Tetraden-Subtrahierschaltung 5 dargestellt, wel che an Stelle der Subtrahendenziffer die Neuner-Komplement ziffer der Subtrahendenziffer verarbeitet und somit additiv subtrahiert. In Fig. 3 ist die Ziffern-Eingabeschaltung 10 dargestellt. In Fig. 4a und 4b ist das Haupt-Steuerwerk 20 dargestellt. In Fig. 5 ist die Start-Schaltung 12 dar gestellt, welche 2-fach erforderlich ist. In Fig. 6 ist das Komma-Steuerwerk 60 dargestellt. In Fig. 7 ist das Komma- Steuerwerk 60 normal dargestellt.The main circuit 1 is shown in FIG . In Fig. 2, a tetrad subtraction circuit 5 is shown, which che instead of the subtrahend digit processes the nine's complement digit of the subtrahend digit and thus additively subtracts. In Fig. 3 the numeric input circuit 10 is illustrated. In Fig. 4a and 4b, the main control unit 20 is shown. In Fig. 5, the start circuit 12 is provided, which is required twice. In FIG. 6, the point control unit 60 is shown. In Fig. 7, the decimal point controller is shown Normal 60.

Diese Dividierschaltung besteht aus der Haupt-Schaltung 1 und der Ziffern-Eingabeschaltung 10 und dem Haupt-Steuer werk 20 und dem Komma-Steuerwerk 60. Das Zusatz-Schiebere gister 3b ist nicht erforderlich. Die Haupt-Schaltung 1 ist um 2 oder 3 oder 4 Teil-Schaltungen verkürzt darge stellt und hat somit 8 oder 9 oder 10 Tetraden-Subtrahier Schaltungen 5. Die Schieberegister 3 und 4 sind ent sprechend länger. Das Schieberegister 3 ist das Dividenden- Schieberegister und hat Parallel-Eingabe und Links-Ver schiebung um 4 bit pro Takt. Das Schieberegister 4 ist das Divisor-Schieberegister, das auch Links-Verschiebung um 4 bit pro Takt aufweist. Die ersten 4 bits dieses Schiebere gisters 4 sind als Umsetz-Schaltung ausgebildet.This dividing circuit consists of the main circuit 1 and the digit input circuit 10 and the main control unit 20 and the comma control unit 60 . The additional slide gister 3 b is not required. The main circuit 1 is shortened by 2 or 3 or 4 sub-circuits Darge and thus has 8 or 9 or 10 tetrad subtractor circuits 5th The shift registers 3 and 4 are accordingly longer. Shift register 3 is the dividend shift register and has parallel input and left shifting by 4 bits per cycle. Shift register 4 is the divisor shift register, which also has a left shift of 4 bits per cycle. The first 4 bits of this shift register 4 are designed as a conversion circuit.

Die in Fig. 2 dargestellte Tetraden-Subtrahierschaltung 5 ist eine unechte Tetraden-Subtrahierschaltung, weil sie auf additive Weise subtrahiert und somit die Subtrahenden- Ziffer Neuner-komplementiert verarbeitet. Diese in Fig. 2 dargestellte unechte Tetraden-Subtrahierschaltung 5 besteht aus 16 Und-Schaltungen 11 mit je 2 Eingängen und 10 Oder- Schaltungen 12 mit je 2 Eingängen und 2 Oder-Schaltungen 13 mit je 3 Eingängen und 8 Negier-Schaltungen 14 und 2 dualen Voll-Addierern 15 und 16 und den zugehörigen Leit ungen. Die Eingänge A sind die Eingänge für die Minuenden ziffer. Die Eingänge B sind die Eingänge für die Subtra hendenziffer. Die Ausgänge C sind die Ergebnis-Ausgänge dieser Ziffern-Subtrahierschaltung. Der Übertrag-Eingang hat die Bezeichnung x. Der Übertrag-Ausgang hat die Be zeichnung y. Die Eingänge A und B und die Ausgänge C sind mit den zugehörigen Zahlenweren (Ziffern 5 2 1 1) gekenn zeichnet.The tetrad subtracting circuit 5 shown in FIG. 2 is a fake tetrad subtracting circuit, because it subtracts in an additive manner and thus processes the subtrahend number complemented by nine. This fake tetrad subtraction circuit 5 shown in FIG. 2 consists of 16 AND circuits 11 with 2 inputs each and 10 OR circuits 12 with 2 inputs each and 2 OR circuits 13 with 3 inputs each and 8 negation circuits 14 and 2 dual full adders 15 and 16 and the associated lines. Inputs A are the inputs for the minute-end digits. Inputs B are the inputs for the subtracting digit. Outputs C are the result outputs of this digit subtracting circuit. The carry input has the designation x. The carry output has the designation y. Inputs A and B and outputs C are marked with the associated numerical values (numbers 5 2 1 1).

Die Ziffern-Eingabeschaltung 10 (Fig. 3) besteht aus 11 Tipp-Schaltern N und der Oder-Schaltung 21 mit 9 Eingängen und der Oder-Schaltung 22 mit 2 Eingängen und der Oder- Schaltung 23 mit 5 Eingängen und 2 Oder-Schaltungen 24 mit je 4 Eingängen und der Oder-Schaltung 25 mit 8 Eingängen und den Tor-Schaltungen 26 und 27 mit je 4 Und-Schaltungen 28 mit je 2 Eingängen. Die Tipp-Schalter N sind mit den zugehörigen Ziffern gekennzeichnet.The digit input circuit 10 ( FIG. 3) consists of 11 tap switches N and the OR circuit 21 with 9 inputs and the OR circuit 22 with 2 inputs and the OR circuit 23 with 5 inputs and 2 OR circuits 24 with 4 inputs each and the OR circuit 25 with 8 inputs and the gate circuits 26 and 27 with 4 AND circuits 28 each with 2 inputs. The tip switches N are marked with the associated digits.

Das Haupt-Steuerwerk 20 (Fig. 4a und 4b) besteht aus der Impuls-Schaltung 11 und den Start-Schaltungen 12a und 12b und dem Impuls-Zähler 13 und der Schaltung 14 und dem Quo tienten-Schieberegister 15 und den Potential-Speicher- Flip-Flops 31 bis 33 und den Und-Schaltungen 34 bis 42 mit je 2 Eingängen und den Oder-Schaltungen 43 und 44 mit je 2 Eingängen und den Negier-Schaltungen 46 bis 48 und den Tipp- Schaltern 51 bis 53 und den zugehörigen Leitungen. Die Schaltung 14 ist in P 40 32 814.7 dargestellt und besteht aus einem Impuls-Zähler, welcher den Zählerstand im 1-aus- 10-Code liefert und einer Umcodierschaltung, welche die be reffende Dezimalziffer im 5211-Code liefert.The main control unit 20 ( Fig. 4a and 4b) consists of the pulse circuit 11 and the start circuits 12 a and 12 b and the pulse counter 13 and the circuit 14 and the quotient shift register 15 and the potential Memory flip-flops 31 to 33 and the AND circuits 34 to 42 with 2 inputs each and the OR circuits 43 and 44 with 2 inputs each and the negation circuits 46 to 48 and the toggle switches 51 to 53 and the associated lines. The circuit 14 is shown in P 40 32 814.7 and consists of a pulse counter which supplies the counter reading in the 1-out 10 code and a recoding circuit which supplies the relevant decimal digit in the 5211 code.

Das Komma-Steuerwerk 60 (Fig. 6) besteht aus 5 Potential- Speicher-Flip-Flops 61 bis 64 und 91 bis 93 und den Und- Schaltungen 67 und 68 mit je 2 Eingängen und 4 Und-Schalt ungen 69 mit je 2 Eingängen und 2 Und-Schaltungen 70 mit je 2 Eingängen und 2 Und-Schaltungen 71 mit je 2 Eingängen und 2 Und-Schaltungen 72 mit je 2 Eingängen und 8 Oder- Schaltungen 74 bis 78 und 79 und 80 und 99 mit je 2 Ein gängen und 2 Und-Schaltungen 94 und 95 mit je 2 Eingängen und 2 Negier-Schaltungen 96 und 97 und 2 Dioden 82 und den zugehörigen Leitungen.The comma control unit 60 ( FIG. 6) consists of 5 potential memory flip-flops 61 to 64 and 91 to 93 and the AND circuits 67 and 68 , each with 2 inputs and 4 AND circuits 69 , each with 2 inputs and 2 AND circuits 70 with 2 inputs each and 2 AND circuits 71 with 2 inputs each and 2 AND circuits 72 with 2 inputs each and 8 OR circuits 74 to 78 and 79 and 80 and 99 with 2 inputs each and 2 AND circuits 94 and 95 , each with 2 inputs and 2 negation circuits 96 and 97 and 2 diodes 82 and the associated lines.

In normaler Darstellung (Fig. 7) weist dieses Komma- und Schieberegister-Steuerwerk 60 noch die zusätzlichen Oder- Schaltungen 101 und 102 auf.In the normal representation ( FIG. 7), this comma and shift register control unit 60 also has the additional OR circuits 101 and 102 .

Die Start-Schaltung 12 (Fig. 5) besteht aus 3 Potential- Speicher-Flip-Flops 1 bis 3 und 2 Und-Schaltungen 4 und 5 mit je 2 Eingängen und der Oder-Schaltung 6 mit 2 Eingän gen und der Negier-Schaltung 7 und den zugehörigen Leitun gen. Der Eingang hat die Bezeichnung a und der Ausgang die Bezeichnung b. Der Ansteuer-Eingang hat die Bezeichnung c und der Rückstell-Eingang die Bezeichnung r.The start circuit 12 ( Fig. 5) consists of 3 potential memory flip-flops 1 to 3 and 2 AND circuits 4 and 5 with 2 inputs each and the OR circuit 6 with 2 inputs and the negation circuit 7 and the associated lines. The input is labeled a and the output is labeled b. The control input has the designation c and the reset input has the designation r.

Der Ausgang A steuert mit H-Impulsen die Parallel-Eingabe in das Schieberegister 3 an Der Ausgang B steuert den Eingang b an. Der Ausgang B2 steuert den Eingang b2 an. Output A controls the parallel input to shift register 3 with H pulses. Output B controls input b. Output B2 controls input b2.

Der Ausgang C steuert den Eingang c an. Der Ausgang E steuert den Eingang e an. Der Ausgang F steuert den Eingang f an. Der Ausgang H steuert den Eingang h an. Der Ausgang K steuert den Eingang k an. Der Ausgang R2 steuert die Gesamt-Rückstellung der Schieberegister an. Der Eingang T ist der Eingang für die Takt-Frequenz. Die Eingänge u liegen im Betriebszustand ständig an H-Potential. Durch An tippen der Taste D wird die Eingabe des Divisors vor-ange steuert. Durch Antippen der Taste G wird der Divisions- Ablauf ausgelöst. Durch Antippen der Taste R wird die ge samte Dividierschaltung rückgestellt, jedoch nicht das Komma-bit des Komma-Schieberegister 7. Dieses Komma-bit des Komma-Schieberegisters 7 wird bei der Gesamt-Rückstellung direkt auf H-Potential gesetzt. Nach dem Einschalten muß somit immer erst die Rückstellung betätigt werden. Der Aus gang W steuert den Eingang w an.Output C controls input c. The output E controls the input e. Output F controls input f. The output H controls the input h. The output K controls the input k. Output R2 controls the total resetting of the shift registers. The input T is the input for the clock frequency. In the operating state, the inputs u are constantly at H potential. The input of the divisor is controlled by pressing the D key. The division process is triggered by pressing the G key. Tapping the R key resets the entire divider circuit, but not the comma bit of the comma shift register 7 . This comma bit of the comma shift register 7 is set directly to H potential during the total reset. After switching on, the reset must always be activated first. The output W controls the input w.

Der Eingang x der Schaltung 5a liegt im Betriebszustand ständig an H-Potential, wie die Eingänge u.The input x of the circuit 5 a is in the operating state constantly at H potential, such as the inputs u.

In Bezug auf Fig. 7 gilt folgendes: Vom Ausgang 1 wird das Dividenden-Schieberegister 3 links-verschiebend Takt-ange steuert. Vom Ausgang 2 wird das Divisor-Schieberegister 4 links-verschiebend Takt-angesteuert. Vom Ausgang 3 wird das Ergebnis-Schieberegister 15 links-verschiebend Takt-ange steuert. Vom Ausgang 4 wird das Komme-Schieberegister 7 links-verschiebend Takt-angesteuert. Vom Ausgang 5 wird das Komma-Schieberegister 7 rechts-verschiebend Takt-angesteu ert. . Referring to Figure 7, the following applies: From the output 1, the dividend shift register is left-3-shifting clock-driven. From output 2 , divisor shift register 4 is clock-shifted to the left. From the output 3 , the result shift register 15 is left-shifting clock-controlled. The output shift register 7 is clock-shifted left-shifting from the output 4 . From the output 5 , the comma shift register 7 is clock-shifted right-shifting.

Die Eingänge r sind an die Gesamt-Rückstell-Leitung angeschlossen. The inputs r are connected to the total reset line.

Die Wirkungsweise des Komma- und Schieberegister-Steuer werks 60 (Fig. 6 und 7) ergibt sich wie folgt: Beim Ein tippen des Dividenden befindet sich das Flip-Flop 63 in seiner Rechts-Stellung und wird somit bei jeder Ziffer des Dividenden das Schieberegister 3 mit einem Links-Verschie betakt angesteuert, sofern der Divident nur aus echten Ziffern (1 bis 9) besteht. In gegenteiligen Fall wird das Schieberegister 3 erst ab erste echte Ziffer von der Schal tung 10 aus Takt-angesteuert, weil erst bei der Eingabe der ersten echten Ziffer das Flip-Flop 64 in seine Links- Stellung kippt. Falls als Dividend die Zahl 6472 über die Tastatur N eingegeben wird, wind das Schieberegister 3 schon bei der Ziffer 6 Takt-angesteuert (nach links) und liefert der Ausgang der Und-Schaltung 72 nur bei den Ziffern 4 und 7 und 2 je einen Takt, welche somit den Komma-Index x um 3 Stellen nach rechts verschieben. Falls als Dividend die Zahl 6472,48 verarbeitet wird, kippt beim Eintakten des Kommas über den Eingang P nur das Flip-Flop 61 in seine Links-Stellung und wird somit nach dem Komma das Schiebe register 7 nicht mehr Takt-angesteuert. Falls als Dividend die Zahl 0,6472 verarbeitet wird, befindet sich vor dem Eintippen des Kommas die Flip-Flops 91 und 92 noch in ihrer Rechts-Stellung, weil hierbei die Und-Schaltung 98 nicht vor-angesteuert ist und ist somit andererseits die Und- Schaltung 95 vor-angesteuert. Somit kippt nun beim Eintip pen des Kommas das Flip-Flop 93 in seine Links-Stellung, womit das Flip-Flop 62 in seine Links-Stellung kippt und die Und-Schaltung 68 auch vom Flip-Flop 93 aus vor-ange steuert ist. Beim Eintippen der Ziffern nach dem Komma wird somit schon bei der Ziffer 6 über die Und-Schaltung 72 b das Komma-Schieberegister 7 Takt-angesteuert und somit bei den Ziffern 6 und 4 und 7 und 2 über die Und-Schaltung 72 b Takt-angesteuert. Falls als Divisor die Zahl 5963 verarbei tet wird, wird das Schieberegister 4 schon bei der Ziffer 5 Takt-angesteuert (nach links) und liefert der Ausgang der Und-Schaltung 72 b nur bei den Ziffern 9 und 6 und 3 je einen H-Impuls, weil hierbei das Flip-Flop 92 erst dann in seine Links-Stellung kippt, wenn der H-Inpuls am Eingang c zu Ende ist und erst dann die Und-Schaltung 68 vorange steuert ist. Falls als Divisor die Zahl 5963,47 verarbeitet wird, kippt beim Eintakten des Kommas über den Eingang P nur das Flip-Flop 61 in seine Links-Stellung und wird somit nach dem Komma das Komma-Schieberegister 7 nicht mehr Takt angesteuert. Falls als Divisor die Zahl 0,5963 verarbeitet wird, befindet sich vor dem Eintippen des Kommas die Flip- Flops 91 und 92 noch in ihrer Rechts-Stellung, weil hier bei die Und-Schaltung 98 nicht vor-angesteuert ist und ist andererseits die Und-Schaltung 95 vor-angesteuert. Somit kippt nun beim Eintippen des Kommas das Flip-Flop 93 in seine Links-Stellung, womit das Flip-Flop 62 in seine Links-Stellung kippt und die Und-Schaltung 68 auch vom Flip-Flop 93 aus vor-angesteuert ist. Beim Eintippen der Ziffern nach dem Komma wird somit schon bei der Ziffer 6 über die Und-Schaltung 72 das Komma-Schieberegister 7 Takt angesteuert und somit bei den Ziffern 5 und 9 und 6 und 3 über die Und-Schaltung 72 Takt-angesteuert. Beim Antippen der Taste G wird zunächst über die Start-Schaltung 12 a der Links-Nachlauf des Divisors ausgelöst, der dann zu Ende ist, wenn der Ausgang W der Haupt-Schaltung 1 (Fig. 1) von L- Potential auf H-Potential wechselt. Vom H-Potential des Ausgangs W der Haupt-Schaltung 1 wird dann über die Start- Schaltung 12b der Divisions-Ablauf ausgelöst, der dann zu Ende ist, wenn die Negier-Schaltung 48 an ihrem Ausgang von H-Potential auf L-Potential wechselt, weil dann die Und- Schaltung 36 nicht mehr vor-angesteuert ist.The operation of the comma and shift register control unit 60 (FIGS . 6 and 7) is as follows: When the dividend is typed, the flip-flop 63 is in its right position and thus becomes the shift register with each digit of the dividend 3 controlled with a left shift, provided that the dividend consists only of real digits (1 to 9). In the opposite case, the shift register 3 is clock-controlled only from the first real digit of the circuit 10 , because the flip-flop 64 tilts into its left position only when the first real digit is entered. If the number 6472 is entered as a dividend via the keyboard N, the shift register 3 is already clock-controlled at the number 6 (to the left) and the output of the AND circuit 72 delivers a clock only at the numbers 4 and 7 and 2 , which thus shift the comma index x by 3 places to the right. If the number 6472.48 is processed as a dividend, only the flip-flop 61 tilts into its left position when the comma is clocked in via input P and the shift register 7 is therefore no longer clock-controlled after the comma. If the number 0.6472 is processed as a dividend, flip-flops 91 and 92 are still in their right-hand position before the comma is typed in, because the AND circuit 98 is not pre-activated and is therefore the AND - Circuit 95 pre-driven. Thus, when the comma is typed in, the flip-flop 93 flips into its left position, whereby the flip-flop 62 flips into its left position and the AND circuit 68 is also controlled in advance by the flip-flop 93 . When typing in the digits after the comma, the comma shift register 7 is already clock-controlled at number 6 via the AND circuit 72 b and thus at the numbers 6 and 4 and 7 and 2 via the AND circuit 72 b clock controlled. If the number 5963 is processed as a divisor, the shift register 4 is already clock-controlled at the number 5 (to the left) and the output of the AND circuit 72 b only delivers an H pulse at the numbers 9 and 6 and 3 , because here the flip-flop 92 only flips into its left position when the H pulse at input c has ended and only then is the AND circuit 68 controlled in advance. If the number 5963.47 is processed as a divisor, only the flip-flop 61 tilts to its left position when the comma is clocked in via the input P and the comma shift register 7 is therefore no longer driven clock after the comma. If the number 0.5963 is processed as a divisor, the flip-flops 91 and 92 are still in their right-hand position before the comma is typed in, because here the AND circuit 98 is not pre-activated and, on the other hand, the AND is Circuit 95 pre-driven. Thus, when the comma is typed in, the flip-flop 93 tilts into its left position, whereby the flip-flop 62 tilts into its left position and the AND circuit 68 is also pre-activated from the flip-flop 93 . When the digits are typed in after the comma, the comma shift register 7 clock is already controlled at the number 6 via the AND circuit 72 and thus clock-controlled at the numbers 5 and 9 and 6 and 3 via the AND circuit 72 . When the G button is pressed, the left-hand wake of the divisor is first triggered via the start circuit 12 a, which ends when the output W of the main circuit 1 ( FIG. 1) changes from L potential to H potential changes. H-potential of the output W of the main circuit 1 is then the start circuit 12 b of the divisional flow triggered, which then comes to an end when the Negier circuit 48 at its output from H potential to L potential changes because then the AND circuit 36 is no longer pre-activated.

Claims

1. Electronic dividing circuit according to P 40 25 468.2, characterized in that it has no additional dividend shift register ( 3 b) and no circuit ( 80 ) according to P 41 06 469.0.

2. Electronic dividing circuit according to claim 1, characterized in that it is provided with a comma control unit ( 60 ) which, without additional circuitry, supplies all the additional control pulses for the comma shift register ( 7 ).

3. Electronic divider circuit according to claim 1 or according to claim 1 and 2, characterized in that after entering both input numbers (dividend and Divisor) only the divisor is re-clocked (in the Darge posed case is moved to the left until the high-quality digits of both numbers the same stand or the divisor is one place behind).

4. Electronic divider circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that it has 2 start circuits ( 12 a and 12 b) and that the wake of the divisor from the output V of the start Circuit ( 12 a) is released and the end of the divisor overrun is triggered by the output (W) of the circuit ( 1 ).

5. Electronic divider circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that the control unit ( 60 ) 7 required potential memory flip-flops ( 61 to 64 ) and ( 91 to 93 ).

6. Electronic dividing circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that the comma control unit ( 60 ) is designed so that for the input of the divisor number only has to be reversed in comparison with the input of a dividend number, a flip-flop ( 63 ).

7. Electronic divider circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6, characterized in that the comma control unit ( 60 ) one Sub-circuit ( 110 ) which blocks the first comma pulse for the comma shift register ( 7 ) for an input number according to the pattern 358 or 308 or 300.

8. Electronic divider circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6 or according to claim 1 to 7, characterized in that the AND circuit ( 68 ) is then pre-activated when the second and third digits are typed in for a number according to the pattern 573 or the digits 8 and 4 and 7 are typed in for a number according to the pattern 0.847.

9. Electronic divider circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6 or according to claim 1 to 7 or according to claim 1 to 8, characterized in that when the comma is typed in for a number according to the pattern 7852.39 only one flip-flop ( 61 ) is tilted to the left in order to end the further clock control of the comma shift register ( 7 ).

10. Electronic divider circuit according to claim 1 to 3 or according to claim 1 to 6 or according to claim 1 to 9, characterized in that the additional circuit ( 110 ) has 3 potential memory flip-flops ( 91 to 93 ).

11. Electronic divider circuit according to claim 1 to 3 or according to claim 1 to 6 or according to claim 1 to 9 or according to claim 1 to 10, characterized in that the flip-flop ( 92 ) from the output of the flip-flop ( 91 ) is driven and that this control is blocked until the control of the flip-flop ( 91 ) has ended.

12. Electronic divider circuit according to claim 1 to 3 or according to claim 1 to 6 or according to claim 1 to 9 or according to claim 1 to 11, characterized in that the input of the flip-flop ( 93 ) from the output of the flip-flop ( 92 ) is controlled via a negating circuit ( 96 ).