DE4108784A1

DE4108784A1 - Digital electronic circuit for arithmetic division - has control circuit with shift registers, to control decimal point position

Info

Publication number: DE4108784A1
Application number: DE19914108784
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1990-06-05
Filing date: 1991-03-18
Publication date: 1992-09-24

Abstract

A division process is used to operate upon two digital numbers coded in 5211 code with the decimal point controlled by a circuit that has flip flop stages (61-66) together with AND and OR gates. The outputs of the general logic circuit are applied to shift registers (3,4) as clock signals. Outputs are applied to the decimal point register (7) to provide the correct position. The result is transferred to the output stages in 5211 code form. ADVANTAGE - Simplified decimal point control logic.

Description

Gegenstand der Erfindung ist eine Vereinfachung des Komma- Steuerwerks 60 der Dividierschaltung nach P 41 06 981.1, bei welcher die Schaltung 110 noch 3 Potential-Speicher- Flip-Flops aufweist und für den Divisor-Nachlauf eine ent sprechende Abschaltung fehlt. Außerdem ist auch die Type B dieser Dividierschaltung, beziehungsweise deren Steuer werke dargestellt, welche nicht nur einen Divisor-Nachlauf aufweist, sondern auch einen Dividenden-Nachlauf aufweist. Bei dieser Dividierschaltung Type B wird der Dividend und der Divisor bis auf ein bit Abstand nach links nach-getak tet. Damit wird der Vorteil erzielt, daß die erste Subtrak tions-Serie spätestens nach einem B-Takt anläuft.The invention relates to a simplification of the comma control unit 60 of the divider according to P 41 06 981.1, in which the circuit 110 still has 3 potential memory flip-flops and a corresponding shutdown is missing for the divisor wake. In addition, Type B of this dividing circuit or its control units is shown, which not only has a divisor wake, but also has a dividend wake. With this type B divider circuit, the dividend and divisor are clocked within one bit to the left. This has the advantage that the first subtraction series starts at the latest after a B-cycle.

In Fig. 1 ist die Haupt-Schaltung 1 dargestellt; der Aus gang W ist nur bei der Dividierschaltung Type A erforder lich. In Fig. 2 ist eine Tetraden-Subtrahierschaltung 5 dargestellt, welche an Stelle der Subtrahendenziffer die Neuner-Komplementziffer der Subtrahendenziffer verarbeitet und somit additiv subtrahiert. In Fig. 3 ist die Ziffern- Eingabeschaltung 10 dargestellt. In Fig. 4a und 4b ist das Haupt-Steuerwerk 20a der Dividierschaltung Type A dar gestellt. In Fig. 5 ist die Start-Schaltung 12 dargestellt. In Fig. 6 ist das Komma-Steuerwerk 60a der Dividier schaltung Type A dargestellt. In Fig. 7 ist das Komma-Steu erwerk 60a normal dargestellt. In Fig. 8 und 4b ist das Haupt-Steuerwerk 20b der Dividierschaltung Type B dar gestellt. In Fig. 9 ist das Komma-Steuerwerk 60b der Di vidierschaltung Type B dargestellt. In Fig. 10 ist das Komma-Steuerwerk 60b normal dargestellt. In Fig. 1, the main circuit 1 is shown; the output W is only required for the type A divider. FIG. 2 shows a tetrad subtraction circuit 5 , which processes the 9's complement digit of the subtrahend digit instead of the subtrahend digit and thus subtracts it additively. In Fig. 3, the digit input circuit 10 is shown. In Fig. 4a and 4b, the main control unit 20 a of the divider type A is shown. In FIG. 5, the start circuit 12 is shown. In Fig. 6, the comma control unit 60 a of the divider circuit type A is shown. In Fig. 7, the comma control unit 60 a is shown normally. In Fig. 8 and 4b, the main control unit 20 b of the dividing circuit Type B is provided. In Fig. 9, the comma control unit 60 b of the divider circuit type B is shown. In Fig. 10, the point control unit is shown Normal 60 b.

Die Dividierschaltung Type A besteht aus der Haupt-Schal tung 1 und der Ziffern-Eingabeschaltung 10 und dem Haupt- Steuerwerk 20a und dem Komma-Steuerwerk 60a. Das Zusatz- Schieberegister 3b ist nicht erforderlich. Die Haupt- Schaltung 1 ist um 2 oder 3 oder 4 Teil-Schaltungen ver kürzt dargestellt und hat somit 8 oder 9 oder 10 Tetraden- Subtrahierschaltungen 5. Die Schieberegister 3 und 4 sind entsprechend länger. Das Schieberegister 3 ist das Dividen den-Schieberegister und hat Parallel-Eingabe und Links-Ver schiebung um 4 bit pro Takt. Das Schieberegister 4 ist das Divisor-Schieberegister, das auch Links-Verschiebung um 4 bit pro Takt aufweist. Die ersten 4 bits dieses Schiebe registers 4 sind als Umsetz-Schaltung ausgebildet, ebenso die ersten 4 bits des Dividenden-Schieberegisters 3.The divider type A consists of the main circuit 1 and the digit input circuit 10 and the main control unit 20 a and the comma control unit 60 a. The additional shift register 3 b is not required. The main circuit 1 is shown shortened by 2 or 3 or 4 sub-circuits and thus has 8 or 9 or 10 tetrad subtraction circuits 5 . Shift registers 3 and 4 are correspondingly longer. Shift register 3 is the divide shift register and has parallel input and left shifting by 4 bits per cycle. Shift register 4 is the divisor shift register, which also has a left shift of 4 bits per cycle. The first 4 bits of this shift register 4 are designed as a conversion circuit, as are the first 4 bits of the dividend shift register 3 .

Die in Fig. 2 dargestellte Tetraden-Subtrahierschaltung 5 ist eine unechte Tetraden-Subtrahierschaltung, weil sie auf additive Weise subtrahiert und somit die Subtrahenden- Ziffer Neuner-komplementiert verarbeitet. Diese in Fig. 2 dargestellte unechte Tetraden-Subtrahierschaltung 5 besteht aus 16 Und-Schaltungen 11 mit je 2 Eingängen und 10 Oder-Schaltungen 12 mit je 2 Eingängen und 2 Oder-Schaltungen 13 mit je 3 Eingängen und 8 Negier-Schaltungen 14 und 2 dualen Voll-Addierern 15 und 16 und den zugehörigen Leit ungen. Die Eingänge A sind die Eingänge für die Minuenden ziffer. Die Eingänge B sind die Eingänge für die Subtra hendenziffer. Die Ausgänge C sind die Ergebnis-Ausgänge dieser Ziffern-Subtrahierschaltung. Der Übertrag-Eingang hat die Bezeichnung x. Der Übertrag-Ausgang hat die Be zeichnung y. Die Eingänge A und B und die Ausgänge C sind mit den zugehörigen Zahlenwerten (Ziffern 5 2 1 1) gekenn zeichnet.The tetrad subtracting circuit 5 shown in FIG. 2 is a fake tetrad subtracting circuit, because it subtracts in an additive manner and thus processes the subtrahend number complemented by nine. This fake tetrad subtraction circuit 5 shown in FIG. 2 consists of 16 AND circuits 11 with 2 inputs each and 10 OR circuits 12 with 2 inputs each and 2 OR circuits 13 with 3 inputs each and 8 negation circuits 14 and 2 dual full adders 15 and 16 and the associated lines. Inputs A are the inputs for the minute-end digits. Inputs B are the inputs for the subtracting digit. Outputs C are the result outputs of this digit subtracting circuit. The carry input has the designation x. The carry output has the designation y. Inputs A and B and outputs C are marked with the associated numerical values (numbers 5 2 1 1).

Die Ziffern-Eingabeschaltung 10 (Fig. 3) besteht aus 11 Tipp-Schaltern N und der Oder-Schaltung 21 mit 9 Eingängen und der Oder-Schaltung 22 mit 2 Eingängen und der Oder-Schaltung 23 mit 5 Eingängen und 2 Oder-Schaltungen 24 mit je 4 Eingängen und der Oder-Schaltung 25 mit 8 Eingängen und den Tor-Schaltungen 26 und 27 mit je 4 Und-Schaltungen 28 mit je 2 Eingängen. Die Tipp-Schalter N sind mit den Zugehörigen Ziffern gekennzeichnet.The digit input circuit 10 ( FIG. 3) consists of 11 tap switches N and the OR circuit 21 with 9 inputs and the OR circuit 22 with 2 inputs and the OR circuit 23 with 5 inputs and 2 OR circuits 24 with 4 inputs each and the OR circuit 25 with 8 inputs and the gate circuits 26 and 27 with 4 AND circuits 28 each with 2 inputs. The tip switches N are marked with the associated digits.

Das Haupt-Steuerwerk 20a (Fig. 4a und 4b) besteht aus der Impuls-Schaltung 11 und der Start-Schaltung 12 und dem Impuls-Zähler 13 und der Schaltung 14 und dem Quotienten- Schieberegister 15 und den Potential-Speicher-Flip-Flops 31 bis 33 und 54 und 56 und den Und-Schaltungen 34 bis 41 und 55 und 58 und 59 mit je 2 Eingängen und den Oder-Schal tungen 43 und 44 mit je 2 Eingängen und den Negier-Schaltungen 46 bis 48 und 57 und den Tipp-Schaltern 51 bis 53 und den zugehörigen Leitungen. Die Schaltung 14 ist in P 40 32 814.7 dargestellt und beschrieben und besteht aus einem Impuls-Zähler, welcher den Zählerstand im 1- aus -10-Code liefert und einer Umcodierschaltung, welche die be treffende Dezimalziffer im 5211-Code liefert.The main control unit 20 a ( Fig. 4a and 4b) consists of the pulse circuit 11 and the start circuit 12 and the pulse counter 13 and the circuit 14 and the quotient shift register 15 and the potential memory flip Flops 31 to 33 and 54 and 56 and the AND circuits 34 to 41 and 55 and 58 and 59 with 2 inputs each and the OR circuits 43 and 44 with 2 inputs each and the negation circuits 46 to 48 and 57 and the tip switches 51 to 53 and the associated lines. The circuit 14 is shown and described in P 40 32 814.7 and consists of a pulse counter, which supplies the counter reading in the 1- out -10 code and a recoding circuit, which supplies the decimal number concerned in the 5211 code.

Das Komma-Steuerwerk 60 a (Fig. 6) besteht aus 6 Potential- Speicher-Flip-Flops 61 bis 66 und der Und-Schaltung 67 mit 2 Eingängen und 4 Und-Schaltungen 68 mit je 2 Eingängen und 2 Und-Schaltungen 69 mit je 2 Eingängen und 2 Und-Schal tungen 70 mit je 2 Eingängen und 2 Und-Schaltungen 71 mit je 2 Eingängen und 7 Oder-Schaltungen 75 bis 81 mit je 2 Ein gängen und 3 Und-Schaltungen 72 und 73 und 90 mit je 2 Ein gängen und der Negier-Schaltung 82 und 2 Dioden 83 und den zugehörigen Leitungen.The comma control unit 60 a ( Fig. 6) consists of 6 potential memory flip-flops 61 to 66 and the AND circuit 67 with 2 inputs and 4 AND circuits 68 each with 2 inputs and 2 AND circuits 69 with 2 inputs and 2 AND circuits 70 each with 2 inputs and 2 AND circuits 71 with 2 inputs each and 7 OR circuits 75 to 81 with 2 inputs each and 3 AND circuits 72 and 73 and 90 with 2 each A gears and the negation circuit 82 and 2 diodes 83 and the associated lines.

In normaler Darstellung (Fig. 7) weist dieses Komma-Steu erwerk 60a noch die zusätzliche Oder-Schaltung 89 auf.In a normal representation ( FIG. 7), this comma control unit 60 a also has the additional OR circuit 89 .

Die Start-Schaltung 12 (Fig. 5) besteht aus 3 Potential- Speicher-Flip-Flops 1 bis 3 und 2 Und-Schaltungen 4 und 5 mit je 2 Eingängen und der Oder-Schaltung 6 mit 2 Eingän gen und der Negier-Schaltung 7 und den zugehörigen Leitun gen. Der Eingang hat die Bezeichnung a und der Ausgang die Bezeichnung b. Der Ansteuer-Eingang hat die Bezeichnung c und der Rückstell-Eingang die Bezeichnung r. The start circuit 12 ( Fig. 5) consists of 3 potential memory flip-flops 1 to 3 and 2 AND circuits 4 and 5 with 2 inputs each and the OR circuit 6 with 2 inputs and the negation circuit 7 and the associated lines. The input is labeled a and the output is labeled b. The control input has the designation c and the reset input has the designation r.

Der Ausgang A steuert mit H-Impulsen die Parallel-Eingabe in das Dividenden-Schieberegister 3 an. Der Ausgang B steu ert den Eingang b an. Der Ausgang B2 steuert den Eingang b2 an. Der Ausgang C steuert den Eingang c an. Der Ausgang E steuert den Eingang e an. Der Ausgang F steuert den Ein gang f an. Der Ausgang H steuert den Eingang h an. Der Aus gang K steuert den Eingang k an. Der Ausgang V steuert den Eingang v an. Der Ausgang W steuert den Eingang w an. Der Ausgang R2 steuert die Gesamt-Rückstellung der Schiebere gister an. Der Eingang T ist der Eingang für die Takt-Fre quenz. Die Eingänge u liegen im Betriebszustand ständig an H-Potential. Die Eingänge r sind an die Gesamt-Rückstell- Leitung angeschlossen. Der Eingang x der Schaltung 5a liegt im Betriebszustand ständig an H-Potential, wie die Eingänge u.Output A controls the parallel input into dividend shift register 3 with H pulses. Output B controls input b. The output B 2 controls the input b 2 . Output C controls input c. The output E controls the input e. Output F controls input f. The output H controls the input h. The output K controls the input k. The output V controls the input v. The output W controls the input w. The output R 2 controls the total reset of the shift register. The input T is the input for the clock frequency. In the operating state, the inputs u are constantly at H potential. The inputs r are connected to the total reset line. The input x of the circuit 5 a is in the operating state constantly at H potential, such as the inputs u.

In bezug auf Fig. 7 gilt folgendes: Vom Ausgang 1 wird das Dividenden-Schieberegister 3 links-verschiebend Takt-ange steuert. Vom Ausgang 2 wird das Divisor-Schieberegister 4 links-verschiebend Takt-angesteuert. Vom Ausgang 3 wird das Quotienten-Schieberegister 15 links-verschiebend Takt-ange steuert. Vom Ausgang 4 wird das Komma-Schieberegister 7 links-verschiebend Takt-angesteuert. Vom Ausgang 5 wird das Komma-Schieberegister 7 rechts-verschiebend Takt-angesteu ert. . With respect to Figure 7, the following applies: From the output 1, the dividend shift register is left-3-shifting clock-driven. From output 2 , divisor shift register 4 is clock-shifted to the left. From the output 3 , the quotient shift register 15 is left-shifting clock-controlled. From the output 4 , the comma shift register 7 is clock-shifted to the left. From the output 5 , the comma shift register 7 is clock-shifted right-shifting.

Die Wirkungsweise des Komma- und Schieberegister-Steuer werks 60a (Fig. 6) ergibt sich wie folgt: Beim Eintippen des Dividenden mittels der in Fig. 3 dargestellten Eingabe schaltung 10 befindet sich das Flip-Flop 63 in seiner Rechts-Stellung, ebenso alle andern Potential-Speicher- Flip-Flops und wird somit bei jeder Ziffer des Dividenden das Schieberegister 3 mit einem Links-Verschiebetakt ange steuert, sofern der Dividend nur aus echten Ziffern (1 bis 9) besteht, weil in diesem Fall das Flip-Flop 64 schon bei der ersten Ziffer in seine Links-Stellung kippt. Im gegenteiligen Fall wird das Schieberegister 3 erst ab erste echte Ziffer von der Schaltung 60 aus Takt-angesteuert, weil erst bei der Eingabe der ersten echten Ziffer das Flip-Flop 64 in seine Links-Stellung kippt. Die Takt-An steuerung des Komma-Schieberegisters 7 erfolgt vom Ausgang der Und-Schaltung 90. Falls als Dividend die Zahl 7542 eingetippt wird, ist die Und-Schaltung 90 nur bei den Zif fern 5 und 4 und 2 vor-angesteuert und wird somit das Kom ma-Schieberegister 7 vom Ausgang der Und-Schaltung 71 nur mit 3 Rechts-Verschiebe-Takten angesteuert. Falls als Divi dend die Zahl 483,792 eingegeben wird, wird an der entspre chenden Stelle über die Taste P das Komma eingetippt. Hier bei kippt nur das Flip-Flop 61 in seine Links-Stellung, weil hierbei das Flip-Flop 65 schon bei der Ziffer 4 in seine Links-Stellung kippte und somit die Und-Schaltung 73 nicht mehr vor-angesteuert ist. Somit wird bei dieser Zahl das Komma-Schieberegister 7 nur bei den Ziffern 8 und 3 über die Und-Schaltung 71 mit je einem Rechts-Verschiebe takt angesteuert. Falls als Dividend die Zahl 0,07495 verar beitet wird, kippt beim Eintippen des Kommas nicht nur das Flip-Flop 61 in seine Links-Stellung, sondern auch das Flip-Flop 62 und wird somit das Komma-Schieberegister 7 bei den Ziffern 0 und 7 und 4 und 9 und 5 mit je einem Links-Ver schiebetakt angesteuert, weil in diesem Fall mit dem Eintippen des Kommas die Und-Schaltung 90 vor-angesteuert ist und weil hierbei das Flip-Flop 62 in seine Links-Stel lung kippt. Nach dem Eintippen eines Dividenden wird mit tels Antippen der Taste D die Eingabe des Divisors vor-ange steuert, wobei der Eingang h mit einem H-Impuls angesteuert wird und somit das Flip-Flop 63 in seine Links-Stellung kippt und die andern Flip-Flops wieder in ihre Rechts- Stellung kippen, sofern sie zuvor in ihre Links-Stellung gekippt wurden. Falls als Divisor die Zahl 3864 eingetippt wird, ist die Und-Schaltung 90 nur bei den Ziffern 8 und 6 und 4 vor-angesteuert und wird somit das Komma-Schiebere gister 7 nur bei den Ziffern 8 und 6 und 4 über die Und-Schaltung 71b mit je einem Links-Verschiebetakt angesteu ert. Falls als Divisor die Zahl 746,532 eingegeben wird, wird an der entsprechenden Stelle über die Taste P auch das Komma eingetippt. Hierbei kippt auch nur das Flip-Flop 61 in seine Links-Stellung, weil hierbei die Und-Schaltung 73 nicht mehr vor-angesteuert ist. Somit wird bei dieser Zahl das Komma-Schieberegister 7 nur bei den Ziffern 4 und 6 über die Und-Schaltung 71b mit je einem Links-Verschiebe takt angesteuert. Falls als Divisor die Zahl 0,08527 ver arbeitet wird, kippt beim Eintippen des Kommas nicht nur das Flip-Flop 61 in seine Links-Stellung, sondern auch das Flip-Flop 62 und wird somit das Komma-Schieberegister 7 bei den Ziffern 0 und 8 und 5 und 2 und 7 über die Und-Schaltung 71 mit je einem Rechts-Verschiebetakt angesteu ert, weil in diesem Fall mit dem Eintippen des Kommas die Und-Schaltung 90 vor-angesteuert ist. Damit befindet sich auch der Divisor in seinem Schieberegister (Divisor-Schie beregister 4) und folgt das Antippen der Taste G, womit zu nächst über die Und-Schaltung 59 der Divisor-Nachlauf vor- angesteuert ist und somit der Divisor nach links so lange nach-getaktet wird, bis die Ausgänge W und E der Schaltung 1 H-Potential haben. Beim Loslassen der Taste G wechselt dann der Ausgang der Und-Schaltung 58 von L-Potential auf H-Potential. Damit wird der Steuer-Eingang der Start-Schalt ung 12 mit H-Potential angesteuert und ist somit der Divisi ons-Ablauf ausgelöst, weil die Und-Schaltung 36 bereits vor- angesteuert ist. Bei diesem Divisions-Ablauf wird immer so lange subtrahiert, bis die Ausgänge W und E der Schaltung 1 H-Potential haben. In der Regel ist dann nur ein B-Takt er forderlich, bis die Parallel-Subtraktion von der nächsten Position aus fortgesetzt wird. Der Ablauf der Divisions- Subtraktionen ist dann zu Ende, wenn der Ausgang der Negier- Schaltung 48 von H-Potential auf L-Potential wechselt, weil dann die Und-Schaltung 36 nicht mehr vor-angesteuert ist. Die Ergebniszahl ist dann 5211-codiert im Quotienten- Schieberegister 15 gespeichert und das Komma-bit im Komma- Schieberegister 7. Die Schluß-Verarbeitung der Ergebnis zahl erfolgt in einer Ergebniszahl-Verschiebeschaltung nach P 40 31 603.3 und in einer Nullen-Eingsbeschaltung nach P 40 31 897.4. Damit erscheint die Ergebniszahl formal richtig im Anzeigefeld der Anzeigeschaltung, weil damit die Ergebniszahl in bezug auf das Anzeigefeld in die rich tige Stellung geschoben wird und die erforderlichen Null-Ziffern hinzugefügt werden und auch das Komma an der rich tigen Stelle erscheint, sofern die Ergebniszahl (Quotient) ein Komma aufweist.The operation of the comma and shift register control unit 60 a ( Fig. 6) results as follows: When typing the dividend using the input circuit 10 shown in Fig. 3, the flip-flop 63 is in its right position, as well all other potential memory flip-flops and thus the shift register 3 is controlled with a left shift clock for each digit of the dividend, provided the dividend only consists of real digits (1 to 9), because in this case the flip-flop 64 tilts to its left position at the first digit. In the opposite case, the shift register 3 is only clock-controlled from the first real digit by the circuit 60 , because the flip-flop 64 does not tip into its left position until the first real digit is entered. The clock control of the comma shift register 7 takes place from the output of the AND circuit 90 . If the number 7542 is typed in as a dividend, the AND circuit 90 is only pre-activated at Zif remote 5 and 4 and 2 and is therefore the Kom ma shift register 7 from the output of the AND circuit 71 only with 3 right shift Clocks controlled. If the number 483,792 is entered as a dividend, the comma is typed in at the appropriate point using the P key. Here, only the flip-flop 61 tilts into its left position, because here the flip-flop 65 already tipped into its left position at the number 4 and thus the AND circuit 73 is no longer pre-activated. Thus, at this number, the comma shift register 7 is only clocked at the digits 8 and 3 via the AND circuit 71 , each with a right shift. If the number 0.07495 is processed as a dividend, when you type the comma, not only does flip-flop 61 to its left position, but also flip-flop 62, and thus becomes comma shift register 7 at the numbers 0 and 7 and 4 and 9 and 5 each driven with a left-shift clock, because in this case the AND circuit 90 is pre-activated with the typing of the comma and because the flip-flop 62 tilts into its left position. After a dividend has been typed in, the input of the divisor is controlled beforehand by tapping the D key, the input h being activated with an H pulse and thus the flip-flop 63 tipping to its left position and the other flip-flops Tilt flops back to their right position, provided they have been flipped to their left position. If the number 3864 is typed in as a divisor, the AND circuit 90 is only pre-activated at the digits 8 and 6 and 4 and thus the comma shift register 7 is only at the digits 8 and 6 and 4 via the AND circuit 71 b with a left shift clock. If the number 746,532 is entered as a divisor, the comma is also typed in at the appropriate point using the P key. In this case, only the flip-flop 61 tilts into its left position, because the AND circuit 73 is no longer pre-activated. Thus, with this number, the comma shift register 7 is only clocked at the digits 4 and 6 via the AND circuit 71b , each with a left shift. If the number 0.08527 is processed as a divisor, not only flips flip-flop 61 into its left position when typing the comma, but also flip-flop 62 and thus becomes comma shift register 7 at the numbers 0 and 8 and 5 and 2 and 7 via the AND circuit 71 , each with a right shift clock, because in this case the AND circuit 90 is pre-activated by typing the comma. The divisor is thus also located in its shift register (divisor shift register 4 ) and is followed by pressing the G key, with which the divisor overrun is first activated via the AND circuit 59 and thus the divisor moves to the left as long is clocked until the outputs W and E of the circuit have 1 H potential. When the G button is released, the output of the AND circuit 58 changes from L potential to H potential. The control input of the start circuit 12 is thus driven with H potential and the division process is thus triggered because the AND circuit 36 has already been controlled. In this division process, subtraction is always carried out until the outputs W and E of the circuit have 1 H potential. As a rule, only a B-cycle is then required until the parallel subtraction is continued from the next position. The sequence of the division subtractions ends when the output of the negation circuit 48 changes from H potential to L potential, because then the AND circuit 36 is no longer pre-activated. The result number is then stored 5211-coded in the quotient shift register 15 and the comma bit in the comma shift register 7 . The final processing of the result number takes place in a result number shift circuit according to P 40 31 603.3 and in a zero input circuit according to P 40 31 897.4. This means that the result number appears formally correct in the display area of the display circuit because the result number is shifted into the correct position in relation to the display field and the required zero digits are added and the comma also appears in the correct place, provided that the result number ( Quotient) has a comma.

Bei der Dividierschaltung Type B kommt an Stelle des Haupt-Steuerwerks 20a das Haupt-Steuerwerk 20b zur Verwendung und an Stelle des Komma-Steuerwerks 60a das Komma-Steuer werk 60b zur Verwendung.In the divider Type B of the main control station 20 arrives at point a, the main control unit 20 b for use and in place of the point control station 60 a comma control unit 60 b for use.

Das Haupt-Steuerwerk 20b ist in Fig. 8 und 4b darge stellt. Das Komma-Steuerwerk 60b ist in Fig. 9 darge stellt und in normaler Darstellung in Fig. 10 dargestellt.The main control unit 20 b is shown in Fig. 8 and 4b Darge. The comma control unit 60 b is shown in FIG. 9 and is shown in a normal representation in FIG. 10.

Das Haupt-Steuerwerk 20b (Fig. 8 und 4 b) besteht aus der Impuls-Schaltung 11 und der Start-Schaltung 12 und dem Im puls-Zähler 13 und der Schaltung 14 und dem Quotienten- Schieberegister 15 und den Potential-Speicher-Flip-Flops 30 bis 33 und den Und-Schaltungen 34 bis 42 und 54 und 55 mit je 2 Eingängen und den Oder-Schaltungen 43 und 44 mit je 2 Eingängen und den Negier-Schaltungen 46 bis 49 und den Tipp- Schaltern 51 bis 53 und den zugehörigen Leitungen. Die Schaltung 14 ist gleich, wie bei der Dividierschaltung Type A. Der Ausgang S1 steuert den Eingang s1 an. Der Ausgang S2 steuert den Eingang S2 an. The main control unit 20 b ( FIGS. 8 and 4 b) consists of the pulse circuit 11 and the start circuit 12 and the pulse counter 13 and the circuit 14 and the quotient shift register 15 and the potential memory Flip-flops 30 to 33 and the AND circuits 34 to 42 and 54 and 55 with 2 inputs each and the OR circuits 43 and 44 with 2 inputs each and the negation circuits 46 to 49 and the tip switches 51 to 53 and the associated lines. The circuit 14 is the same as in the divider circuit type A. The output S 1 controls the input s 1 . The output S 2 controls the input S 2 .

Das Komma-Steuerwerk 60b (Fig. 9) besteht aus 6 Potential-Spei cher-Flip-Flops 61 bis 66 und der Und-Schaltung 67 mit 2 Eingängen und 4 Und-Schaltungen 68 mit je 2 Eingängen und 2 Und-Schaltungen 69 mit je 2 Eingängen und 2 Und-Schalt ungen 70 mit je 2 Eingängen und 2 Und-Schaltungen 71 mit je 2 Eingängen und den Oder-Schaltungen 75 bis 80 mit je 2 Eingängen und der Oder-Schaltung 84 mit 3 Eingängen und den Und-Schaltungen 72 und 73 mit je 2 Eingängen und der Ne gier-Schaltung 82 und 2 Dioden 83 und den Und-Schaltungen 85 und 86 mit je 2 Eingängen und den Negier-Schaltungen 87 und 88 und der Und-Schaltung 90 mit 2 Eingängen und den zugehörigen Leitungen.The comma control unit 60 b ( FIG. 9) consists of 6 potential memory flip-flops 61 to 66 and the AND circuit 67 with 2 inputs and 4 AND circuits 68 , each with 2 inputs and 2 AND circuits 69 with 2 inputs and 2 AND circuits 70 each with 2 inputs and 2 AND circuits 71 with 2 inputs each and the OR circuits 75 to 80 with 2 inputs each and the OR circuit 84 with 3 inputs and the AND- Circuits 72 and 73 with 2 inputs each and the Ne gier circuit 82 and 2 diodes 83 and the AND circuits 85 and 86 with 2 inputs each and the Negier circuits 87 and 88 and the AND circuit 90 with 2 inputs and the associated lines.

Bei dieser Dividierschaltung Type B wird nicht nur der Divisor nach-getaktet, sondern auch der Dividend. Der Divi dend wird nachgetaktet, bis die Negier-Schaltung 87 an ihrem Ausgang L-Potential hat. Der Divisor wird nachgetak tet, bis die Negierschaltung 88 an ihrem Ausgang L-Poten tial hat. Somit sind nach dem Nach-Takten der Schiebere gister 3 und 4 links-seitig nur noch die bits n und m leer. Damit wird der Vorteil erzielt, daß im ungünstigen Fall der Dividend vor der ersten Subtraktion (Parallel- Subtraktion) nur um 1 bit nach links nachgetaktet werden muß. In Wirklichkeit wird der Inhalt der Schieberegister 3 und 4 pro Takt um 4 bit nach links verschoben, weil der Dividend und der Divisor bit-seriell gespeichert sind. Bei der Ausführung nach Fig. 8 wird der Nachlauf des Di videnden beim Antippen der Taste D durchgesteuert und der Nachlauf des Divisors beim Antippen der Taste G durchge steuert. Bei der Ausführung 2 wird beim Antippen der Taste G der Nachlauf des Dividenden und des Divisors durchgesteuert.With this type B divider circuit, not only is the divisor re-clocked, but also the dividend. The Divi dend is re-clocked until the negation circuit 87 has L potential at its output. The divisor is post-clocked until the negation circuit 88 has L potential at its output. Thus, after re-clocking the shift registers 3 and 4 on the left-hand side, only bits n and m are empty. This has the advantage that, in the worst case, the dividend only has to be adjusted 1 bit to the left before the first subtraction (parallel subtraction). In reality, the contents of shift registers 3 and 4 are shifted to the left by 4 bits per cycle because the dividend and divisor are stored bit-serially. In the embodiment of FIG. 8, the follower is of the di videnden controlled by tapping the D key and the tracking of the divisor controls tapping the G Runaway key. In version 2, when the G key is pressed, the trailing of the dividend and divisor is controlled.

Claims

1. Electronic dividing circuit according to P 40 25 468.2, which is designed so that the additional dividend shift register ( 3 b) is not required and whose comma control unit has no counting circuit, since characterized in that the circuit ( 110 ) has only 2 potential memory flip-flops ( 65 and 66 ).

2. Electronic divider circuit according to claim 1, there characterized in that in version B not only the divisor is re-clocked, but also the Dividend is post-clocked.

3. Electronic divider circuit according to claim 1 or according to claim 1 and 2, characterized in that the Dividend and the divisor in the normal case so far after be clocked that only 1 bit (n and m) is still free is.

4. Electronic divider circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that the comma and shift register ter control unit ( 60 a or 60 b) only 6 potential memory flip-flops ( 61 to 66 ).

5. Electronic divider circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that the control unit ( 20 ) of the embodiments 1 has only one start circuit ( 12 ).

6. Electronic divider circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that the control unit ( 20 ) of the versions 2 has two start-switching lines ( 12 ).