DE4110130A1

DE4110130A1 - Electronic digital arithmetic circuit for division of coded numbers - has control circuit providing generation of decimal point position for display

Info

Publication number: DE4110130A1
Application number: DE19914110130
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1990-06-05
Filing date: 1991-03-27
Publication date: 1992-10-01

Abstract

An electronic digital circuit used to perform arithmetic division on two coded numbers has a shift register arrangement that positions the decimal point correctly. The control circuit (60) consists of flip flops (61-63), AND gates (65-68), OR gates (71-77), inverters (79) and a pulse counter (80). A dividend register (3) and an additional shift register (3b) are connected to the control circuit logic. The output is extended to a quotient register (15) and the register (7) that determines the decimal point. ADVANTAGE - Simplified circuit.

Description

Gegenstand der Erfindung ist eine andere Ausbildung der Dividierschaltung nach P 41 09 542.2 welche ein relativ langes Komma-Schieberegister 7 aufweist und auch ein Divi denden-Zusatz-Schieberegister 3b aufweist. Erfindungsgemäß ist bei der vorliegenden Dividierschaltung ein zusätzli cher Impuls-Zahler 80 angeordnet, welcher eine Verkürzung des Komma-Schieberegisters 7 um 9 Teil-Schaltungen ermög licht, was deshalb von Bedeutung ist, weil das Komma-Schiebe register 7 ein Zwei-Richtungs-Schieberegister ist.The invention relates to another embodiment of the divider according to P 41 09 542.2 which has a relatively long comma shift register 7 and also has a divi-end shift register 3 b. According to the present invention, an additional pulse counter 80 is arranged in the present dividing circuit, which enables the comma shift register 7 to be shortened by 9 sub-circuits, which is important because the comma shift register 7 is a two-direction shift register is.

In Fig. 1 ist die Haupt-Schaltung 1 dargestellt. In Fig. 2 ist eine Tetraden-Subtrahierschaltung 5 dargestellt, welche an Stelle der Subtrahendenziffer die Neuner-Komple mentziffer der Subtrahendenziffer verarbeitet und somit additiv subtrahiert. In Fig. 3 ist die Ziffern-Eingabe-Schal tung 10 dargestellt. In Fig. 4a und 4b ist das Haupt-Steuerwerk 20 dargestellt. In Fig. 5 ist die Start-Schal tung 12 dargestellt. In Fig. 6 ist das Komma-Steuer werk 60 dargestellt. In Fig. 7 ist das Komma-Steuerwerk 60 normal dargestellt.The main circuit 1 is shown in FIG . In Fig. 2, a tetrad subtracting circuit 5 is shown, which in place of the subtrahend digit processes the nine-digit comple ment digit of the subtrahend digit and thus additively subtracts. In Fig. 3, the digit input scarf device 10 is shown. In Fig. 4a and 4b, the main control unit 20 is shown. In Fig. 5, the start scarf device 12 is shown. In Fig. 6, the comma control mechanism 60 is shown. In Fig. 7, the point control unit is shown Normal 60.

Diese Dividierschaltung besteht aus der Haupt-Schaltung 1 und der Ziffern-Eingabeschaltung 10 und dem Haupt-Steuer werk 20 und dem Komma-Steuerwerk 60 und dem Dividenden-Zu satz-Schieberegister 3b. Die Haupt-Schaltung 1 ist um 2 oder 3 oder 4 Teil-Schaltungen verkürzt dargestellt und hat somit 8 oder 9 oder 10 Tetraden-Schaltungen 5. Die Schieberegister 3 und 4 sind somit entsprechend länger. Das Schieberegister 3 ist das Dividenden-Schieberegister und hat Parallel-Eingabe und Links-Verschiebung um 4 bit pro Takt. Das Schieberegister 4 ist das Divisor-Schiebere gister, das auch Links-Verschiebung um 4 bit pro Takt auf weist. Das Dividenden-Zusatz-Schieberegister 3b ist als rechts-seitige Verlängerung des Dividenden-Schieberegisters 3 angeordnet und hat nur Links-Verschiebung um 4 bit pro Takt. Die ersten 4 bits der Schieberegister 3b und 4 sind als Umsetz-Schaltung ausgebildet.This dividing circuit consists of the main circuit 1 and the digit input circuit 10 and the main control unit 20 and the comma control unit 60 and the dividend to shift register 3 b. The main circuit 1 is shown shortened by 2 or 3 or 4 sub-circuits and thus has 8 or 9 or 10 tetrad circuits 5 . The shift registers 3 and 4 are accordingly longer. Shift register 3 is the dividend shift register and has parallel input and left shift by 4 bits per cycle. The shift register 4 is the divisor shift register, which also has a left shift of 4 bits per cycle. The additional dividend shift register 3 b is arranged as a right-hand extension of the dividend shift register 3 and has only a left shift of 4 bits per cycle. The first 4 bits of shift registers 3 b and 4 are designed as a conversion circuit.

Die in Fig. 2 dargestellte Tetraden-Subtrahierschaltung 5 ist eine unechte Tetraden-Subtrahierschaltung, weil sie auf additive Weise subtrahiert und somit die Subtrahenden ziffer Neuner-komplementiert verarbeitet. Diese in Fig. 2 dargestellte unechte Tetraden-Subtrahierschaltung 5 besteht aus 16 Und-Schaltungen 11 mit je 2 Eingängen und 10 Oder-Schaltungen 12 mit je 2 Eingängen und 2 Oder-Schaltungen 13 mit je 2 Eingängen und 8 Hegier-Schaltungen 14 und 2 dualen Voll-Addierern 15 und 16 und den zugehörigen Leit ungen. Die Eingänge A sind die Eingänge für die Minuenden ziffer. Die Eingänge B sind die Eingänge für die Subtra hendenziffer. Die Ausgänge C sind die Ergebnis-Ausgänge dieser Ziffern-Subtrahierschaltung. Der Übertrag-Eingang hat die Bezeichnung x. Der Übertrag-Ausgang hat die Be zeichnung y. Die Eingänge A und B und die Ausgänge S sind mit den Ziffern 5 2 1 1 gekennzeichnet.The tetrad subtracting circuit 5 shown in FIG. 2 is a fake tetrad subtracting circuit because it subtracts in an additive manner and thus processes the subtracting digits in a nine-complementary manner. This spurious tetrad subtraction circuit 5 shown in FIG. 2 consists of 16 AND circuits 11 with 2 inputs each and 10 OR circuits 12 with 2 inputs each and 2 OR circuits 13 with 2 inputs each and 8 Hegier circuits 14 and 2 dual full adders 15 and 16 and the associated lines. Inputs A are the inputs for the minute-end digits. Inputs B are the inputs for the subtracting digit. Outputs C are the result outputs of this digit subtracting circuit. The carry input has the designation x. The carry output has the designation y. The inputs A and B and the outputs S are marked with the numbers 5 2 1 1.

Die Ziffern-Eingabeschaltung 10 (Fig. 3) besteht aus 11 Tipp-Schaltern N und der Oder-Schaltung 21 mit 9 Eingängen und der Oder-Schaltung 22 mit 2 Eingängen und der Oder-Schaltung 23 mit 5 Eingängen und 2 Oder-Schaltungen 24 mit je 4 Eingängen und der Oderschaltung 25 mit 8 Eingängen und den Tor-Schaltungen 26 und 27 mit je 4 Und-Schaltungen 28 mit je 2 Eingängen. Die Tipp-Schalter N sind mit den zugehörigen Ziffern gekennzeichnet.The digit input circuit 10 ( FIG. 3) consists of 11 tap switches N and the OR circuit 21 with 9 inputs and the OR circuit 22 with 2 inputs and the OR circuit 23 with 5 inputs and 2 OR circuits 24 with 4 inputs each and the OR circuit 25 with 8 inputs and the gate circuits 26 and 27 with 4 AND circuits 28 each with 2 inputs. The tip switches N are marked with the associated digits.

Das Haupt-Steuerwerk 20 (Fig. 4a und 4b) besteht aus der Impuls-Schaltung 1A und der Start-Schaltung 12 und dem Im puls-Zähler 13 und der Schaltung 14 und dem Quotienten-Schiebe register 15 und den Potential-Speicher-Flip-Flops 30 bis 33 und den Und-Schaltungen 34 bis 44 mit je 2 Eingängen und den Oder-Schaltungen 45 und 46 mit je 2 Eingängen und den Negier-Schaltungen 47 bis 50 und den Tipp-Schalt ern 51 bis 53 und den zugehörigen Leitungen. Die Schaltung 14 besteht aus einem Impuls-Zähler, welcher seinen Zähler stand im 1-aus-10-Code liefert und einer Umcodierschaltung, welche die betreffende Dezimalziffer 5 2 1 1-codiert liefert.The main control unit 20 (Fig. 4a and 4b) from the pulse circuit 1 A, and the start circuit 12 and the pulse counter 13 and the circuit 14 and the quotient shift register 15 and the potential storage Flip-flops 30 to 33 and the AND circuits 34 to 44 with 2 inputs each and the OR circuits 45 and 46 with 2 inputs each and the negation circuits 47 to 50 and the tip switches 51 to 53 and the associated ones Cables. The circuit 14 consists of a pulse counter, which delivered its counter in the 1-out-of-10 code, and a recoding circuit, which supplies the decimal number in question 5 2 1 1-coded.

Das Komma-Steuerwerk 60 (Fig. 6) besteht aus dem Potential-Spei cher-Flip-Flops 61 bis 63 und zwei Und-Schaltungen 65 mit je 2 Eingängen und 4 Und-Schaltungen 66 mit je 2 Ein gängen und den Und-Schaltungen 67 und 68 mit je 2 Eingängen und den Oder-Schaltungen 71 bis 76 mit je 2 Eingängen und der Oder-Schaltung 77 mit 3 Eingängen und der Negier-Schalt ung 79 und dem Impuls-Zähler 80 und den zugehörigen Leit ungen. Das Dividenden-Schieberegister 3 und das Dividen den-Zusatz-Schieberegister 3b und das Divisor-Schiebere gister 4 und das Quotienten-Schieberegister 15 sind in die ser Fig. 6 vereinfacht dargestellt. Das Komma-Schiebere gister hat die Nummer 7.The comma control unit 60 ( FIG. 6) consists of the potential memory flip-flops 61 to 63 and two AND circuits 65 , each with 2 inputs and 4 AND circuits 66 , each with 2 inputs and the AND circuits 67 and 68 with 2 inputs each and the OR circuits 71 to 76 with 2 inputs each and the OR circuit 77 with 3 inputs and the negation circuit 79 and the pulse counter 80 and the associated lines. Shift register 3 and the divide the additional shift register 3 b and the divisor shift register 4 and the quotient shift register 15 are shown in simplified form in FIG. 6. The comma shift register has the number 7.

In Fig. 7 ist das Komma-Steuerwerk 60 normal dargestellt.In Fig. 7, the point control unit is shown Normal 60.

Die Start-Schaltung 12 (Fig. 5) besteht aus 3 Potential- Speicher-Flip-Flops 1 bis 3 und 2 Und-Schaltungen 4 und 5 mit je 2 Eingängen und der Oder-Schaltung 6 mit 2 Eingän gen und der Negier-Schaltung 7 und den zugehörigen Leitun gen. Der Eingang hat die Bezeichnung a und der Ausgang die Bezeichnung b. Der Steuer-Eingang hat die Bezeichnung c und der Rückstell-Eingang die Bezeichnung r.The start circuit 12 ( Fig. 5) consists of 3 potential memory flip-flops 1 to 3 and 2 AND circuits 4 and 5 with 2 inputs each and the OR circuit 6 with 2 inputs and the negation circuit 7 and the associated lines. The input is labeled a and the output is labeled b. The control input has the designation c and the reset input has the designation r.

Der Impuls-Zähler 80 (Fig. 8) besteht aus 10 einfachen Flip-Flops 1 bis 10 und 9 Und-Schaltungen 11 mit je 2 Ein gängen und 5 Und-Schaltungen 12 mit je 2 Eingängen und der Oder-Schaltung 13 mit 5 Eingängen und der Negier-Schaltung 14 und dem zusätzlichen einfachen Flip-Flop 15 und 4 Und-Schaltungen 16 mit je 2 Eingängen und 2 Negier-Schaltungen 17 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung a. Der Rückstell-Eingang hat die Bezeich nung r. Der Ausgang für den Zählerstand 9 hat die Bezeich nung z. The pulse counter 80 ( Fig. 8) consists of 10 simple flip-flops 1 to 10 and 9 AND circuits 11 each with 2 inputs and 5 AND circuits 12 each with 2 inputs and the OR circuit 13 with 5 inputs and the negation circuit 14 and the additional simple flip-flop 15 and 4 AND circuits 16 , each with 2 inputs and 2 negation circuits 17 and the associated lines. The pulse input has the designation a. The reset input has the designation r. The output for the counter reading 9 has the designation z.

Der Ausgang A steuert mit H-Impulsen die Parallel-Eingabe in das Dividenden-Schieberegister 3 an. Der Ausgang B steu ert den Eingang b an. Der Ausgang B2 steuert den Eingang b2 an. Der Ausgang C steuert den Eingang c an. Der Ausgang E steuert den Eingang e an. Der Ausgang F steuert den Ein gang f an. Der Ausgang H steuert den Eingang h an. Der Aus gang K steuert den Eingang k an. Der Ausgang Q steuert den Eingang q an. Der Ausgang V1 steuert den Eingang v1 an. Der Ausgang V2 steuert den Eingang v2 an. Der Ausgang R2 steuert die Gesamt-Rückstellung der Schieberegister an; hierbei wird im Komma-Schieberegister 7 das Start-Komma-bit gesetzt und das komma-bit von vorher rückgestellt. Der Ein gang T ist der Eingang für die Takt-Frequenz. Der Übertrag-Eingang x der Teil-Schaltung 5a liegt im Betriebszustand ständig an H-Potential; ebenso die Eingänge u. Die Eingänge r sind an die Gesamt-Rückstell-Leitung angeschlossen. Durch Antippen der Taste D wird die Eingabe des Divisors vorangesteuert. Durch Antippen der Taste G wird zunächst der Dividend-Nachlauf ausgelöst und dann die Komma-Ver schiebung nach rechts ausgelöst und dann der Divisions-Ab lauf ausgelöst. Durch Antippen der Taste R wird die gesamte Dividierschaltung rückgestellt und nur das Komma-bit neu gesetzt. (Wie bereits beschrieben). Nach dem Einschalten oder an die Spannung legen muß immer erst die Gesamt-Rück-Stel lung betätigt werden.Output A controls the parallel input into dividend shift register 3 with H pulses. Output B controls input b. The output B 2 controls the input b 2 . Output C controls input c. The output E controls the input e. Output F controls input f. The output H controls the input h. The output K controls the input k. Output Q controls input q. The output V 1 controls the input v 1 . The output V 2 controls the input v 2 . The output R 2 controls the total reset of the shift register; the start-comma bit is set in the comma shift register 7 and the comma bit is reset from before. The input T is the input for the clock frequency. The carry input x of the sub-circuit 5 a is constantly at the H potential in the operating state; as well as the inputs u. The inputs r are connected to the total reset line. Press the D key to advance the input of the divisor. Pressing the G key first triggers the dividend follow-up and then triggers the comma shift to the right and then triggers the division run. Pressing the R key resets the entire divider circuit and only resets the comma bit. (As already described). After switching on or applying voltage, the total reset must always be operated first.

In bezug auf Fig. 7, in der das Komma-Steuerwerk 60 normal dargestellt ist, gilt folgendes: Vom Ausgang 1 wird das Dividenden-Schieberegister 3 und das Dividenden-Zusatz-Schiebe register 3b links-verschiebend Takt-angesteuert. Vom Ausgang 2 wird das Divisor-Schieberegister 4 links verschiebend Takt-angesteuert. Vom Ausgang 3 wird das Er gebnis-Schieberegister 15 (Quotienten-Schieberegister 15) links-verschiebend Takt-angesteuert. Vom Ausgang 4 wird das Kommaschieberegister 7 links-verschiebend Takt-ange steuert. Vom Ausgang 5 wird das Komma-Schieberegister 7 rechts-verschiebend Takt-angesteuert. With reference to FIG. 7, in which the comma control unit 60 is shown normally, the following applies: From output 1 , the dividend shift register 3 and the additional dividend shift register 3 b are clock-driven to the left. From output 2 , divisor shift register 4 is clock-driven, shifting to the left. From output 3 , the result shift register 15 (quotient shift register 15 ) is left-shift-clock-controlled. From the output 4 , the comma shift register 7 is left-shifting clock-controlled. From the output 5 , the comma shift register 7 is clock-shifted to the right.

Die Wirkungsweise des Komma- und Schieberegister-Steuerwerks 60 (Fig. 6) ergibt sich wie folgt: Beim Eintippen des Divi denden mittels der in Fig. 3 dargestellten Eingabeschalt ung 10 befindet sich das Flip-Flop 61 in seiner Rechts-Stellung, ebenso die Flip-Flops 62 und 63, weil diese Flip-Flops bei der Gesamt-Rückstellung in ihre Rechts-Stellung gekippt werden. Falls als Dividend die Zahl 23159 einge tippt wird, wird das Flip-Flop 62 nicht in seine Links-Stellung gekippt, weil diese Zahl kein Komma hat und somit das Schieberegister 7 nicht Takt-angesteuert wird. Falls als Dividend die Zahl 231,59 eingetaktet wird, werden zu nächst die Ziffern 2 und 3 und 1 eingetippt und dann das Komma eingetippt und dann die Ziffern 5 und 9 eingetippt. Beim Eintippen des Kommas durch Antippen der Taste P wird das Flip-Flop 62 in seine Links-Stellung gekippt, womit das Komma-Schieberegister 7 vom Ausgang der Und-Schaltung 66b bei jeder Ziffer nach dem Komma mit einem Links-Verschiebe-Takt angesteuert wird und damit das Komma verarbeitet ist. Falls als Dividend die Zahl 0,023159 eingetaktet wird, wird zunächst wirkungslos die Ziffer Null vor dem Komma eingetippt; dann wird das Komma über die Taste P eingetippt und damit das Flip-Flop 62 in seine Links-Stellung gekippt. Beim Eintippen der Ziffer 0 nach dem Komma wird nur das Komma-Schieberegister 7 über die Und-Schaltung 66b mit einem Links-Verschiebetakt angesteuert; im Gegensatz hier zu werden bei den Ziffern 2 und 3 und 1 und 5 und 9 sowohl die Schieberegister 3 und 3b als auch das Komma-Schiebe register 7 links-verschiebend mit je einem Takt angesteu ert, womit diese Zahl auch im Schieberegister 3b gespei chert ist und das Komma verarbeitet ist. Nach dem Eintippen des Dividenden wird mittels Antippen der Taste D die Ein gabe des Divisors vor-angesteuert; hierbei wird der Ein gang h mit einem H-Impuls angesteuert und somit das Flip-Flop 61 in seine Links-Stellung gekippt. Falls als Divisor die Zahl 6947 eingetippt wird, wird das Flip-Flop 62 nicht in seine Links-Stellung gekippt und somit das Komma-Schiebe register 7 nicht Takt-angesteuert. Falls als Divisor die Zahl 69,47 eingetippt wird, kippt beim Eintippen des Kommas auch das Flip-Flop 62 in seine Links-Stellung und wird bei den Ziffern 4 und 7 sowohl das Divisor-Schiebere gister 4 als auch das Komma-Schieberegister 7 mit je einem Takt angesteuert. Das Komma-Schieberegister 7 wird hierbei über die Und-Schaltung 66 und somit rechts-verschiebend Takt-angesteuert. Falls als Divisor die Zahl 0,06947 einge tippt wird, wird zunächst auch wirkungslos die Ziffer 0 vor dem Komma eingetippt; dann wird auch das Komma über die Taste P eingetippt und damit das Flip-Flop 62 in seine Links-Stellung gekippt. Beim Eintippen der Ziffer 0 nach dem Komma wird nur das Komma-Schieberegister 7 über die Und-Schaltung 66 mit einem Rechts-Verschiebetakt angesteu ert; im Gegensatz hierzu wird bei den Ziffern 6 und 9 und 4 und 7 auch das Divisor-Schieberegister mit je einem Links-Verschiebetakt angesteuert, womit bei den Ziffern 6 und 9 und 4 und 7 das Divisor-Schieberegister 4 mit je einem Links-Verschiebetakt angesteuert wird und das Komma-Schieberegister 7 mit je einem Rechts-Verschiebetakt ab gesteuert wird. Wenn nach diesem Verfahren der Dividend in das Schieberegister 3b eingetippt ist und der Divisor in das Schieberegister 4 eingetippt ist, wird die Taste G angetippt und damit der Dividend-Schnell-Lauf nach links ausgelöst, weil damit die Und-Schaltung 41 vorangesteuert ist. Falls der Dividend 2 Stellen mehr hat, als der Divisor, erreicht der Impulszähler 80 nur den Zählerstand 7 und wird beim Anschluß-Schnell-Lauf das Komma-Schieberegister 7 mit 2 Recht-Verschiebetakten angesteuert, weil die Negier-Schal tung 79 erst nach 2 Takten an ihrem Ausgang L-Poten tial hat. Falls der Dividend 2 Stellen weniger hat, als der Divisor, wird beim zehnten und elften Takt des Dividenden- Schnell-Laufs das Komma-Schieberegister 7 über die Und-Schaltung 68 mit 2 Links-Verschiebetakten angesteuert und damit in Fall B die Komma-Index-Stellung dem Zahlen-Ver hältnis angepaßt. Wenn der Dividend-Schnell-Lauf zu Ende ist oder der Dividend-Schnell-Lauf und der Zusatz-Lauf zu Ende ist, mittels dessen das Komma-Schieberegister 7 nach rechts Takt-angesteuert wird, hat die Und-Schaltung 54 an ihrem Ausgang H-Potential und wird somit über die Start-Schal tung 12 der Divisions-Ablauf ausgelöst. Dieser Divi sions-Ablauf ist dann zu Ende, wenn die Negier-Schaltung 49 an ihrem Ausgang von H-Potential auf L-Potential wechselt, weil dann die Und-Schaltung 36 nicht mehr vor-angesteuert ist. Die Ergebniszahl ist dann ohne Nullen 5211-codiert im Ergebnis-Schieberegister 15 gespeichert. Die Schluß-Verar beitung der Ergebniszahl erfolgt in einer Ergebniszahl-Ver schiebeschaltung nach P 40 31 603.3 und in einer Nullen-Eingabeschaltung nach P 40 31 897.4 womit die Ergebnis zahl formal richtig im Anzeigefeld erscheint.The operation of the comma and shift register control unit 60 ( FIG. 6) results as follows: When the divider ends by means of the input circuit 10 shown in FIG. 3, the flip-flop 61 is in its right position, as is that Flip-flops 62 and 63 , because these flip-flops are toggled to their right position when reset. If the number 23159 is typed in as a dividend, the flip-flop 62 is not tilted to its left position because this number has no comma and thus the shift register 7 is not clock-controlled. If the number 231.59 is added as a dividend, the numbers 2 and 3 and 1 are typed in first and then the comma is typed in and then the numbers 5 and 9 are typed in. When typing a comma by pressing the P key the flip-flop is tilted in its left position 62, with which the point-shift register 7 b from the output of the AND circuit 66 at each digit after the decimal point with a left-shift clock driven and the comma is processed. If the number 0.023159 is clocked in as a dividend, the number zero is first typed ineffectively before the comma; the comma is then typed in using the P key and the flip-flop 62 is thus tilted into its left position. When the number 0 is typed in after the decimal point, only the comma shift register 7 is driven via the AND circuit 66b with a left shift clock; In contrast to the digits 2 and 3 and 1 and 5 and 9, both the shift registers 3 and 3 b and the comma shift register 7 are shifted to the left with one cycle each, which means that this number is also in the shift register 3 b is saved and the comma is processed. After entering the dividend, the input of the divisor is pre-activated by pressing the D key; Here, the input h is driven with an H pulse and the flip-flop 61 is thus tilted into its left position. If the number 6947 is typed in as a divisor, the flip-flop 62 is not tilted into its left position and the comma shift register 7 is therefore not clock-controlled. If the number 69.47 is typed in as a divisor, the flip-flop 62 also tilts into its left position when the comma is typed in and becomes both the divisor shift register 4 and the comma shift register 7 with the numbers 4 and 7 controlled one cycle each. The comma shift register 7 is driven by the AND circuit 66 and thus clock-shifting to the right. If the number 0.06947 is typed in as the divisor, the number 0 in front of the decimal point is also typed ineffectively; then the comma is also typed in using the P key and the flip-flop 62 is thus tilted into its left position. When the number 0 is typed in after the decimal point, only the comma shift register 7 is actuated via the AND circuit 66 with a right shift clock; in contrast to this, the numbers 6 and 9 and 4 and 7 also control the divisor shift register with a left shift clock, so that with numbers 6 and 9 and 4 and 7 the divisor shift register 4 is controlled with a left shift clock is and the comma shift register 7 is controlled with a right shift clock. If the dividend is typed b in the shift register 3 by this process and the divisor is typed into the shift register 4, the G button is pressed halfway and gave rise to the dividend quick run to the left, as this allows the AND circuit preceded controlled 41st If the dividend has 2 digits more than the divisor, the pulse counter 80 only reaches the counter reading 7 and the comma shift register 7 is driven with 2 right shift clocks during the fast connection run, because the negation circuit 79 only after 2 Clocking at its output has L potential. If the dividend has 2 digits less than the divisor, the decimal shift register 7 is actuated via the AND circuit 68 with 2 left shift clocks in the tenth and eleventh measures of the dividend fast run, and thus in case B the comma index -Position adjusted to the ratio of numbers. When the dividend fast run has ended or the dividend fast run and the additional run has ended, by means of which the comma shift register 7 is clock-driven to the right, the AND circuit 54 has H at its output -Potential and is thus triggered by the start scarf device 12 of the division process. This division process ends when the negation circuit 49 changes at its output from H potential to L potential, because then the AND circuit 36 is no longer pre-activated. The result number is then 5211-coded in the result shift register 15 without zeros. The final processing of the result number takes place in a result number shift circuit according to P 40 31 603.3 and in a zero input circuit according to P 40 31 897.4, with which the result number appears formally correct in the display field.

Claims

1. Electronic dividing circuit according to P 40 18 030.1 which has an additional dividend shift register ( 3 b), characterized in that it has a shortened comma shift register ( 7 ).

2. Electronic divider circuit according to claim 1, characterized in that the shortening of the comma shift register ( 7 ) is made possible by arranging a pulse counter ( 80 ).

3. Electronic dividing circuit according to claim 1 or according to claim 1 and 2, characterized in that the circuit ( 100 ) from the pulse counter ( 80 ) and the OR circuit ( 75 ) with 2 inputs and the OR circuit ung ( 77 ) with 3 inputs and 2 AND circuits ( 67 and 68 ) with 2 inputs each and the negation circuit ( 79 ).

4. Electronic divider circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that the output of the AND circuit ( 68 ) for the comma shift register ( 7 ) provides the additionally required left shift clocks and that the output of the AND circuit ( 67 ) for the comma shift register ( 7 ) provides the additionally required right shift clocks.

5. Electronic dividing circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that the pulse counter ( 80 ) has 2 pulse lines and that the flip-flops this pulse - Only tilt the counter back to its original position when doing the total reset.

6. Electronic dividing circuit according to claim 1 or according to claim 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that at the end of the pulse counter ( 80 ) an additional flip-flop ( 10th ) is arranged, which only has H potential at its output when the relevant counting pulse has ended.